JP5481042B2 - 過電圧保護回路およびそれを用いた電子機器 - Google Patents

Description

本発明は、過電圧保護回路に関する。

過電圧から回路を保護するための、過電圧保護回路が利用される。過電圧保護回路の形式はさまざまであるが、たとえば過電圧が発生しうる端子（入力端子）と、保護対象の回路との間にスイッチ素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を設け、入力端子の電圧がしきい値を超えたときに、そのスイッチ素子をオフする形式が知られている。
特開２００７−３７３７０号公報 特開２００７−７４８４０号公報 特開２００７−１８１３４７号公報 特開２００３−２４４９４０号公報

上記形式の過電圧保護回路では、スイッチ素子がオフからオンに急に切り換えられると、保護対象の回路に突入電流が流れるおそれがある。

本発明はかかる課題に鑑みてなされたものであり、その目的は、突入電流防止機能を備えた過電圧保護回路の提供にある。

本発明のある態様は、外部入力端子と外部出力端子を有し、外部入力端子に入力される入力電圧が所定のしきい値電圧を超えると、外部入力端子と外部出力端子の間を遮断する過電圧保護回路に関する。この過電圧保護回路は、外部入力端子と外部出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、入力電圧を昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧をしきい値電圧と比較し、入力電圧がしきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、を備える。チャージポンプ回路は、少なくともひとつのフライングキャパシタと、出力キャパシタと、フライングキャパシタおよび出力キャパシタを接続する複数のスイッチと、複数のスイッチのオン、オフを制御する複数の制御信号を生成し、出力キャパシタに生ずる本チャージポンプ回路の出力電圧を利用して複数の制御信号をレベルシフトし、複数のスイッチへと出力する制御部と、チャージポンプ回路の入力端子から出力キャパシタにフライングキャパシタを介さず至る経路上に設けられたインピーダンス素子と、インピーダンス素子と並列に設けられ、制御部により制御されるバイパススイッチと、を含む。制御部は、チャージポンプ回路の昇圧動作の開始に先立ち、複数のスイッチのうち、チャージポンプ回路の入力端子から出力キャパシタにフライングキャパシタを介さず至る経路上に直列に設けられたすべてのスイッチを所定時間オンするとともに、バイパススイッチをオフし、所定時間の経過後に、バイパススイッチをオンし、複数のスイッチのオンオフスイッチングを開始する。

この態様によると、所定時間の間、外部入力端子に印加された入力電圧によって出力キャパシタが充電され、チャージポンプ回路の出力電圧が入力電圧付近まで上昇する。その後、制御回路によって各スイッチのスイッチング動作を開始することにより、入力電圧が低い減電圧状態においてもチャージポンプ回路を確実に起動させることができる。また所定時間の間、出力キャパシタはインピーダンス素子を介して充電される。したがってスイッチトランジスタのゲート電圧が緩やかに上昇し、スイッチトランジスタをオフ状態からオン状態へと緩やかに切り換えることができ、突入電流を抑制することができる。

インピーダンス素子は、チャージポンプ回路の入力端子から出力キャパシタにフライングキャパシタを介さず至る経路上の最も出力キャパシタ側に設けられてもよい。バイパススイッチはＰチャンネルＭＯＳＦＥＴであってもよい。制御部は、バイパス制御信号を、インピーダンス素子の高電位側の端子の電位を用いてレベルシフトし、バイパススイッチのゲートに出力するレベルシフト回路を含んでもよい。

チャージポンプ回路は、スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行ってもよい。

チャージポンプ回路の入力端子から出力キャパシタにフライングキャパシタを経ずに至る経路上に直列に設けられたすべてのスイッチをＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成してもよい。
この場合、起動時にすべてのＭＯＳＦＥＴにゲートにローレベルとして接地電圧を印加すればよいため、より確実に起動させることができる。

本発明の別の態様もまた、過電圧保護回路である。この過電圧保護回路は、外部入力端子と外部出力端子を有し、外部入力端子に入力される入力電圧が所定のしきい値電圧を超えると、外部入力端子と外部出力端子の間を遮断する過電圧保護回路であって、外部入力端子と外部出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、入力電圧を昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧をしきい値電圧と比較し、入力電圧がしきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、を備える。チャージポンプ回路は、複数の入力端子と、昇圧された出力電圧を出力する出力端子と、ｎ個（ｎは自然数）のフライングキャパシタと、第１端子が出力端子に接続され、第２端子が固定電圧端子に接続された出力キャパシタと、いずれかの入力端子と１番目のフライングキャパシタの第１端子の間に設けられた第１直列スイッチと、ｉ（ｉは２≦ｉ≦ｎの整数）番目のフライングキャパシタの第１端子と（ｉ−１）番目のフライングキャパシタの第１端子の間に設けられた（ｎ−１）個の第２から第ｎ直列スイッチと、出力キャパシタの第１端子と、ｎ番目のフライングキャパシタの第１端子の間に設けられた第（ｎ＋１）直列スイッチと、フライングキャパシタごとに設けられ、対応するフライングキャパシタの第２端子といずれかの入力端子の間に設けられた第１から第ｎ入力スイッチと、フライングキャパシタごとに設けられ、対応するフライングキャパシタの第２端子と固定電圧端子の間に設けられた第１から第ｎ接地スイッチと、直列スイッチおよび入力スイッチ、接地スイッチのオン、オフを制御する制御信号を生成し、出力キャパシタに生ずる本チャージポンプ回路の出力電圧を利用して制御信号をレベルシフトし各スイッチへと出力する制御部と、直列スイッチが形成する経路上に設けられたインピーダンス素子と、インピーダンス素子と並列に設けられ、制御部により制御されるバイパススイッチと、を含む。制御部は、チャージポンプ回路の昇圧動作の開始に先立ち、直列スイッチを所定時間オンするとともにバイパススイッチをオフし、所定時間の経過後に、バイパススイッチをオンし、直列スイッチおよび入力スイッチ、接地スイッチのオンオフスイッチングを開始する。

この態様によると、所定時間の間、入力端子に印加された入力電圧によって出力キャパシタが充電され、チャージポンプ回路の出力電圧が入力電圧付近まで上昇する。その後、制御回路によって各スイッチのスイッチング動作を開始することにより、確実に起動させることができる。
また、所定時間の間、出力キャパシタがインピーダンス素子を介して充電される。したがってスイッチトランジスタのゲート電圧が緩やかに上昇し、スイッチトランジスタをオフ状態からオン状態へと緩やかに切り換えることができ、突入電流を抑制することができる。

直列スイッチをＰチャンネルＭＯＳＦＥＴで構成してもよい。この場合、起動時にすべてのＭＯＳＦＥＴにゲートにローレベルとして接地電圧を印加すればよいため、より確実に起動させることができる。

過電圧保護回路は、チャージポンプ回路の前段に設けられ、入力電圧を所定のクランプ電圧以下にクランプするクランプ回路をさらに備えてもよい。チャージポンプ回路は第１、第２入力端子を備え、第１入力端子に入力電圧を、第２入力端子にクランプ回路の出力電圧を受けてもよい。

第１直列スイッチはＰチャンネルＭＯＳＦＥＴであって、第２入力端子と１番目のフライングキャパシタの第１端子の間に設けられてもよい。

過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明のさらに別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが外部入力端子に接続された過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、減電圧状態においてチャージポンプ回路を確実に起動可能できるとともに、突入電流を防止できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る過電圧保護回路１００を搭載する電子機器１０００の構成を示すブロック図である。電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、ＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備えるが、ここでは省略されている。

電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。

電子機器１０００は、外部電源１１０が着脱可能なコネクタ２０２を備える。外部電源１１０は、たとえば商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。

過電圧保護回路１００は、外部入力端子１０２、外部出力端子１０４、スイッチトランジスタＭ１、過電圧監視部２０、チャージポンプ回路１０、クランプ回路４０を備え、ひとつの半導体基板上に一体集積化されている。過電圧保護回路１００は、入力電圧Ｖｄｃが所定の過電圧しきい値電圧Ｖｏｖｐより大きいとき、外部出力端子１０４と外部入力端子１０２の間を遮断し、保護対象の負荷である充電回路１１２に対する電圧供給を停止する。

スイッチトランジスタＭ１はＮチャンネルＭＯＳＦＥＴであり、外部入力端子１０２と外部出力端子１０４の間に設けられる。ここでは便宜的にスイッチトランジスタＭ１の外部出力端子１０４側の端子をソース、外部入力端子１０２側の端子をドレインと称する。スイッチトランジスタＭ１のバックゲートはソースと接続される。スイッチトランジスタＭ１をオンさせるためには、そのゲートソース間電圧をＭＯＳＦＥＴのオン、オフのしきい値電圧Ｖｔより高くする必要がある。スイッチトランジスタＭ１がフルオンした状態では、Ｖｏｕｔ≒Ｖｄｃであるから、スイッチトランジスタＭ１のゲートには、Ｖｄｃ＋Ｖｔより高い電圧を与える必要がある。

チャージポンプ回路１０は、スイッチトランジスタＭ１をオンさせるために必要なゲート電圧Ｖｇを生成する。チャージポンプ回路１０の前段には、クランプ回路４０が設けられる。

クランプ回路４０は、入力電圧Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプする。クランプ回路の構成は特に限定されない。以下、クランプ回路４０の出力電圧をクランプ出力電圧Ｖｄｃ２と称す。

クランプ電圧Ｖｃｌは、スイッチトランジスタＭ１のゲートソース間耐圧をＶｇｓｔ、チャージポンプ回路１０の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定される。

チャージポンプ回路１０は、クランプ回路４０の出力電圧Ｖｄｃ２を昇圧し、スイッチトランジスタＭ１のゲートに出力する。チャージポンプ回路１０の昇圧率αは、スイッチトランジスタＭ１がフルオンするように設定する。スイッチトランジスタＭ１がフルオンする条件は、スイッチトランジスタＭ１のゲートソース間しきい値電圧Ｖｔを用いて、
α×Ｖｄｃ２−Ｖｄｃ≧Ｖｔ
である。Ｖｄｃ２≒Ｖｄｃと近似すれば、
α≧Ｖｔ／Ｖｄｃ＋１
を得る。たとえば、Ｖｔ＝５Ｖに対して、入力電圧Ｖｄｃが５Ｖ以上で入力される場合、昇圧率２倍、または２入力加算型のチャージポンプ回路を利用すればよい。ただしチャージポンプ回路１０の昇圧率は任意であり、昇圧率が切りかえ可能であってもよい。

チャージポンプ回路１０は、スイッチトランジスタＭ１のゲート容量を出力キャパシタＣｏとして昇圧動作を行ってもよい。

過電圧監視部２０は、入力電圧Ｖｄｃを所定の過電圧しきい値電圧Ｖｏｖｐと比較し、比較結果に応じた制御信号Ｓ１を出力する。過電圧監視部２０は、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより低いとき、チャージポンプ回路１０に昇圧動作を指示する。反対に入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより高いとき、チャージポンプ回路１０に昇圧動作の停止を指示する。

以上が過電圧保護回路１００の構成である。過電圧保護回路１００のスイッチトランジスタＭ１がオフからオンへと急激にスイッチすると、外部電源１１０から充電回路１１２に対して突入電流が流れてしまう。この問題を解決するために、チャージポンプ回路１０はその出力電圧、つまりスイッチトランジスタＭ１のゲート電圧を緩やかに上昇させるソフトスタート機能を備える。

以下、チャージポンプ回路１０の具体的な構成を説明する。図２は、チャージポンプ回路１０の構成を示す回路図である。以下では、理解の容易のためチャージポンプ回路１０の昇圧率が３倍の場合を説明するが、本発明は任意の昇圧率に適用可能である。

チャージポンプ回路１０は、第１入力端子Ｐｉ１、第２入力端子Ｐｉ２、出力端子Ｐｏを備え、第１入力端子Ｐｉ１、第２入力端子Ｐｉ２に入力された第１入力電圧Ｖｉ１、第２入力電圧Ｖｉ２を昇圧して、出力電圧Ｖｏを出力端子Ｐｏから出力する。出力端子Ｐｏには図１のスイッチトランジスタＭ１のゲートが接続される。

チャージポンプ回路１０は、第１フライングキャパシタＣｆ１、第２フライングキャパシタＣｆ２、出力キャパシタＣｏ、第１スイッチＳＷ１〜第７スイッチＳＷ７、制御部１２、ソフトスタート抵抗Ｒ２０、バイパススイッチＳＷ２０を備える。

出力キャパシタＣｏは、第１端子（Ａ）が出力端子Ｐｏに接続され、第２端子（Ｂ）が固定電圧端子である接地端子に接続される。
第１スイッチＳＷ１は、第１入力端子Ｐｉ１、第２入力端子Ｐｉ２のいずれか一方と、第１フライングキャパシタＣｆ１の第１端子（Ａ）の間に設けられる。図２では、第１スイッチＳＷ１は第２入力端子Ｐｉ２と接続される。

第２スイッチＳＷ２は、第１フライングキャパシタＣｆ１の第２端子（Ｂ）と接地端子の間に設けられる。第３スイッチＳＷ３は、第１フライングキャパシタＣｆ１の第２端子（Ｂ）と第１入力端子Ｐｉ１、第２入力端子Ｐｉ２のいずれかの間に設けられる。図２では、第３スイッチＳＷ３は第１入力端子Ｐｉ１と接続される。

第４スイッチＳＷ４は、第１フライングキャパシタＣｆ１の第１端子（Ａ）と第２フライングキャパシタＣｆ２の第１端子（Ａ）の間に設けられる。第５スイッチＳＷ５は、第２フライングキャパシタＣｆ２の第２端子（Ｂ）と接地端子の間に設けられる。第６スイッチＳＷ６は、第２フライングキャパシタＣｆ２の第２端子（Ｂ）と第１入力端子Ｐｉ１、第２入力端子Ｐｉ２のいずれかの間に設けられる。図２において、第６スイッチＳＷ６は第２入力端子Ｐｉ２と接続される。第７スイッチＳＷ７は、第２フライングキャパシタＣｆ２の第１端子（Ａ）と出力端子Ｐｏの間に設けられる。

制御部１２は、第１スイッチＳＷ１〜第７スイッチＳＷ７のオン、オフを制御する制御信号Ｓ１〜Ｓ７を生成する。さらに出力キャパシタＣｏに生ずるチャージポンプ回路１０の出力電圧Ｖｏを利用して制御信号をレベルシフトし、各スイッチＳＷ１〜ＳＷ７へと出力する。

制御部１２は、第１フェーズφ１と第２フェーズφ２を交互に繰り返す。第１フェーズφ１において、第１スイッチＳＷ１、第２スイッチＳＷ２、第６スイッチＳＷ６、第７スイッチＳＷ７をオンとし、その他をオフとする。第２フェーズφ２において、第３スイッチＳＷ３、第４スイッチＳＷ４、第５スイッチＳＷ５をオンとする。制御部１２は、第１フェーズφ１と第２フェーズφ２を交互に繰り返すことにより、入力電圧Ｖｉ１、Ｖｉ２を昇圧した出力電圧Ｖｏを生成する。

第１フェーズφ１において、第１スイッチＳＷ１、第２スイッチＳＷ２がオンすると、第１フライングキャパシタＣｆ１が第２入力電圧Ｖｉ２で充電される。続く第２フェーズφ２において、第３スイッチＳＷ３がオンすると、第１フライングキャパシタＣｆ１の第１端子（Ａ）の電位は、Ｖｉ１＋Ｖｉ２となる。このとき、第４スイッチＳＷ４、第５スイッチＳＷ５がオンしているため、第２フライングキャパシタＣｆ２が第１フライングキャパシタＣｆ１の第１端子（Ａ）点の電圧（Ｖｉ１＋Ｖｉ２）によって充電される。

続いて、第１フェーズφ１において、第６スイッチＳＷ６がオンすると、第２フライングキャパシタＣｆ２の第１端子（Ａ）の電位は、Ｖｉ２＋（Ｖｉ１＋Ｖｉ２）となる。このとき第７スイッチＳＷ７がオンすると、出力キャパシタＣｏが第２フライングキャパシタＣｆ２の第１端子（Ａ）の電位で充電され、出力電圧Ｖｏ＝Ｖｉ１＋２×Ｖｉ２の電圧が生成される。

なおＶｉ１＝Ｖｉ２のとき、つまり第１入力端子Ｐｉ１と第２入力端子Ｐｉ２を共通に接続した場合、図２のチャージポンプ回路１０は昇圧率が３倍となる。

ソフトスタート抵抗Ｒ２０は、チャージポンプ回路１０の第２入力端子Ｐｉ２から出力キャパシタＣｏにフライングキャパシタＣｆ１、Ｃｆ２を介さず至る経路（直列経路ともいう）上に設けられる。たとえばソフトスタート抵抗Ｒ２０の抵抗値は、数百ｋΩ〜数ＭΩの範囲に設定される。この抵抗値によって出力キャパシタＣｏの充電速度を調整できる。図２においてソフトスタート抵抗Ｒ２０は直列経路上の、最も出力キャパシタＣｏ側に設けられる。ただしソフトスタート抵抗Ｒ２０の位置はこれに限定されず、直列経路上のいずれに設けられてもよい。またソフトスタート抵抗Ｒ２０は有意な抵抗成分を有する抵抗以外の素子で置換可能である。

バイパススイッチＳＷ２０はＰチャンネルＭＯＳＦＥＴであり、ソフトスタート抵抗Ｒ２０と並列に設けられる。バイパススイッチＳＷ２０のオン、オフは、制御部１２により生成されるバイパス制御信号Ｓ２０によって切り換えられる。

制御部１２は、オシレータ１３、カウンタ１４、制御信号生成部１５、第１レベルシフト回路１６、第２レベルシフト回路１８、を含む。オシレータ１３は所定の周波数のクロック信号ＣＫを生成する。制御部１２はクロック信号ＣＫにもとづいて、第１フェーズφ１と第２フェーズφ２を繰り返すように、制御信号Ｓ１〜Ｓ７を生成する。制御信号Ｓ１〜Ｓ７は、第１スイッチＳＷ１〜第７スイッチＳＷ７のオン、オフを指示する信号である。

制御信号生成部１５は、制御信号Ｓ１〜Ｓ７のポジティブエッジまたはネガティブエッジのタイミングを調節し、第１フェーズφ１にオンするスイッチ群と、第２フェーズφ２にオンするスイッチ群が同時にオンしないように、すべてのスイッチがオフとなるデッドタイムを設ける。

オシレータ１３、カウンタ１４、制御信号生成部１５は、チャージポンプ回路１０に供給される入力電圧Ｖｉ１もしくはＶｉ２を電源電圧Ｖｄｄとして動作する。制御信号生成部１５の出力信号は、電源電圧Ｖｄｄと接地電圧０Ｖの間でスイングする。

第１レベルシフト回路１６は、出力端子Ｐｏに生ずる出力電圧Ｖｏを受け、出力電圧Ｖｏを用いて制御信号Ｓ１〜Ｓ７をレベルシフトする。制御信号Ｓ１〜Ｓ７は供給されるスイッチに応じて、適切な電圧レベルにレベルシフトされる。第１レベルシフト回路１６から出力される制御信号をＳ１’〜Ｓ７’と記す。

制御信号生成部１５は、バイパススイッチＳＷ２０をオンすべき期間においてローレベル、オフすべき期間においてハイレベルとなるバイパス制御信号Ｓ２０を生成する。第２レベルシフト回路１８は、バイパス制御信号Ｓ２０のハイレベルを、ソフトスタート抵抗Ｒ２０の高電位側の端子の電位を用いてレベルシフトする。レベルシフトされたバイパス制御信号Ｓ２０’は、バイパススイッチＳＷ２０のゲートに入力される。

制御部１２は、チャージポンプ回路１０の昇圧動作開始に先立ち、第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７を所定時間τの間オンする。第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７は、第２入力端子Ｐｉ２から出力キャパシタＣｏの第１端子（Ａ）（出力端子Ｐｏ）に、フライングキャパシタＣｆを介さず至る直列経路上に直列に設けられたすべてのスイッチである。起動時にオンする第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７はＰチャンネルＭＯＳＦＥＴである。この構成によれば、起動時に制御信号Ｓ１’、Ｓ４’、Ｓ７’をすべてローレベル（接地レベル）に固定すればよいため、回路の構成を簡潔化できる。

なお、第２スイッチＳＷ２、第５スイッチＳＷ５はＮチャンネルＭＯＳＦＥＴである。図２において、第３スイッチＳＷ３はＮチャンネルＭＯＳＦＥＴ、第６スイッチＳＷ６はＰチャンネルＭＯＳＦＥＴであるが、これらの２つについてはＰチャンネル、Ｎチャンネルのいずれを用いてもよい。

カウンタ１４には起動を指示する起動信号Ｓ１０が入力される。カウンタ１４は起動が指示されると、クロック信号ＣＫを利用して所定時間τをカウントする。カウンタ１４は、所定時間τが経過したことを示すタイマ信号Ｓ１２を生成する。制御信号生成部１５はタイマ信号Ｓ１２を受け、所定時間τの経過前は第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７をオンに固定し、その他のスイッチをオフに固定する。

また制御部１２は所定時間τの間、バイパス制御信号Ｓ２０をハイレベルとしてバイパススイッチＳＷ２０をオフとする。

所定時間τの間、出力キャパシタＣｏは、第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７およびソフトスタート抵抗Ｒ２０を介して充電され、出力キャパシタＣｏの第１端子（Ａ）の電位は緩やかに第１入力電圧Ｖｉ１付近まで上昇する。

所定時間τの経過後に、制御部１２はバイパス制御信号Ｓ２０をローレベルとしてバイパススイッチＳＷ２０をオンし、複数のスイッチＳＷ１〜ＳＷ７のオンオフスイッチング、具体的には上述の第１フェーズφ１と第２フェーズφ２を交互に繰り返して、昇圧動作を開始する。

図３は、図２のチャージポンプ回路１０の動作状態を示すタイムチャートである。
時刻ｔ０にチャージポンプ回路１０に起動が指示されると、第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７がオンし、またバイパススイッチＳＷ２０がオフする。この状態は初期化フェーズφ０として示される。初期化フェーズφ０によって、出力電圧ＶｏがＶｉ２付近まで上昇する。このときの上昇速度は、ソフトスタート抵抗Ｒ２０の抵抗値と出力キャパシタＣｏの容量値によって定まる。

起動開始から所定時間τ経過後の時刻ｔ１に、タイマ信号Ｓ１２がハイレベルとなると、制御信号生成部１５はバイパス制御信号Ｓ２０をローレベルとしてバイパススイッチＳＷ２０をフルオンさせた状態で、第１フェーズφ１と第２フェーズφ２を交互に繰り返す。その結果、出力電圧Ｖｏが上昇していく。

図２のチャージポンプ回路１０の効果を明確とするため、初期化フェーズφ０を設けない場合の動作を説明する。初期化フェーズφ０を設けない場合、第１フェーズφ１において第１スイッチＳＷ１、第７スイッチＳＷ７がオンとなり、第４スイッチＳＷ４がオフとなる。つまり、出力キャパシタＣｏは第１スイッチＳＷ１、第４スイッチＳＷ４のボディダイオード（不図示）、第７スイッチＳＷ７を介して充電される。つまり、Ｖｏ＝Ｖｉ２−Ｖｆとなる。Ｖｆは、ボディダイオードの順方向電圧である。

第１レベルシフト回路１６は、出力電圧Ｖｏを利用して制御信号Ｓ１’〜Ｓ７’を生成する。つまり第１レベルシフト回路１６から出力される制御信号Ｓ１’〜Ｓ７’は、電圧Ｖｏを上限としてスイングする。したがって、入力電圧Ｖｉ２が低い減電圧状態においては、出力電圧Ｖｏも低くなるため、続く第２フェーズφ２において、第１スイッチＳＷ１〜第７スイッチＳＷ７を適切にオン、オフさせることができない場合がある。

これに対して、図２のチャージポンプ回路１０は、初期化フェーズφ０において、第１スイッチＳＷ１、第４スイッチＳＷ４、第７スイッチＳＷ７をオンするため、出力電圧Ｖｏを入力電圧Ｖｉ２まで上昇させることができる。初期化フェーズφ０を設けない場合に、チャージポンプ回路１０がＶｉ２＞Ｖｔｈ１にて起動可能であるとき、初期化フェーズφ０を設けることにより図２のチャージポンプ回路１０はＶｉ２＞Ｖｔｈ１−Ｖｆの電圧範囲で回路を起動させることができる。つまり、従来よりも広い電圧範囲で起動させることができる。

チャージポンプ回路１０は、その前段にクランプ回路４０を備えてもよい。クランプ回路４０は、入力電圧Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプする。たとえばクランプ回路４０は、トランジスタＱ１、抵抗Ｒ１、ツェナーダイオードＤ１を含む。トランジスタＱ１はＮＰＮ型のバイポーラトランジスタであって、コレクタが外部入力端子１０２と接続され、入力電圧Ｖｄｃが印加されている。抵抗Ｒ１は、トランジスタＱ１のベースコレクタ間に設けられる。トランジスタＱ１のベースと接地端子の間には、アノードが接地端子側の向きでツェナーダイオードＤ１が設けられる。図２のクランプ回路４０では、トランジスタＱ１のベース電圧が、ツェナーダイオードＤ１のツェナー電圧Ｖｚ以下にクランプされる。トランジスタＱ１はエミッタフォロア回路を形成するため、トランジスタＱ１のエミッタ電圧、つまりクランプ出力電圧Ｖｄｃ２は、クランプ電圧Ｖｃｌ（＝Ｖｚ−Ｖｆ）以下にクランプされる。

ツェナーダイオードＤ１に替えて、カソードが接地端子側となる向きで多段接続された複数ｍ個のダイオードを利用してもよい。この場合、クランプ電圧Ｖｃｌは、Ｖｃｌ＝（ｍ−１）×Ｖｆとなる。

一方、トランジスタＱ１のベース電圧がツェナーダイオードＤ１によってクランプされない電圧範囲においては、クランプ出力電圧Ｖｄｃ２と入力電圧Ｖｄｃの間には、Ｖｄｃ２＝Ｖｄｃ−Ｖｆの関係が成り立つ。

チャージポンプ回路１０は、クランプ回路４０の入力電圧Ｖｄｃを第１入力端子Ｐｉ１に受け、クランプ回路４０の出力電圧Ｖｄｃ２を第２入力端子Ｐｉ２に受けてもよい。この場合、ＰチャンネルＭＯＳＦＥＴの第６スイッチＳＷ６のゲートソース間に過電圧が印加されるのを防止できる。

ただし、ＭＯＳＦＥＴの耐圧が十分に高い場合、入力電圧Ｖｄｃ、クランプ出力電圧Ｖｄｃ２を、第１入力端子Ｐｉ１、第２入力端子Ｐｉ２のいずれに入力してもよい。

チャージポンプ回路１０の前段にクランプ回路４０を設け、チャージポンプ回路１０のスイッチのうち耐圧の低いスイッチが接続される入力端子に、クランプ回路４０の出力電圧を与えることにより、信頼性を向上することができる。

図１の過電圧保護回路１００によれば、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐを超えると、スイッチトランジスタＭ１のゲート電圧Ｖｇが印加されず、外部入力端子１０２と外部出力端子１０４間がスイッチトランジスタＭ１によって遮断される。つまりスイッチ素子としてＮチャンネルＭＯＳＦＥＴを用い、ゲート電圧をチャージポンプ回路によって供給することにより、過電圧保護を実現できる。ＮチャンネルＭＯＳＦＥＴは、同等の性能を有するＰチャンネルＭＯＳＦＥＴに比べて高耐圧であり、また小面積であるため、ＰチャンネルＭＯＳＦＥＴを用いた過電圧保護回路に比べて有利である。

また、チャージポンプ回路１０の昇圧対象である入力電圧Ｖｄｃを、クランプ回路４０によってクランプすることにより、スイッチトランジスタＭ１のゲート電圧Ｖｇが過電圧となるのを抑制できる。半導体製造プロセスによっては、ＮチャンネルＭＯＳＦＥＴであっても、ゲートソース間耐圧が低い場合があるため、ゲート電圧Ｖｇを抑制することによって、ゲートソース間に過電圧が印加されるのを防止できる。これによってスイッチトランジスタＭ１のゲートソース間耐圧によって設計条件を拘束されなくなるため、半導体製造プロセスの選択の自由度が高まるという利点がある。

さらに、初期化フェーズφ０において出力キャパシタＣｏへの充電経路上にソフトスタート抵抗Ｒ２０が挿入される。したがって出力キャパシタＣｏの充電速度が遅くなり、チャージポンプ回路１０の出力電圧Ｖｏ、すなわち図１のスイッチトランジスタＭ１のゲート電圧Ｖｇが緩やかに上昇することになる。したがってスイッチトランジスタＭ１はオフ状態から緩やかにオン状態に切り換えられ、外部電源１１０から充電回路１１２に流れ込む突入電流を防止することができる。

所定時間τの経過後、つまりチャージポンプ回路１０がチャージポンプ動作を開始した後は、ソフトスタート抵抗Ｒ２０はバイパススイッチＳＷ２０によってバイパスされるため、回路動作にほとんどあるいは全く影響を及ぼさない。もしバイパススイッチＳＷ２０がない場合、第１レベルシフト回路１６の消費電流の分だけ、ソフトスタート抵抗Ｒ２０の電圧降下が増加するため、チャージポンプ回路１０の出力電圧Ｖｏは低くなり、実効的な昇圧率が低下してしまう。これに対して、実施の形態に係るチャージポンプ回路１０ではチャージポンプ動作中にソフトスタート抵抗Ｒ２０をバイパスするため、昇圧率の低下も抑制できる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図２の回路は、別の観点からみれば以下のように把握することができる。
チャージポンプ回路１０は、複数の入力端子Ｐｉ１、Ｐｉ２と、昇圧された出力電圧Ｖｏを出力する出力端子Ｐｏと、ｎ個（ｎは自然数）のフライングキャパシタＣｆ１、Ｃｆ２と、出力キャパシタＣｏ、第１直列スイッチＳＷｓ１〜第３直列スイッチＳＷｓ３、第１入力スイッチＳＷｉ１〜第３入力スイッチＳＷｉ３、第１接地スイッチＳＷｇ１〜第３接地スイッチＳＷｇ３、制御部１２を備える。出力キャパシタＣｏは、第１端子（Ａ）が出力端子Ｐｏに接続され、第２端子（Ｂ）が接地端子に接続される。

第１直列スイッチＳＷｓ１は、いずれかの入力端子Ｐｉ２と１番目のフライングキャパシタＣｆ１の第１端子（Ａ）の間に設けられる。ｉ番目の直列スイッチＳＷｓｉ（ｉは２≦ｉ≦ｎの整数）は、ｉ番目のフライングキャパシタＣｆｉの第１端子（Ａ）と（ｉ−１）番目のフライングキャパシタＣｆ（ｉ−１）の第１端子（Ａ）の間に設けられる。（ｎ＋１）番目の直列スイッチＳＷｓ（ｎ＋１）は、出力キャパシタＣｏの第１端子（Ａ）と、ｎ番目のフライングキャパシタＣｆｎの第１端子（Ａ）の間に設けられる。

ｎ個の入力スイッチＳＷｉ１〜ＳＷｉ２は、フライングキャパシタＣｆ１、Ｃｆ２ごとに設けられ、対応するフライングキャパシタＣｆの第２端子（Ｂ）といずれかの入力端子（Ｐｉ１、Ｐｉ２）の間に設けられる。

ｎ個の接地スイッチＳＷｇ１〜ＳＷｇ２は、フライングキャパシタＣｆ１、Ｃｆ２ごとに設けられ、対応するフライングキャパシタＣｆの第２端子（Ｂ）と接地端子の間に設けられる。

制御部１２はチャージポンプ回路１０の起動時に、直列スイッチＳＷｓ１〜ＳＷｓ３を所定時間オンする。直列スイッチＳＷｓ１〜ＳＷｓ３は、ＰチャンネルＭＯＳＦＥＴで構成することが好ましい。

ソフトスタート抵抗Ｒ２０は、直列スイッチＳＷＳｓ１〜ＳＷｓ３が形成する経路上に設けられる。バイパススイッチＳＷ２０はソフトスタート抵抗Ｒ２０と並列に設けられ、制御部１２により制御される。

図２ではｎ＝２の場合を示すが、ｎ＝１もしくはｎ≧３以上の場合にも拡張が可能である。

実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対に過電圧保護回路１００をディスクリート素子で構成してもよい。

実施の形態では、チャージポンプ回路１０を利用した過電圧保護回路１００を説明したがチャージポンプ回路１０のアプリケーションはこれに限定されない。本発明は、入力電圧を昇圧するチャージポンプ回路に広く利用可能である。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係る過電圧保護回路を搭載する電子機器の構成を示すブロック図である。 チャージポンプ回路の構成を示す回路図である。 図２のチャージポンプ回路の動作状態を示すタイムチャートである。

符号の説明

Ｐｉ１…第１入力端子、Ｐｉ２…第２入力端子、Ｐｏ…出力端子、Ｃｆ１…第１フライングキャパシタ、Ｃｆ２…第２フライングキャパシタ、Ｃｏ…出力キャパシタ、１０…チャージポンプ回路、１２…制御部、１３…オシレータ、１４…カウンタ、１５…制御信号生成部、１６…第１レベルシフト回路、１８…第２レベルシフト回路、ＳＷｓ１…第１直列スイッチ、ＳＷｓ２…第２直列スイッチ、ＳＷｓ３…第３直列スイッチ、ＳＷｉ１…第１入力スイッチ、ＳＷｉ２…第２入力スイッチ、ＳＷｉ３…第３入力スイッチ、ＳＷｏ１…第１接地スイッチ、ＳＷｏ２…第２接地スイッチ、ＳＷｏ３…第３接地スイッチ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、ＳＷ７…第７スイッチ、１００…過電圧保護回路、１０２…外部入力端子、１０４…外部出力端子、１１０…外部電源、１１２…充電回路、１１４…電池、Ｍ１…スイッチトランジスタ、２０…過電圧監視部、４０…クランプ回路、Ｑ１…トランジスタ、Ｒ１…抵抗、Ｄ１…ツェナーダイオード、Ｒ２０…ソフトスタート抵抗、ＳＷ２０…バイパススイッチ、Ｓ２０…バイパス制御信号、１０００…電子機器。

Claims (10)

1. 外部入力端子と外部出力端子を有し、前記外部入力端子に入力される入力電圧が所定のしきい値電圧を超えると、前記外部入力端子と前記外部出力端子の間を遮断する過電圧保護回路であって、
   前記外部入力端子と前記外部出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、
   前記入力電圧を昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
   前記入力電圧を前記しきい値電圧と比較し、前記入力電圧が前記しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
   を備え、
   前記チャージポンプ回路は、
   少なくともひとつのフライングキャパシタと、
   出力キャパシタと、
   前記フライングキャパシタおよび前記出力キャパシタを接続する複数のスイッチと、
   前記複数のスイッチのオン、オフを制御する複数の制御信号を生成し、前記出力キャパシタに生ずる本チャージポンプ回路の出力電圧を利用して前記複数の制御信号をレベルシフトし、前記複数のスイッチへと出力する制御部と、
   前記チャージポンプ回路の入力端子から前記出力キャパシタにフライングキャパシタを介さず至る経路上に設けられたインピーダンス素子と、
   前記インピーダンス素子と並列に設けられ、前記制御部により制御されるバイパススイッチと、
   を含み、
   前記制御部は、
   前記チャージポンプ回路の昇圧動作の開始に先立ち、前記複数のスイッチのうち、前記チャージポンプ回路の入力端子から前記出力キャパシタにフライングキャパシタを介さず至る経路上に直列に設けられたすべてのスイッチを所定時間オンするとともに、前記バイパススイッチをオフし、
   前記所定時間の経過後に、前記バイパススイッチをオンし、前記複数のスイッチのオンオフスイッチングを開始することを特徴とする過電圧保護回路。
2. 前記インピーダンス素子は、前記経路上の最も出力キャパシタ側に設けられており、
   前記バイパススイッチはＰチャンネルＭＯＳＦＥＴであり、
   前記制御部は、前記バイパススイッチのオン、オフを制御する制御信号を、前記インピーダンス素子の高電位側の端子の電位を用いてレベルシフトし、前記バイパススイッチのゲートに出力するレベルシフト回路を含むことを特徴とする請求項１に記載の過電圧保護回路。
3. 前記チャージポンプ回路は、前記スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行うことを特徴とする請求項１に記載の過電圧保護回路。
4. 前記チャージポンプ回路の入力端子から前記出力キャパシタにフライングキャパシタを経ずに至る経路上に直列に設けられたすべてのスイッチをＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成したことを特徴とする請求項１に記載の過電圧保護回路。
5. 外部入力端子と外部出力端子を有し、前記外部入力端子に入力される入力電圧が所定のしきい値電圧を超えると、前記外部入力端子と前記外部出力端子の間を遮断する過電圧保護回路であって、
   前記外部入力端子と前記外部出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、
   前記入力電圧を昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
   前記入力電圧を前記しきい値電圧と比較し、前記入力電圧が前記しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
   を備え、
   前記チャージポンプ回路は、
   複数の入力端子と、
   昇圧された出力電圧を出力する出力端子と、
   ｎ個（ｎは自然数）のフライングキャパシタと、
   第１端子が前記出力端子に接続され、第２端子が固定電圧端子に接続された出力キャパシタと、
   いずれかの入力端子と１番目のフライングキャパシタの第１端子の間に設けられた第１直列スイッチと、
   ｉ（ｉは２≦ｉ≦ｎの整数）番目のフライングキャパシタの第１端子と（ｉ−１）番目のフライングキャパシタの第１端子の間に設けられた（ｎ−１）個の第２から第ｎ直列スイッチと、
   前記出力キャパシタの第１端子と、ｎ番目のフライングキャパシタの第１端子の間に設けられた第（ｎ＋１）直列スイッチと、
   フライングキャパシタごとに設けられ、対応するフライングキャパシタの第２端子といずれかの入力端子の間に設けられた第１から第ｎ入力スイッチと、
   フライングキャパシタごとに設けられ、対応するフライングキャパシタの第２端子と固定電圧端子の間に設けられた第１から第ｎ接地スイッチと、
   前記直列スイッチおよび前記入力スイッチ、前記接地スイッチのオン、オフを制御する制御信号を生成し、前記出力キャパシタに生ずる本チャージポンプ回路の出力電圧を利用して前記制御信号をレベルシフトし各スイッチへと出力する制御部と、
   前記直列スイッチが形成する経路上に設けられたインピーダンス素子と、
   前記インピーダンス素子と並列に設けられ、前記制御部により制御されるバイパススイッチと、
   を含み、
   前記制御部は、
   前記チャージポンプ回路の昇圧動作の開始に先立ち、前記直列スイッチを所定時間オンするとともに前記バイパススイッチをオフし、
   前記所定時間の経過後に、前記バイパススイッチをオンし、前記直列スイッチおよび前記入力スイッチ、前記接地スイッチのオンオフスイッチングを開始することを特徴とする過電圧保護回路。
6. 前記直列スイッチをＰチャンネルＭＯＳＦＥＴで構成したことを特徴とする請求項５に記載の過電圧保護回路。
7. 前記チャージポンプ回路の前段に設けられ、前記入力電圧を所定のクランプ電圧以下にクランプするクランプ回路をさらに備え、
   前記チャージポンプ回路は第１、第２入力端子を備え、第１入力端子に前記入力電圧を、第２入力端子に前記クランプ回路の出力電圧を受けることを特徴とする請求項５に記載の過電圧保護回路。
8. 前記第１直列スイッチはＰチャンネルＭＯＳＦＥＴであって、前記第２入力端子と１番目のフライングキャパシタの第１端子の間に設けられることを特徴とする請求項７に記載の過電圧保護回路。
9. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から８のいずれかに記載の過電圧保護回路。
10. 外部電源が着脱可能なコネクタと、
    ２次電池と、
    前記コネクタが前記外部入力端子に接続された請求項１から８のいずれかに記載の過電圧保護回路と、
    前記過電圧保護回路の出力電圧を利用して前記２次電池を充電する充電回路と、
    を備えることを特徴とする電子機器。

Images