JP5839899B2 - 逆流防止回路ならびにそれを用いた降圧型ｄｃ／ｄｃコンバータ、その制御回路、充電回路、電子機器 - Google Patents

Description

本発明は、ＭＯＳＦＥＴの逆流電流を防止する逆流防止回路に関する。

図１（ａ）、（ｂ）は、本発明者らが検討した降圧型ＤＣ／ＤＣコンバータの構成を示す回路図である。図１（ａ）のＤＣ／ＤＣコンバータ６０ｒは、ＰチャンネルＭＯＳＦＥＴであるスイッチングトランジスタ（ハイサイドトランジスタ）Ｍ１、ＮチャンネルＭＯＳＦＥＴである同期整流トランジスタ（ローサイドトランジスタ）Ｍ２、インダクタＬ１、キャパシタＣ１および逆流防止回路３０ｒを備える。スイッチングトランジスタＭ１と同期整流トランジスタＭ２は、上側電源ライン（Ｌ_ＶＤＤ）と下側電源ラインＬ_ＶＳＳ（接地端子ともいう）の間に順に直列に設けられる。

通常動作時、スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点（スイッチング端子という）の電位は、電源電圧Ｖ_ＩＮとＶ_ＳＳの間で変化する。また、スイッチングトランジスタＭ１のバックゲートとソース間はショートされている。ところが、ＤＣ／ＤＣコンバータ６０ｒの出力電圧Ｖ_ＳＹＳがある程度高い状態において、上側電源電圧Ｖ_ＩＮの供給が低下、遮断され、あるいは電源ラインＬ_ＶＤＤが地絡すると、スイッチングトランジスタＭ１のバックゲートとドレイン間のボディダイオードを経由して、ＤＣ／ＤＣコンバータ６０ｒの出力端子から入力端子に向かって電流が逆流する。

逆流防止回路３０ｒは、スイッチングトランジスタＭ１の逆流電流を防止するために設けられる。逆流防止回路３０ｒは、スイッチＳＷ１１、ＳＷ１２、バックゲートコントローラ３２ｒを含む。バックゲートコントローラ３２ｒは、スイッチングトランジスタＭ１のソースの電圧に応じた電源電圧Ｖ_ＩＮと、そのドレインの電圧に応じた出力電圧Ｖ_ＳＹＳを比較する。そしてＶ_ＩＮ＞Ｖ_ＳＹＳの場合、バックゲートコントローラ３２ｒは、スイッチＳＷ１１をオン、ＳＷ１２をオフする。Ｖ_ＩＮ＜Ｖ_ＳＹＳとなると、逆流を防止するために、バックゲートコントローラ３２ｒは、スイッチＳＷ１２をオン、ＳＷ１１をオフする。このようにして図１（ａ）の逆流防止回路３０ｒは、ＰチャンネルＭＯＳＦＥＴの逆流を防止することができる。

特開２００６−６０９７７号公報 特開２００６−３０４５００号公報

ＰチャンネルＭＯＳＦＥＴの電流供給能力は、同じサイズのＮチャンネルＭＯＳＦＥＴに比べて劣る。したがってスイッチングトランジスタＭ１をＰチャンネルＭＯＳＦＥＴで構成すると、それをＮチャンネルＭＯＳＦＥＴで構成した場合に比べて、スイッチングトランジスタＭ１のトランジスタサイズが大きくなるという問題がある。したがって、ＤＣ／ＤＣコンバータ６０ｒのサイズを小さくするためには、スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成することが望ましい。同様の問題は、ＤＣ／ＤＣコンバータのみでなく、他の回路においても生ずる。

図１（ｂ）は、図１（ａ）スイッチングトランジスタＭ１を、ＮチャンネルＭＯＳＦＥＴに置換したＤＣ／ＤＣコンバータ６０ｒ’を示す。図１（ｂ）では、スイッチングトランジスタＭ１のボディダイオードの向きは図１（ａ）とは逆になる。

理論的には、Ｖ_ＩＮ＜Ｖ_ＳＹＳのときにスイッチＳＷ１１をオン、スイッチＳＷ１２をオフすることで、出力端子から入力端子への逆流を防止することができる。スイッチＳＷ１１を制御するインバータ３３の電源端子には、スイッチングトランジスタＭ１のバックゲートの電圧が供給される。入力電圧Ｖ_ＩＮが低い状態では、スイッチングトランジスタＭ１のバックゲートの電位は、ボディダイオードＤ１１によって、Ｖ_ＩＮ＋Ｖ_Ｆ以下にクランプされる。したがって入力電圧Ｖ_ＩＮが供給されない状態では、インバータ３３に対する電源電圧が不足し、スイッチＳＷ１１をオンすることができない。つまり、図１（ｂ）の構成は採用することが難しい。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＮチャンネルＭＯＳＦＥＴの特性の劣化を抑制しつつ、ソースからドレインへの電流の逆流を防止可能な逆流防止回路の提供にある。

本発明のある態様は、ＮチャンネルＭＯＳＦＥＴであるメイントランジスタのソースからドレインへの電流の逆流を防止する逆流防止回路に関する。この逆流防止回路は、メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられた第１スイッチと、メイントランジスタのバックゲートとそのソースの間に設けられた第２スイッチと、メイントランジスタのドレイン電圧に応じた第１電圧とそのソース電圧に応じた第２電圧を比較し、（１）第１電圧の方が高いとき、第１スイッチをオフ、第２スイッチをオンし、（２）第１電圧の方が低いとき、第１スイッチをオン、第２スイッチをオフするバックゲートコントローラと、を備える。

この態様によると、第１電圧の方が低いときには、メイントランジスタのバックゲートを接地することにより、ソースからバックゲートを介してドレインに向かう逆流電流を防止できる。また第１電圧の方が高いときには、メイントランジスタのバックゲートを接地する代わりに、バックゲートをソースと接続することにより、基板バイアス効果の影響によるメイントランジスタの特性の劣化を抑制して、メイントランジスタを動作させることができる。

バックゲートコントローラは、第１電圧と第２電圧を比較するコンパレータと、コンパレータの出力にもとづき、第１スイッチを制御する第１ドライバと、コンパレータの出力にもとづき、第２スイッチを制御する第２ドライバと、を含んでもよい。

第１スイッチは、メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたＮチャンネルＭＯＳＦＥＴの第１トランジスタを含んでもよい。第２スイッチは、メイントランジスタのバックゲートとそのソースの間に並列に設けられたＮチャンネルＭＯＳＦＥＴの第２トランジスタとＰチャンネルＭＯＳＦＥＴの第３トランジスタを有するトランスファゲートを含んでもよい。第１ドライバと、第２ドライバのうち第３トランジスタを制御する回路素子には、メイントランジスタのソース電圧に応じた電圧が電源として供給され、第２ドライバのうち第２トランジスタを制御する回路素子には、メイントランジスタのドレイン電圧に応じた電圧が電源として供給されてもよい。
第１電圧の方が第２電圧より高い状態において、メイントランジスタのソース電圧が低いと、第３トランジスタを制御する回路素子に対する電源電圧が不足するため、第３トランジスタをオンすることができない可能性がある。反対に、メイントランジスタのドレイン電圧が低いと、第２トランジスタを制御する回路素子に対する電源電圧が不足するため、第２トランジスタをオンすることができない可能性がある。
この構成では、ソース電圧が低くても、ドレイン電圧がある程度高ければ第３トランジスタをオンできる。反対にドレイン電圧が低くても、ソース電圧がある程度高ければ第２トランジスタをオンできる。したがって、メイントランジスタのバックゲートとソースの間を、確実に接続できる。

ある態様の逆流防止回路は、メイントランジスタのドレイン電圧より高い電圧を生成するブートストラップ回路をさらに備えてもよい。第２ドライバのうち第２トランジスタを制御する回路素子に供給されるドレイン電圧に応じた電圧は、ブートストラップ回路の出力電圧であってもよい。

本発明の別の態様は、ＮチャンネルＭＯＳＦＥＴのスイッチングトランジスタを有する降圧型ＤＣ／ＤＣコンバータの制御回路に関する。この制御回路は、スイッチングトランジスタのバックゲートと接地端子との間に設けられた第１スイッチと、スイッチングトランジスタのバックゲートとそのソースの間に設けられた第２スイッチと、ＤＣ／ＤＣコンバータの入力電圧とその出力電圧を比較し、（１）入力電圧の方が高いとき、第１スイッチをオフ、第２スイッチをオンし、（２）入力電圧の方が低いとき、第１スイッチをオン、第２スイッチをオフするバックゲートコントローラと、を備える。

この態様によると、入力電圧の方が低いときには、スイッチングトランジスタのバックゲートを接地することにより、ソースからバックゲートを介してドレインに向かう逆流電流を防止できる。また入力電圧の方が高いときには、スイッチングトランジスタのバックゲートを接地する代わりに、そのソースと接続することにより、基板バイアス効果の影響によるスイッチングトランジスタの特性の劣化を抑制して、スイッチングトランジスタを動作させることができる。

本発明の別の態様は、降圧型ＤＣ／ＤＣコンバータに関する。この降圧型ＤＣ／ＤＣコンバータは、上述の制御回路を備える。

本発明の別の態様は、電池と、外部電源からの入力電圧を受け、電池を充電する充電回路と、を備える。充電回路は、上述の降圧型ＤＣ／ＤＣコンバータを備える。

本発明の別の態様は、充電回路に関する。充電回路は、降圧型ＤＣ／ＤＣコンバータを備える。降圧型ＤＣ／ＤＣコンバータは、上述の制御回路を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ＮチャンネルＭＯＳＦＥＴのソースからドレインへの電流の逆流を防止できる。

図１（ａ）、（ｂ）は、本発明者らが検討した降圧型ＤＣ／ＤＣコンバータの構成を示す回路図である。 実施の形態に係る充電回路を備える電子機器の構成を示す回路図である。 図３（ａ）、（ｂ）は、逆流防止回路に関連する等価回路図である。 逆流防止回路の具体的な構成例を示す回路図である。 変形例に係る充電回路の構成例を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る充電回路１００を備える電子機器１の構成を示す回路図である。電子機器１は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１は、充電回路１００および電池２を備える。

電池２は、リチウムイオン電池やニッケル水素電池などの２次電池であり電池電圧Ｖ_ＢＡＴを出力する。電子機器１には、ＡＣアダプタやＵＳＢ（Universal Serial Bus）などの外部電源４が着脱可能なアダプタ端子３が設けられており、外部電源４からの電圧（以下、外部電圧という）Ｖ_ＥＸＴを受ける。

充電回路１００の入力端子Ｐ１には、外部電圧Ｖ_ＥＸＴ（入力電圧Ｖ_ＩＮともいう）が入力される。充電回路１００は、入力電圧Ｖ_ＩＮを降圧し、電池２を充電する。

充電回路１００は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、第１誤差増幅器ＥＡ１〜第３誤差増幅器ＥＡ３、パルス変調器１０、ドライバ１１、過電圧検出コンパレータ１４、逆流防止回路３０を備える。

充電回路１００は、ひとつの半導体基板上に集積化された機能ＩＣ（Integrated Circuit）であり、降圧型ＤＣ／ＤＣコンバータの制御回路である。充電回路１００は、外付けされるインダクタＬ１およびキャパシタＣ１とともに、降圧型ＤＣ／ＤＣコンバータを構成する。キャパシタＣ１の第１端子は接地され、その第２端子は電池２と接続される。インダクタＬ１は、キャパシタＣ１の第１端子と充電回路１００のスイッチング端子Ｐ２の間に設けられる。

スイッチングトランジスタＭ１は、入力端子Ｐ１とスイッチング端子Ｐ２の間に設けられ、高耐圧素子で構成される。同期整流トランジスタＭ２は、スイッチング端子Ｐ２と接地端子Ｐ３の間に設けられる。スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、いずれもＮチャンネルＭＯＳＦＥＴである。

第１誤差増幅器ＥＡ１は、入力端子Ｐ１からスイッチングトランジスタＭ１に流れる入力電流Ｉ_ＩＮに応じた第１検出電圧Ｖ１と所定の第１基準電圧Ｖ_ＲＥＦ１の誤差に応じた第１誤差電圧Ｖ_ＥＲＲ１を生成する。第２誤差増幅器ＥＡ２は、電池２の電圧（電池電圧Ｖ_ＢＡＴ）に応じた第２検出電圧Ｖ２と所定の第２基準電圧Ｖ_ＲＥＦ２の誤差に応じた第２誤差電圧Ｖ_ＥＲＲ２を生成する。第３誤差増幅器ＥＡ３は、電池２に流れる充電電流Ｉ_ＣＨＧに応じた第３検出電圧Ｖ３と所定の第３基準電圧Ｖ_ＲＥＦ３の誤差に応じた第３誤差電圧Ｖ_ＥＲＲ３を生成する。

パルス変調器１０は、第１誤差電圧Ｖ_ＥＲＲ１から第３誤差電圧Ｖ_ＥＲＲ３を合成した誤差電圧Ｖ_ＥＲＲを受け、誤差電圧Ｖ_ＥＲＲに応じたデューティ比を有するパルス信号Ｓ１を生成する。たとえば誤差増幅器ＥＡ１〜ＥＡ３は、いずれもオープンコレクタ形式（オープンドレイン）の出力段を備え、各コレクタ（ドレイン）が共通に接続されることにより、３つの誤差増幅器ＥＡ１〜ＥＡ３の出力電圧Ｖ_ＥＲＲ１〜Ｖ_ＥＲＲ３が合成される。パルス変調器１０は、電圧モード、あるいはピーク電流モード、平均電流モードのパルス幅変調器を備える。パルス幅変調器は公知の技術を用いて構成できるため、ここでは説明を省略する。ドライバ１１は、パルス信号Ｓ１にもとづき、スイッチングトランジスタＭ１および同期整流トランジスタＭ２を相補的にスイッチングする。

スイッチングトランジスタＭ１は、バックゲートとドレイン間にボディダイオードＤ１１を有し、バックゲートとソース間に、ボディダイオードＤ１２を有する。アダプタ端子３から外部電源４が外れると、スイッチングトランジスタＭ１のドレイン（Ｄ）の電圧が、ソース（Ｓ）の電圧より低くなり、バックゲート（ＢＧ）およびボディダイオードを経由して電流が逆流するおそれがある。逆流防止回路３０は、ＮチャンネルＭＯＳＦＥＴであるスイッチングトランジスタＭ１のソースからドレインへの逆流を防止するために設けられる。

逆流防止回路３０は、第１スイッチＳＷ２１、第２スイッチＳＷ２２、バックゲートコントローラ３２を備える。

第１スイッチＳＷ２１は、スイッチングトランジスタ（メイントランジスタ）Ｍ１のバックゲートと低電位側の固定電圧端子との間に設けられる。図２において、低電位側の固定電圧端子は、接地端子である。第２スイッチＳＷ２２は、スイッチングトランジスタＭ１のバックゲートとそのソース、すなわちスイッチング端子Ｐ２の間に、ボディダイオードＤ１２と並列に設けられる。

バックゲートコントローラ３２は、スイッチングトランジスタＭ１のドレイン電圧、つまり入力電圧Ｖ_ＩＮに応じた第１電圧Ｖｓ１と、スイッチングトランジスタＭ１のソース電圧に応じた第２電圧Ｖｓ２を比較する。図２において、第１電圧Ｖｓ１は、入力電圧Ｖ_ＩＮであり、第２電圧Ｖｓ２は、ＤＣ／ＤＣコンバータの出力電圧Ｖ_ＢＡＴである。

バックゲートコントローラ３２は、（１）第１電圧Ｖｓ１の方が高いとき、すなわちＶ_ＩＮ＞Ｖ_ＢＡＴのとき、第１スイッチＳＷ２１をオフ、第２スイッチＳＷ２２をオンする。反対にバックゲートコントローラ３２は、（２）第１電圧Ｖｓ１の方が低いとき、すなわちＶ_ＩＮ＜Ｖ_ＢＡＴのとき、第１スイッチＳＷ２１をオン、第２スイッチＳＷ２２をオフする。

図３（ａ）、（ｂ）は、逆流防止回路３０に関連する等価回路図である。図３（ａ）は、Ｖ_ＩＮ＞Ｖ_ＢＡＴの状態を、図３（ｂ）は、Ｖ_ＩＮ＜Ｖ_ＢＡＴの状態を示す。

過電圧検出コンパレータ１４は、入力電圧Ｖ_ＩＮを所定のしきい値電圧Ｖ_ＯＶＰと比較し、入力電圧Ｖ_ＩＮがしきい値電圧Ｖ_ＯＶＰより高いときにアサート（たとえばハイレベル）される過電圧検出信号Ｓ２を生成する。ドライバ１１は、過電圧検出信号Ｓ２がアサートされると、スイッチングトランジスタＭ１をオフに固定する。

以上が充電回路１００の構成である。続いてその動作を説明する。

アダプタ端子３に外部電源４が接続されると、充電回路１００に入力電圧Ｖ_ＩＮが供給される。入力電圧Ｖ_ＩＮが５Ｖ程度の正常なレベルであるとき、Ｖ_ＢＡＴ＜Ｖ_ＩＮ＜Ｖ_ＯＶＰが成り立つ。バックゲートコントローラ３２は、第２スイッチＳＷ２２をオン、第１スイッチＳＷ２１をオフする。

電池電圧Ｖ_ＢＡＴが低い状態においては、第３誤差増幅器ＥＡ３を介したフィードバックが支配的となり、パルス信号Ｓ１のデューティ比は、充電電流Ｉ_ＣＨＧが基準電圧Ｖ_ＲＥＦ３に応じた一定値となるように調節される。電池電圧Ｖ_ＢＡＴがある程度高くなると、第２誤差増幅器ＥＡ２を介したフィードバックが支配的となり、パルス信号Ｓ１のデューティ比は、電池電圧Ｖ_ＢＡＴが基準電圧Ｖ_ＲＥＦ２に応じたレベルとなるように調節される。また、入力電流Ｉ_ＩＮが大きくなると第１誤差増幅器ＥＡ１を介したフィードバックが支配的となり、入力電流Ｉ_ＩＮが基準電圧Ｖ_ＲＥＦ１に応じた上限値以下となるように調節される。

このようにして、入力電流を制限しつつ、定電流（ＣＣ）制御、定電圧（ＣＶ）制御が行われ、電池２が充電される。

外部電源４が粗悪品である場合、入力電圧Ｖ_ＩＮが３０Ｖ近くまで上昇することがある。この場合にも、スイッチングトランジスタＭ１が高耐圧素子で構成されるため、充電回路１００の信頼性は保たれる。このとき、過電圧検出コンパレータ１４によってスイッチングトランジスタＭ１をオフすることにより、同期整流トランジスタＭ２には過電圧が印加されないため、同期整流トランジスタＭ２の耐圧は低くてよい。

続いて、逆流防止回路３０による逆流防止の動作を説明する。

アダプタ端子３が地絡したり、入力電圧Ｖ_ＩＮが極端に低い状況を考える。この場合、スイッチングトランジスタＭ１がオフ状態であっても、第２スイッチＳＷ２２、ボディダイオードＤ１１を介して、電池２からアダプタ端子３に向かって大電流が流れるおそれがある。

そこで、逆流防止回路３０は、２つの電圧Ｖ_ＩＮとＶ_ＢＡＴを比較することにより、スイッチングトランジスタＭ１のドレイン電圧がソース電圧より低い状態を検出する。そして、Ｖ_ＩＮ＜Ｖ_ＢＡＴを検出すると、第１スイッチＳＷ２１をオン、第２スイッチＳＷ２２をオフに切りかえる。これにより、図３（ｂ）に示すように、ボディダイオードＤ１２によって、電池２からアダプタ端子３に向かって流れる電流を阻止することができる。

以上が充電回路１００の動作である。

この充電回路１００によれば、スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成するため、ＰチャンネルＭＯＳＦＥＴで構成する場合に比べて、トランジスタサイズを小さくできる。スイッチングトランジスタＭ１を小さくすると、ゲート容量が小さくなるため、ドライバ１１の駆動能力を小さくでき、ドライバ１１のサイズおよび消費電流を低減できる。

実施の形態に係る逆流防止回路３０の効果は、以下の比較技術との対比によって明確となる。なおこの比較技術は、本出願人が従来技術と認めるものではない。

比較技術では、逆流防止回路３０を設ける代わりに、スイッチングトランジスタＭ１のバックゲートが接地される。つまり、スイッチングトランジスタＭ１のドレイン電圧（入力電圧Ｖ_ＩＮ）とソース電圧（電池電圧Ｖ_ＢＡＴ）の大小関係に関わらず、常時、図３（ｂ）の等価回路図で動作する。

この比較技術によっても、逆流を防止することができる。しかしながら、Ｖ_ＩＮ＞Ｖ_ＢＡＴの状態において、スイッチングトランジスタＭ１のバックゲートが接地されているため、基板バイアス効果の影響が大きくなり、スイッチングトランジスタＭ１のゲートソース間しきい値電圧Ｖ_ＴＨが大きくなる。したがって、スイッチングトランジスタＭ１のゲートに所定のハイレベル電圧を与えたときのオン抵抗が、基板バイアス効果の影響が小さい場合に比べて増大する。オン抵抗を小さくするためには、スイッチングトランジスタＭ１のサイズを大きくしなければならず、スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成することの利点が損なわれる。

これに対して実施の形態に係る逆流防止回路３０によれば、Ｖ_ＩＮ＞Ｖ_ＢＡＴの状態において、スイッチングトランジスタＭ１のバックゲートが、ソースと接続される。スイッチングトランジスタＭ１がオンの状態において、そのオン抵抗を無視すれば、そのソース電圧は、入力電圧Ｖ_ＩＮ付近の電圧レベルとなる。したがって、スイッチングトランジスタＭ１のオン状態において、バックゲートの電圧も、入力電圧Ｖ_ＩＮ付近の電圧レベルとなる。その結果、比較技術に比べて基板バイアス効果の影響を低減することができ、スイッチングトランジスタＭ１の特性劣化を抑制できる。

実施の形態に係る逆流防止回路３０を設けることで、比較技術に比べて小さいサイズのスイッチングトランジスタＭ１で同程度の効率を実現でき、あるいは比較技術と同程度のサイズで、より高い効率を得ることができる。

図４は、逆流防止回路３０の具体的な構成例を示す回路図である。

バックゲートコントローラ３２は、コンパレータ３４、第１ドライバ３６、第２ドライバ３８を備える。
コンパレータ３４は、第１電圧Ｖｓ１である入力Ｖ_ＩＮと、第２電圧Ｖｓ２である出力電圧Ｖ_ＢＡＴを比較する。コンパレータ３４は、比較結果に応じた検出信号ＤＥＴを生成する。本実施の形態において、Ｖ_ＩＮ＞Ｖ_ＢＡＴのとき検出信号ＤＥＴはハイレベルをとり、Ｖ_ＩＮ＜Ｖ_ＢＡＴのときローレベルをとるものとする。

コンパレータ３４には、ヒステリシスを設定することが好ましい。この場合、Ｖ_ＩＮ＞Ｖ_ＢＡＴ＋ΔＶ１のとき、検出信号ＤＥＴはハイレベルとなり、Ｖ_ＩＮ＜Ｖ_ＢＡＴ＋ΔＶ２のとき、検出信号ＤＥＴはローレベルとなる。たとえばコンパレータ３４には、ΔＶ１＝７５ｍＶ、ΔＶ２＝１５ｍＶのヒステリシスが設定される。

第１ドライバ３６は、コンパレータ３４から出力される検出信号ＤＥＴにもとづき、第１スイッチＳＷ２１を制御する。具体的には、検出電圧ＤＥＴがハイレベルのとき、第１スイッチＳＷ２１をオフ、ＤＥＴがローレベルのとき、第１スイッチＳＷ２１をオンする。

第２ドライバ３８は、検出信号ＤＥＴにもとづき、第２スイッチＳＷ２２を制御する。具体的には、検出電圧ＤＥＴがハイレベルのとき、第２スイッチＳＷ２２をオン、ＤＥＴがローレベルのとき、第２スイッチＳＷ２２をオフする。

第１スイッチＳＷ２１は、第１トランジスタＭ１１を含む。第１トランジスタＭ１１は、ＮチャンネルＭＯＳＦＥＴであり、スイッチングトランジスタＭ１のバックゲートと接地端子の間に設けられる。第１トランジスタＭ１１のゲートと接地端子の間には、プルダウン抵抗Ｒ１１が設けられる。

第２スイッチＳＷ２２はいわゆるトランスファゲートで構成され、スイッチングトランジスタＭ１のバックゲートとそのソースの間に並列に設けられたＮチャンネルＭＯＳＦＥＴの第２トランジスタＭ１２とＰチャンネルＭＯＳＦＥＴの第３トランジスタＭ１３を有する。第２トランジスタＭ１２のゲートと接地端子の間には、プルダウン抵抗Ｒ１２が設けられる。

第１インバータＩＮＶ１、第２インバータＩＮＶ２、第３インバータＩＮＶ３は直列に接続されており、第１ドライバ３６を形成する。コンパレータ３４の出力端子と接地端子の間には、プルダウン抵抗Ｒ１３が設けられる。第１インバータＩＮＶ１は、オープンドレイン形式のインバータである。第２インバータＩＮＶ２、第３インバータＩＮＶ３は、ＣＭＯＳインバータであってもよい。

第１インバータＩＮＶ１、第２インバータＩＮＶ２、第４インバータＩＮＶ４、第５インバータＩＮＶ５、第６インバータＩＮＶ６は、第２ドライバ３８を形成する。

第２ドライバ３８のうち、第５インバータＩＮＶ５、第６インバータＩＮＶ６は、第２トランジスタＭ１２を駆動する。第２ドライバ３８のうち、第１インバータＩＮＶ１、第２インバータＩＮＶ２、第４インバータＩＮＶ４は、第３トランジスタＭ１３を駆動する。

第１ドライバ３６と、第２ドライバ３８のうち第３トランジスタＭ１３を制御する回路素子ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４には、スイッチングトランジスタＭ１のソース電圧に応じた出力電圧Ｖ_ＢＡＴが電源として供給される。

ブートストラップ回路８０は、ダイオードＤ３１およびキャパシタＣ３１を含み、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングに応じて、入力電圧Ｖ_ＩＮより高いハイレベル電圧Ｖ_ＢＯＯＴを発生する。
ドライバ１１は、ハイサイドドライバ１１Ｈとローサイドドライバ１１Ｌを含む。ハイサイドドライバ１１Ｈは、ハイレベル電圧Ｖ_ＢＯＯＴをスイッチングトランジスタＭ１のゲートに印加することにより、スイッチングトランジスタＭ１をオンする。

第２ドライバ３８のうち、第２トランジスタＭ１２を制御する回路素子ＩＮＶ５、ＩＮＶ６には、スイッチングトランジスタＭ１のドレイン電圧、つまり入力電圧Ｖ_ＩＮに応じた電圧が電源として供給される。図４では、入力電圧Ｖ_ＩＮに応じた電圧として、ブートストラップ回路８０が生成したハイレベル電圧Ｖ_ＢＯＯＴが供給される。

レギュレータ８２は、入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＢＡＴのうち、高い方の一方を受け、所定レベルの電圧Ｖ_ＲＥＦＣを生成する。コンパレータ３４は、電圧Ｖ_ＲＥＦＣを電源電圧として受ける。

以上が逆流防止回路３０の具体的な構成例である。
第１電圧Ｖｓ（Ｖ_ＩＮ）の方が第２電圧Ｖｓ２（Ｖ_ＢＡＴ）より高い状態において、スイッチングトランジスタＭ１のソース電圧Ｖ_ＢＡＴが低いと、第３トランジスタＭ１３を制御する回路素子ＩＮＶ１、ＩＮＶ２、ＩＮＶ４に対する電源電圧が不足するため、第３トランジスタＭ１３をオンすることができない可能性がある。図４の構成によれば、ソース電圧Ｖ_ＢＡＴが低い状況であっても、スイッチングトランジスタＭ１のドレイン電圧Ｖ_ＩＮが高ければ、インバータＩＮＶ５、ＩＮＶ６によって第２トランジスタＭ１２をオンすることができる。

また、第１電圧Ｖｓ（Ｖ_ＩＮ）の方が第２電圧Ｖｓ２（Ｖ_ＢＡＴ）より高い状態において、スイッチングトランジスタＭ１のドレイン電圧Ｖ_ＩＮが低いと、十分なハイレベル電圧Ｖ_ＢＯＯＴが得られないため、第２トランジスタＭ１２を制御する回路素子ＩＮＶ５、ＩＮＶ６に対する電源電圧が不足し、第２トランジスタＭ１２をオンすることができない可能性がある。図４の構成によれば、ドレイン電圧Ｖ_ＩＮが低い状況であっても、ソース電圧Ｖ_ＢＡＴが高ければ、インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ４によって第３トランジスタＭ１３をオンすることができる。

すなわち、Ｖ_ＩＮ＞Ｖ_ＢＡＴの状況において、第２トランジスタＭ１２と第３トランジスタＭ１３の少なくとも一方を確実にオンすることができ、スイッチングトランジスタＭ１のバックゲートとソースの間を、確実に接続できる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図５は、変形例に係る充電回路１００ａの構成例を示す回路図である。充電回路１００は、主としてＯＶＰ（Over Voltage Protection）回路５０、ＤＣ／ＤＣコンバータ６０、リニアチャージャー７０を備える。

外部電源４からの直流電圧Ｖ_ＩＮのレベルは、電子機器１の仕様もしくは規格によって定められている。しかしながら、サードパーティ製の粗悪な外部電源４は、仕様で定められた範囲外の高い直流電圧Ｖ_ＩＮを発生する場合がある。ＯＶＰ回路５０は、このような過電圧から充電回路１００ａの内部回路を保護するために設けられる。

ＯＶＰ回路５０は、高耐圧トランジスタ５２、比較器５４、チャージポンプ回路５６を備える。高耐圧トランジスタ５２はＮＰＮ型のパワートランジスタであり、その耐圧は想定される入力電圧Ｖ_ＩＮの過電圧レベルに応じて定められる。たとえば２４Ｖ程度の高耐圧素子で構成される。比較器５４は、入力電圧Ｖ_ＩＮを過電圧しきい値電圧Ｖ_ＴＨと比較し、Ｖ_ＩＮ＞Ｖ_ＴＨを検出すると、過電圧保護信号Ｓ_ＯＶＰをアサートする。チャージポンプ回路５６は、過電圧保護信号Ｓ_ＯＶＰがネゲートされる間、つまり入力電圧Ｖ_ＩＮが正常な範囲である場合には、昇圧動作を行い、高耐圧トランジスタ５２にハイレベルのゲート電圧を供給し、高耐圧トランジスタ５２をフルオンする。これにより入力電圧Ｖ_ＩＮが、次段のＤＣ／ＤＣコンバータ６０に供給される。

過電圧保護信号Ｓ_ＯＶＰがアサートされると、つまり入力電圧Ｖ_ＩＮの過電圧状態が検出されると、チャージポンプ回路５６は昇圧動作を停止し、高耐圧トランジスタ５２のゲート電圧を低下させて高耐圧トランジスタ５２をオフする。これにより、過電圧がＤＣ／ＤＣコンバータ６０に供給されるのを防止できる。

ＤＣ／ＤＣコンバータ６０は、ＯＶＰ回路５０を経由した入力電圧Ｖ_ＩＮを降圧し、直流電圧Ｖ_ＤＣを生成する。リニアチャージャー７０は、直流電圧Ｖ_ＤＣを受け、２次電池２を充電する。リニアチャージャー７０は、出力トランジスタ７２および制御回路７４を備える。出力トランジスタ７２は、ＤＣ／ＤＣコンバータ６０の出力から２次電池２に至る充電経路上に設けられる。制御回路７４は、２次電池２に対する充電電流ＩＣＨＧに応じた電流検出信号ＣＳと、電池電圧Ｖ_ＢＡＴに応じた電圧検出信号ＶＳとにもとづき、出力トランジスタ７２のチャンネルの抵抗成分（ドレインソース間電圧）を調節する。制御回路７４は、（１）充電電流Ｉ_ＣＨＧが一定となるように（ＣＣ：定電流モード）、もしくは（２）電池電圧Ｖ_ＢＡＴが一定となるように（ＣＶ：定電圧モード）、出力トランジスタ７２のゲート電圧を制御する。

ＤＣ／ＤＣコンバータ６０は、スイッチングトランジスタＭ１と同期整流トランジスタＭ２を有する。そして、スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成する場合、実施の形態に係る逆流防止回路３０を利用できる。この場合、逆流防止回路３０のバックゲートコントローラ３２には、第１電圧Ｖｓ１としてＯＶＰ回路５０を経由した入力電圧Ｖ_ＩＮを、第２電圧Ｖｓ２として、ＤＣ／ＤＣコンバータ６０の出力電圧Ｖ_ＤＣを入力すればよい。

なお、図２の充電回路１００は、２個のパワートランジスタ（Ｍ１、Ｍ２）を用いて構成される。一方、図５の充電回路１００ａでは、ＤＣ／ＤＣコンバータ６０のトランジスタＭ１、Ｍ２に加えて、高耐圧トランジスタ５２、出力トランジスタ７２の合計４個のパワートランジスタが必要となる。したがって、図２の充電回路１００は、図５の充電回路１００ａに比べて、回路面積を大幅に縮小することができるという利点も有している。

また、図２の充電回路１００は、図５のＯＶＰ回路５０を省略する代わりに、スイッチングトランジスタＭ１を高耐圧素子で構成することにより、スイッチングトランジスタＭ１を、図５の高耐圧トランジスタ５２としても機能させることができる。その結果、粗悪な外部電源４が接続されて過電圧が印加された場合であっても、充電回路１００の信頼性が低下するのを防止できる。

また、図５の充電回路１００ａでは、ＤＣ／ＤＣコンバータ６０により直流電圧Ｖ_ＤＣを生成した上で、リニアチャージャー７０によって電池２を充電していたため、リニアチャージャー７０の制御回路７４と、ＤＣ／ＤＣコンバータ６０の制御回路（不図示）が別々に存在するためシステムが複雑であったが、図２の充電回路１００では、ＤＣ／ＤＣコンバータによって充電制御を行うため、システムを簡素化できる。

さらに、図５では、充電経路上に存在する高耐圧トランジスタ５２および出力トランジスタ７２により無駄な電力損失が発生していたが、図２の充電回路１００では、これらのトランジスタは不要であるため、消費電力を低減し、効率を高めることができる。

実施の形態では、過電圧が入力されたときには、スイッチングトランジスタＭ１をオフに固定し、充電を停止する場合を説明したが、過電圧が入力された状態であっても、充電動作を行ってもよい。この場合、同期整流トランジスタＭ２も、高耐圧素子で構成すればよい。

降圧型ＤＣ／ＤＣコンバータは、同期整流型には限定されず、ダイオード整流型でもよい。すなわち同期整流トランジスタＭ２を、ダイオードで置換してもよい。

また実施の形態では、降圧型ＤＣ／ＤＣコンバータの用途として充電回路を説明したが、降圧型ＤＣ／ＤＣコンバータの用途は特に限定されない。

さらに逆流防止回路３０の用途は、降圧型ＤＣ／ＤＣコンバータには限定されず、ＮチャンネルＭＯＳＦＥＴを利用したさまざまな回路において、ドレインからソースへの逆流を防止する用途に広く適用可能である。この場合、逆流防止回路３０に入力する第１電圧Ｖｓ１、第２電圧Ｖｓ２として、ＮチャンネルＭＯＳＦＥＴのドレイン電圧、ソース電圧に応じた電圧を適宜選択すればよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…電池、４…外部電源、１００…充電回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、ＳＷ２１…第１スイッチ、ＳＷ２２…第２スイッチ、Ｍ１１…第１トランジスタ、Ｍ１２…第２トランジスタ、Ｍ１３…第３トランジスタ、Ｐ１…入力端子、Ｐ２…スイッチング端子、Ｐ３…接地端子、１０…パルス変調器、１１…ドライバ、１４…過電圧検出コンパレータ、３０…逆流防止回路、３２…バックゲートコントローラ、３４…コンパレータ、３６…第１ドライバ、３８…第２ドライバ、６０…ＤＣ／ＤＣコンバータ、７０…リニアチャージャー、７２…出力トランジスタ、７４…制御回路、８０…ブートストラップ回路、８２…レギュレータ。

Claims (11)

1. ＮチャンネルＭＯＳＦＥＴであるメイントランジスタのソースからドレインへの電流の逆流を防止する逆流防止回路であって、
   前記メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられた第１スイッチと、
   前記メイントランジスタのバックゲートとそのソースの間に設けられた第２スイッチと、
   前記メイントランジスタのドレイン電圧に応じた第１電圧とそのソース電圧に応じた第２電圧を比較し、比較の結果、（１）前記ドレイン電圧の方が高いとき、前記第１スイッチをオフ、前記第２スイッチをオンし、（２）前記ドレイン電圧の方が低いとき、前記第１スイッチをオン、前記第２スイッチをオフするバックゲートコントローラと、
   を備えることを特徴とする逆流防止回路。
2. 前記バックゲートコントローラは、
   前記第１電圧と前記第２電圧を比較するコンパレータと、
   前記コンパレータの出力にもとづき、前記第１スイッチを制御する第１ドライバと、
   前記コンパレータの出力にもとづき、前記第２スイッチを制御する第２ドライバと、
   を含むことを特徴とする請求項１に記載の逆流防止回路。
3. 前記第１スイッチは、前記メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたＮチャンネルＭＯＳＦＥＴの第１トランジスタを含み、
   前記第２スイッチは、前記メイントランジスタのバックゲートとそのソースの間に並列に設けられたＮチャンネルＭＯＳＦＥＴの第２トランジスタとＰチャンネルＭＯＳＦＥＴの第３トランジスタを有するトランスファゲートを含み、
   前記第１ドライバと、前記第２ドライバのうち前記第３トランジスタを制御する回路素子には、前記メイントランジスタのソース電圧に応じた電圧が電源として供給され、前記第２ドライバのうち前記第２トランジスタを制御する回路素子には、前記メイントランジスタのドレイン電圧に応じた電圧が電源として供給されることを特徴とする請求項２に記載の逆流防止回路。
4. 前記メイントランジスタのドレイン電圧より高い電圧を生成するブートストラップ回路をさらに備え、
   前記第２ドライバのうち前記第２トランジスタを制御する回路素子に供給される前記ドレイン電圧に応じた電圧は、前記ブートストラップ回路の出力電圧であることを特徴とする請求項３に記載の逆流防止回路。
5. ＮチャンネルＭＯＳＦＥＴのスイッチングトランジスタを有する降圧型ＤＣ／ＤＣコンバータの制御回路であって、
   前記スイッチングトランジスタのバックゲートと接地端子との間に設けられた第１スイッチと、
   前記スイッチングトランジスタのバックゲートとそのソースの間に設けられた第２スイッチと、
   前記ＤＣ／ＤＣコンバータの入力電圧とその出力電圧を比較し、（１）前記入力電圧の方が高いとき、前記第１スイッチをオフ、前記第２スイッチをオンし、（２）前記入力電圧の方が低いとき、前記第１スイッチをオン、前記第２スイッチをオフするバックゲートコントローラと、
   を備えることを特徴とする制御回路。
6. 前記バックゲートコントローラは、
   前記入力電圧と前記出力電圧を比較するコンパレータと、
   前記コンパレータの出力にもとづき、前記第１スイッチを制御する第１ドライバと、
   前記コンパレータの出力にもとづき、前記第２スイッチを制御する第２ドライバと、
   を含むことを特徴とする請求項５に記載の制御回路。
7. 前記第１スイッチは、前記スイッチングトランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたＮチャンネルＭＯＳＦＥＴの第１トランジスタを含み、
   前記第２スイッチは、前記スイッチングトランジスタのバックゲートとそのソースの間に並列に設けられたＮチャンネルＭＯＳＦＥＴの第２トランジスタとＰチャンネルＭＯＳＦＥＴの第３トランジスタを有するトランスファゲートを含み、
   前記第１ドライバと、前記第２ドライバのうち前記第３トランジスタを制御する回路素子には、前記出力電圧に応じた電圧が電源として供給され、前記第２ドライバのうち前記第２トランジスタを制御する回路素子には、前記入力電圧に応じた電圧が電源として供給されることを特徴とする請求項６に記載の制御回路。
8. 前記入力電圧より高い電圧を生成するブートストラップ回路をさらに備え、
   前記第２ドライバのうち前記第２トランジスタを制御する回路素子に供給される前記入力電圧に応じた電圧は、前記ブートストラップ回路の出力電圧であることを特徴とする請求項７に記載の制御回路。
9. 請求項５から８のいずれかに記載の制御回路を備えることを特徴とする降圧型ＤＣ／ＤＣコンバータ。
10. 降圧型ＤＣ／ＤＣコンバータを備え、
    前記降圧型ＤＣ／ＤＣコンバータは、請求項５から８のいずれかに記載の制御回路を備えることを特徴とする充電回路。
11. 電池と、
    外部電源からの入力電圧を受け、前記電池を充電する充電回路と、
    を備え、
    前記充電回路は、請求項９に記載の降圧型ＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。

Images