JP2014187825A5

JP2014187825A5 -

Info

Publication number: JP2014187825A5
Application number: JP2013061425A
Authority: JP
Filing date: 2013-03-25
Publication date: 2015-07-09
Anticipated expiration: 2033-03-25

Description

実施の形態１に係る半導体デバイス駆動回路の構成を示す図である。実施の形態１に係る高圧レベルシフト回路の構成例を示す図である。実施の形態１に係る電圧クランプ回路の構成例を示す図である。実施の形態１に係る充電電流補正回路の構成例を示す図である。実施の形態１に係る半導体デバイス駆動回路の動作シーケンスを示す図である。実施の形態１に係る制御用スイッチング素子の動作領域を示す図である。実施の形態２に係るスイッチ制御回路の構成例を示す図である。実施の形態２に係る半導体デバイス駆動回路の動作シーケンスを示す図であえる。実施の形態３に係る半導体デバイス駆動回路の構成を示す図である。実施の形態３に係る電圧クランプ回路の構成例を示す図である。実施の形態３に係る高圧逆レベルシフト回路の構成例を示す図である。実施の形態３に係るスイッチ制御回路の構成例を示す図である。実施の形態３に係る半導体デバイス駆動回路の動作シーケンスを示す図である。実施の形態４に係る半導体デバイス駆動回路の構成を示す図である。実施の形態４に係る低圧レベルシフト回路の構成例を示す図である。実施の形態４に係る半導体デバイス駆動回路の動作シーケンスを示す図である。実施の形態５に係る半導体デバイス駆動回路の構成を示す図である。実施の形態５に係る半導体デバイス駆動回路の動作シーケンスを示す図である。

ブートストラップ回路２０は、第１の電圧源１１と接続点ＶＳとの間に直列接続された抵抗素子９、ダイオード１０および正電位用コンデンサ１７により構成される。正電位用コンデンサ１７は、ハイサイドドライバ３の正電位入力端子と接続点ＶＳの間に接続される。接続点ＶＳと、ハイサイドドライバ３の負電位入力端子との間には外部の負電位用コンデンサ１８が挿入される。

高圧レベルシフト回路２の一例を図２に示す。高圧レベルシフト回路２は、入力側の正負の電位（正電位ＶＣＣ、基準電位ＬＧＮＤ）を基準とした信号の信号レベルを、出力側の正負の電位（接続点ＶＢ，ＬＶＳ）を基準とした信号レベルに変換する機能を有する回路である。

＜動作＞
本実施の形態における半導体デバイス駆動回路１００の動作を説明する。図５に、半導体デバイス駆動回路１００の動作シーケンスを示す。図５は、各接続点および各入力信号の電位の時間変化を表したものである。

まず、初期動作について説明する。最初に、第１、２の電圧源１１,１２が始動する（動作１０１，１０２）。次に、正電位用コンデンサ１７を初期充電するために、連続したパルス状のローサイド信号ＬＩＮが入力回路１に入力される（動作１０３）。すると、ローサイドスイッチング素子６がオンになり（動作１０４）、第１の電圧源１１によりコンデンサ１７が充電される（動作１０５）。

また、スイッチ制御回路１３にも連続したパルス状のスイッチ用信号ＬＳＡが入力され（動作１０６）、制御用スイッチング素子１４がオンして（動作１０７）、第２の電圧源１２により負電位用コンデンサ１８が初期充電される（動作１０８）。

また、本実施の形態における半導体デバイス駆動装置は、半導体デバイス駆動回路１００と、ハイサイドスイッチング素子５と、ローサイドスイッチング素子６と、負電位用コンデンサ１８と、ブートストラップ回路２０とをさらに備える。

本実施の形態における半導体デバイス駆動回路の動作を、図８のシーケンス図を用いて説明する。実施の形態１では、制御用スイッチング素子１４は、ハイサイドスイッチング素子５のオン／オフに連動してオン／オフした。本実施の形態では、図８の動作２２１に示す様に、制御用スイッチング素子１４は、ハイサイドスイッチング素子５のオンに連動してオンした後、一定時間後にオフする。その他の動作、即ち動作２０１〜２２０および動作２２２〜２２４は、実施の形態１の図５の動作１０１〜１２０および動作１２２〜１２４と同様なため、説明を省略する。

＜効果＞
本実施の形態に係る半導体デバイス駆動回路１００において、制御用スイッチング素子１４がオンしてからオフするまでの時間を調整することが可能である。

＜動作＞
電圧クランプ回路１６Ａは、実施の形態１における電圧クランプ回路１６と同様、負電位用コンデンサ１８の両端の電圧が所定値を超えることを防止する回路である。本実施の形態における電圧クランプ回路１６Ａは、負電位用コンデンサ１８の両端の電圧（即ち、接続点ＶＳと接続点ＬＶＳ間の電圧）が所定値を超えると、ハイレベルの信号ＤＬＶＳを高圧逆レベルシフト回路５１に対して出力する機能をさらに備える。電圧クランプ回路１６Ａに設定する電圧の所定値を、負電位用コンデンサ１８が充電されたときの電圧とすることで、ハイレベルの信号ＤＬＶＳは、負電位用コンデンサ１８の充電完了を意味する信号となる。

高圧逆レベルシフト回路５１は、接続点ＬＶＳと接続点ＶＳ間の電圧を基準とする信号のレベルを、接続点ＬＧＮＤと正電位ＶＣＣ間の電圧を基準とする信号のレベルに変換して出力する機能を備えた回路である。高圧逆レベルシフト回路５１は、信号ＤＬＶＳの基準電位を変換して、信号ＬＳＣとしてスイッチ制御回路１３Ｂに出力する。

本実施の形態におけるスイッチ制御回路１３Ｂは、実施の形態１のスイッチ制御回路１３と比較して、信号ＬＳＣがさらに入力される。入力回路１から入力される信号ＬＳＢがハイレベルの場合であって、かつ信号ＬＳＣがハイレベルとなった場合、スイッチ制御回路１３Ｂは、ローレベルの信号を端子ＳＯＵＴから出力する。つまり、負電位用コンデンサ１８の両端の電圧が所定値に達したことを意味するハイレベルの信号ＬＳＣが入力されると、スイッチ制御回路１３Ｂは、制御用スイッチング素子１４をオフする。制御用スイッチング素子１４がオフされることで、負電位用コンデンサ１８の充電が停止する。その他の動作は実施の形態１と同じであるため、説明を省略する。

負電位用コンデンサ１８の充電が完了して、負電位用コンデンサ１８の両端の電圧（接続点ＶＳと接続点ＬＶＳ間の電圧）が所定値を超えると（動作３２３）、電圧クランプ回路からハイレベルの信号ＤＬＶＳが出力されるため（動作３２４）、スイッチ制御回路１３Ｂに入力される信号ＬＳＣのレベルがローレベルからハイレベルへ切り替わる。これにより、スイッチ制御回路１３Ｂ内の接続点ＬＳＰの電位がハイレベルからローレベルへと変化するため（動作３２５）、出力ＳＯＵＴの電位がローレベルとなり、制御用スイッチング素子１４がオフされる（動作３２６）。制御用スイッチング素子１４がオフすることにより、負電位用コンデンサ１８の充電が停止される。

本実施の形態においては、ハイサイドドライバ３、ローサイドドライバ４およびスイッチ制御回路１３の前段に低圧レベルシフト回路７１を設ける。低圧レベルシフト回路７１は、入出力間で信号の基準電位を変化させる機能を有する回路であり、図１５にその一例を示す。低圧レベルシフト回路７１の入力側の電源の正極、負極はそれぞれ入力信号の基準電位に接続される。また、出力側の電源の負極は、出力信号の基準電位に接続される。例えば、ローサイドドライバ４の前段に設けられる低圧レベルシフト回路７１の場合、入力側の電源の正極、負極は、正電位ＶＣＣと基準電位ＧＮＤにそれぞれ接続され、出力側の電源の負極は基準電位ＬＧＮＤに接続される。その他の構成は実施の形態１（図１）と同じであるため、説明を省略する。

ハイサイドドライバ３の負電位入力端子、即ち接続点ＬＶＳと、基準電位ＬＧＮＤ（即ち実施の形態４における第２の電圧源１２の負電位側）の間には、カソードが接続点ＬＶＳに接続された高耐圧のダイオード８３と電流制限抵抗８４とが直列に挿入される。また、接続点ＬＶＳと制御用スイッチング素子１４のドレインとの間には、アノードが接続点ＬＶＳと接続されたダイオード８２が挿入される。また、制御用スイッチング素子１４のソースは基準電位ＧＮＤと接続される。その他の構成は、実施の形態４（図１４）と同じであるため、説明を省略する。

＜動作＞
ハイサイドスイッチング素子５がオンの間は、高電圧源８により、負電位用コンデンサ１８の充電とハイサイドドライバ３の負電位入力端子への負電位印加が行われる。

図１８のシーケンス図を用いて、半導体デバイス駆動回路５００の動作を詳しく説明する。まず、初期動作について説明する。最初に、第１の電圧源１１が始動する（動作５０１）。次に、正電位用コンデンサ１７を初期充電するために、連続したパルス状のローサイド信号ＬＩＮが入力回路１に入力される（動作５０２）。すると、ローサイドスイッチング素子６がオンになり（動作５０３）、第１の電圧源１１により正電位用コンデンサ１７が充電される（動作５０４）。

また、スイッチ制御回路１３にも連続したパルス状のスイッチ用信号ＬＳＡが入力され（動作５０５）、制御用スイッチング素子１４がオンするが（動作５０６）、負電位用コンデンサ１８は充電されない（動作５０７）。

次に、通常動作について説明する。入力回路１にハイレベルのローサイド信号ＬＩＮが入力されると（動作５１９）、ローサイドスイッチング素子６がオンになる（動作５２０）。このとき、ハイサイドスイッチング素子５および制御用スイッチング素子１４はオフであり、ローサイドスイッチング素子６は、負電位用コンデンサ１８、外部コンデンサ８１、電流制限抵抗８４およびダイオード８３とともにループを形成する。よって、負電位用コンデンサ１８が放電することによって（動作５２１）、外部コンデンサ８１が充電される（動作５２２）。また、同時にローサイドドライバ４の負電位入力端子には、外部コンデンサ８１の放電によって負電位が印加される。

ローサイドスイッチング素子６がオフすると、ローサイドドライバ４の負電位入力端子には、外部コンデンサ８１の放電によって負電位が印加される（動作５２３）。

＜効果＞
本実施の形態における半導体デバイス駆動回路５００は、ハイサイドドライバ３の負電位入力端子と第２の電圧源１２の負電位側との間に接続されたダイオード８３をさらに備え、ダイオード８３のカソードはハイサイドドライバ３の負電位入力端子に接続されており、第２の電圧源１２に代えて外部コンデンサ８１が設けられ、ローサイドスイッチング素子６は、負電位用コンデンサ１８、外部コンデンサ８１およびダイオード８３とともにループを形成することを特徴とする。

Claims

前記ハイサイドドライバの負電位入力端子と前記第２の電圧源の負電位側との間に接続されたダイオードをさらに備え、
前記ダイオードのカソードは前記ハイサイドドライバの負電位入力端子に接続されており、
前記第２の電圧源に代えて外部コンデンサが設けられ、
前記ローサイドスイッチング素子は、前記負電位用コンデンサ、前記外部コンデンサおよび前記ダイオードとともにループを形成することを特徴とする、
請求項６に記載の半導体デバイス駆動回路。
請求項１〜７のいずれかに記載の半導体デバイス駆動回路と、
前記ハイサイドスイッチング素子と、
前記ローサイドスイッチング素子と、
前記負電位用コンデンサと、
前記ブートストラップ回路と、
をさらに備える、
半導体デバイス駆動装置。