JP2017537544A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017537544A5 JP2017537544A5 JP2017525902A JP2017525902A JP2017537544A5 JP 2017537544 A5 JP2017537544 A5 JP 2017537544A5 JP 2017525902 A JP2017525902 A JP 2017525902A JP 2017525902 A JP2017525902 A JP 2017525902A JP 2017537544 A5 JP2017537544 A5 JP 2017537544A5
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- input
- integrated circuit
- circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 17
- 238000007599 discharging Methods 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
Claims (19)
- 集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
出力放電回路であって、
電力入力と、
制御入力と、
前記出力電圧リードと接地リードとの間に結合される第1のトランジスタであって、制御電極を有する、前記第1のトランジスタと、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
前記ダイオードの前記カソードと前記第1のトランジスタの前記制御電極との間に結合されるレジスタと、
前記第1のトランジスタの前記制御電極と前記接地リードとの間に結合される第2のトランジスタであって、前記出力放電回路の前記制御入力に結合される制御電極を有する、前記第2のトランジスタと、
を含む、前記出力放電回路と、
を含む、集積回路。 - 請求項1に記載の集積回路であって、
前記キャパシタが第1のキャパシタであり、前記ダイオードが第1のダイオードであり、
前記集積回路が、
スイッチイネーブルリードと、
制御回路であって、
電力入力と、
前記パストランジスタのゲート電極と前記出力放電回路の前記制御入力との間に結合される第3のトランジスタであって、制御電極を有する、前記第3のトランジスタと、
前記出力放電回路の前記制御入力と前記接地リードとの間に結合される第4のトランジスタと、
前記スイッチイネーブルリードに結合される入力と、前記第4のトランジスタの制御電極に結合される出力と、前記第3のトランジスタの前記制御電極に結合される電力レールとを有するバッファと、
前記第3のトランジスタの前記制御電極と前記接地リードとの間に結合される第2のキャパシタと、
前記制御回路の前記電力入力に結合されるアノードと、前記第3のトランジスタの前記制御電極と前記バッファの前記電力レールとに結合されるカソードとを有する第2のダイオードと、
を含む、前記制御回路と、
を更に含む、集積回路。 - 集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
制御入力と、
前記出力電圧リードと前記接地リードとの間に結合されるスイッチであって、制御電極を有する、前記スイッチと、
前記出力放電回路の前記制御入力に結合される入力と、前記スイッチの前記制御電極に結合される出力と、前記ダイオードの前記カソードに結合される電力レールとを有するバッファと、
を含む、前記出力放電回路と、
を含む、集積回路。 - 請求項3に記載の集積回路であって、
前記バッファがインバータである、集積回路。 - 請求項4に記載の集積回路であって、
前記インバータがn型金属酸化物半導体(NMOS)インバータである、集積回路。 - 請求項3に記載の集積回路であって、
前記バッファが非反転バッファである、集積回路。 - 請求項4に記載の集積回路であって、
前記パストランジスタのゲート電極と前記出力放電回路の前記制御入力との間に結合される制御回路を更に含む、集積回路。 - 請求項7に記載の集積回路であって、
前記キャパシタが第1のキャパシタであり、前記ダイオードが第1のダイオードであり、
前記制御回路が、
基準電圧入力と、
前記パストランジスタの前記ゲート電極と前記出力放電回路の前記制御入力との間に結合されるトランジスタであって、制御電極を有する、前記トランジスタと、
前記トランジスタの前記制御電極と前記接地リードとの間に結合される第2のキャパシタと、
前記基準電圧入力に結合されるアノードと、前記トランジスタの前記制御電極に結合されるカソードとを有する第2のダイオードと、
を含む、集積回路。 - 請求項8に記載の集積回路であって、
前記基準電圧入力が前記入力電圧リードに結合される、集積回路。 - 請求項9に記載の集積回路であって、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタの前記ゲートに結合される出力とを有するゲート駆動回路と、
を更に含み、
前記制御回路が、前記バイアス電圧リードに結合されるアノードと、前記トランジスタの前記制御電極に結合されるカソードとを有する第3のダイオードを更に含む、集積回路。 - 請求項7に記載の集積回路であって、
前記制御回路が、前記出力放電回路の前記制御入力と前記接地リードとの間に結合されるゲート電極放電回路を含む、集積回路。 - 請求項11に記載の集積回路であって、
前記キャパシタが第1のキャパシタであり、前記ダイオードが第1のダイオードであり、
前記集積回路がスイッチイネーブルリードを更に含み、
前記ゲート電極放電回路が、前記出力放電回路の前記制御入力と前記接地との間に結合されるトランジスタを含み、
前記制御回路が、
電力入力と、
前記スイッチイネーブルリードに結合される入力と、前記トランジスタの制御電極に結合される出力と、電力レールとを有するバッファと、
前記バッファの前記電力レールと前記接地リードとの間に結合される第2のキャパシタと、
前記制御回路の前記電力入力に結合されるアノードと、前記バッファの前記電力レールに結合されるカソードとを有する第2のダイオードと、
を更に含む、集積回路。 - 請求項12に記載の集積回路であって、
前記制御回路の前記電力入力が前記入力電圧リードに結合される、集積回路。 - 請求項13に記載の集積回路であって、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタのゲートに結合される出力とを有するゲート駆動回路と、
を更に含み、
前記制御回路が、前記バイアス電圧リードに結合されるアノードと、前記バッファの前記電力レールに結合されるカソードとを有する第3のダイオードを更に含む、集積回路。 - 集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
制御入力と、
前記出力電圧リードと前記接地リードとの間に結合されるスイッチであって、制御電極を有する、前記スイッチと、
前記ダイオードの前記カソードと前記スイッチの前記制御電極との間に結合される抵抗構成要素と、
前記スイッチの制御電極と前記接地リードとの間に結合されるトランジスタであって、前記出力放電回路の前記制御入力に結合される制御電極を有する、前記トランジスタと、
を含む、前記出力放電回路と、
を含む、集積回路。 - 請求項3に記載の集積回路であって、
前記出力放電回路の前記電力入力が前記入力電圧リードに結合される、集積回路。 - 集積回路であって、
入力電圧リードと、
出力電圧リードと、
前記入力電圧リードと前記出力電圧リードとの間に結合されるパストランジスタと、
前記出力電圧リードと接地リードとの間に結合される出力放電回路であって、
電力入力と、
前記電力入力に結合されるアノードを有するダイオードと、
前記ダイオードのカソードと前記接地リードとの間に結合されるキャパシタと、
バイアス電圧リードと、
前記バイアス電圧リードに結合されるチャージポンプ回路と、
前記チャージポンプ回路に結合される電力入力と、前記パストランジスタのゲートに結合される出力とを有するゲート駆動回路と、
を含む、前記出力放電回路と、
を含み、
前記出力放電回路の前記電力入力が前記バイアス電圧リードに結合される、集積回路。 - 請求項17に記載の集積回路であって、
前記出力放電回路の前記電力入力が第1の電力入力であり、前記ダイオードが第1のダイオードであり、
前記出力放電回路が、第2の電力入力と、前記第2の電力入力に結合されるアノードを有する第2のダイオードとを更に含み、
前記第2のダイオードのカソードが、前記キャパシタと前記第1のダイオードの前記カソードとに結合される、集積回路。 - 方法であって、
スイッチの出力放電回路の電力入力に電圧が印加されることに応答して、バッファの電力レールと接地リードとの間に結合されるキャパシタを電流経路を介して充電することと、
前記出力放電回路の前記電力入力に前記電圧が印加されなくなることに応答して、前記キャパシタが前記電流経路を通じて放電するのを防止することと、
前記出力放電回路の前記電力入力に前記電圧が印加されなくなることに応答して、前記充電されたキャパシタに蓄積された電荷に基づいて、前記出力放電回路に電力を供給することと、
を含む、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462078593P | 2014-11-12 | 2014-11-12 | |
US62/078,593 | 2014-11-12 | ||
US14/938,702 | 2015-11-11 | ||
US14/938,702 US9755638B2 (en) | 2014-11-12 | 2015-11-11 | Output discharge techniques for load switches |
PCT/US2015/060469 WO2016077640A1 (en) | 2014-11-12 | 2015-11-12 | Output discharge techniques for load switches |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017537544A JP2017537544A (ja) | 2017-12-14 |
JP2017537544A5 true JP2017537544A5 (ja) | 2018-12-20 |
JP6783758B2 JP6783758B2 (ja) | 2020-11-11 |
Family
ID=55913052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017525902A Active JP6783758B2 (ja) | 2014-11-12 | 2015-11-12 | 負荷スイッチのための出力放電技法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9755638B2 (ja) |
EP (1) | EP3218977B1 (ja) |
JP (1) | JP6783758B2 (ja) |
CN (1) | CN107078501B (ja) |
WO (1) | WO2016077640A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9755638B2 (en) * | 2014-11-12 | 2017-09-05 | Texas Instruments Incorporated | Output discharge techniques for load switches |
US10394740B1 (en) * | 2018-09-10 | 2019-08-27 | Texas Instruments Incorporated | Signal line switch arrangement with multiple paths between a charge pump and a transistor control terminal |
US11451134B2 (en) | 2019-06-07 | 2022-09-20 | Nxp B.V. | Method and device for discharging output capacitor of power supply |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2397742A1 (fr) | 1977-07-13 | 1979-02-09 | Senichi Masuda | Generateur de tension pulsatoire |
DE3639495A1 (de) * | 1986-11-20 | 1988-05-26 | Licentia Gmbh | Beschaltung der schalter von pulswechselrichtern und gleichstrom-halbleiterstellern fuer den mehrquadrantenbetrieb |
US5111084A (en) * | 1990-05-31 | 1992-05-05 | Westinghouse Electric Corp. | Low loss drain pulser circuit for solid state microwave power amplifiers |
JP4313658B2 (ja) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
JP4168941B2 (ja) * | 2004-01-27 | 2008-10-22 | 株式会社デンソー | 半導体集積回路装置用負荷駆動回路 |
US7834669B2 (en) * | 2007-12-21 | 2010-11-16 | Nec Electronics Corporation | Semiconductor output circuit for controlling power supply to a load |
JP2010004093A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 出力駆動回路 |
US8476939B1 (en) * | 2010-09-20 | 2013-07-02 | International Rectifier Corporation | Switching power supply gate driver |
CN102260785B (zh) | 2011-07-23 | 2013-10-23 | 浙江大学 | 用电容器放电产生高能电脉冲的残余应力消除装置 |
US8618846B2 (en) * | 2011-09-13 | 2013-12-31 | Daesung Electric Co., Ltd. | Solid-state switch driving circuit for vehicle |
DE102011083684B3 (de) * | 2011-09-29 | 2012-07-19 | Siemens Aktiengesellschaft | Aufbau zur Ansteuerung eines JFET-Bauteils |
JP2014092712A (ja) | 2012-11-05 | 2014-05-19 | Ricoh Co Ltd | 残留電荷除去装置、画像処理装置、残留電荷除去方法及び残留電荷除去プログラム |
JP5733330B2 (ja) * | 2013-03-22 | 2015-06-10 | 株式会社デンソー | 駆動回路 |
CN103684398B (zh) * | 2013-12-26 | 2016-08-31 | 中国科学院上海微系统与信息技术研究所 | 一种抗emi lin总线信号驱动器 |
US9755638B2 (en) * | 2014-11-12 | 2017-09-05 | Texas Instruments Incorporated | Output discharge techniques for load switches |
-
2015
- 2015-11-11 US US14/938,702 patent/US9755638B2/en active Active
- 2015-11-12 EP EP15858408.6A patent/EP3218977B1/en active Active
- 2015-11-12 WO PCT/US2015/060469 patent/WO2016077640A1/en active Application Filing
- 2015-11-12 JP JP2017525902A patent/JP6783758B2/ja active Active
- 2015-11-12 CN CN201580060730.3A patent/CN107078501B/zh active Active
-
2017
- 2017-09-01 US US15/694,005 patent/US10187055B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955924B2 (ja) | 静電放電保護回路 | |
JP2017529046A5 (ja) | ||
JP2015532034A5 (ja) | ||
JP2015500566A5 (ja) | ||
TWI543519B (zh) | 橋式整流電路 | |
JP2007272873A5 (ja) | ||
US20140307354A1 (en) | Esd protection circuit | |
JP2014138423A5 (ja) | ||
JP5991939B2 (ja) | 半導体デバイス駆動回路および半導体デバイス駆動装置 | |
JP2017537544A5 (ja) | ||
JP2014187825A5 (ja) | ||
JP2014176290A5 (ja) | ||
JP2015177591A (ja) | 半導体装置及び半導体システム | |
JP2017188772A5 (ja) | ||
JP2014150654A (ja) | ゲート駆動回路 | |
JP2015154594A (ja) | インバータ出力回路 | |
JP2018152974A (ja) | フォワード方式の双方向dc−dcコンバータ | |
TWI543504B (zh) | 靜電放電防護電路 | |
JP2012109916A (ja) | 負荷駆動回路 | |
JP6122552B2 (ja) | 回路装置、発光ダイオードアセンブリ、および、オプトエレクトロニクス部品の作動方法 | |
JP2012160775A5 (ja) | ||
JP6619312B2 (ja) | 電力変換装置 | |
US9966947B2 (en) | Gate driving circuit for insulated gate-type power semiconductor element | |
JP2016063648A (ja) | 駆動装置 | |
JP5675566B2 (ja) | ブートストラップ回路、並びにそれを備えたインバータ装置 |