JP2007272873A5

JP2007272873A5 -

Info

Publication number: JP2007272873A5
Application number: JP2007043475A
Authority: JP
Filing date: 2007-02-23
Publication date: 2010-04-08
Anticipated expiration: 2027-02-23

Claims

突入電流制限回路であって、
第１の端子と第２の端子と第３の端子とを有するパワースイッチと、
アノードとカソードとを有し、そのアノードを前記パワースイッチの第１の端子に結合したダイオードと、
第１の端子と第２の端子とを含み、その第２の端子を前記パワースイッチの第２の端子に結合した電流源回路と、
第１の端子と第２の端子とを有するコンデンサとを備え、
前記コンデンサの両端間の制御電圧が、前記パワースイッチの前記第１の端子と第２の端子との間の電圧変化率に応動し、前記コンデンサの前記第１の端子が前記突入電流制限回路の第１の入力端子に結合され、前記コンデンサの前記第２の端子が前記電流源回路の第１の端子に結合され、前記電流源回路の前記第２の端子が前記突入電流制限回路の第２の入力端子に結合され、前記パワースイッチの前記第２の端子が前記突入電流制限回路の前記第２の入力端子に結合され、前記パワースイッチの前記第３の端子が、前記コンデンサの前記制御電圧に応じて前記電流源回路の両端間電圧に応動するよう結合されたことを特徴とする、突入電流制限回路。
前記パワースイッチが金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１に記載の突入電流制限回路。
前記パワースイッチがバイポーラトランジスタである、請求項１に記載の突入電流制限回路。
前記電流源回路が、抵抗器と結合したバイポーラトランジスタである、請求項１に記載の突入電流制限回路。
前記電流源回路が前記パワースイッチの前記第３の端子に結合され、これによって前記電流源回路が、前記パワースイッチがターンオンし始めたとき活性状態になる、請求項１に記載の突入電流制限回路。
前記突入電流制限回路の前記第１と第２の入力端子が入力電源電圧信号を受け取るよう結合され、前記パワースイッチが、前記入力電源電圧信号がその閾値に達するまでオフであり、前記閾値は前記突入電流制限回路の前記第１の入力端子に結合されたカソードを有するツェナーダイオードによって決定される、請求項１に記載の突入電流制限回路。
突入電流制限回路であって、
第１の端子と第２の端子と制御端子とを有するパワースイッチと、
アノードとカソードとを有し、そのアノードを前記パワースイッチの前記第１の端子に結合したダイオードとを備え、前記パワースイッチの前記第１の端子は前記パワースイッチのドレインであり、さらに
コンデンサに結合され、かつ前記ダイオードの前記カソードに結合された第１の端子と、前記突入電流制限回路の第２の電源電圧端子に結合された第２の端子とを含む電流源を備え、
前記パワースイッチの前記第２の端子が前記突入電流制限回路の前記第２の電源電圧端子に結合され、前記パワースイッチの前記制御端子に印加する信号が、前記パワースイッチの前記第１の端子と第２の端子との間の電圧変化に応じて前記電流源の前記第１の端子と第２の端子との間の電圧に応動することを特徴とする、突入電流制限回路。
前記パワースイッチが金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項７に記載の突入電流制限回路。
前記パワースイッチがバイポーラトランジスタである、請求項７に記載の突入電流制限回路。
前記電流源が、抵抗器と結合したバイポーラトランジスタである、請求項７に記載の突入電流制限回路。
前記突入電流制限回路の第１、第２の電源電圧端子が入力電源電圧信号を受け取るよう結合され、前記入力電源電圧信号がその閾値に達するまで前記パワースイッチがオフである、請求項７に記載の突入電流制限回路。
突入電流の制限方法であって、
突入電流制限回路の入力端子間に結合された電源から入力電圧信号を受け取るステップと、
前記入力電圧信号が閾値に達するのに応じて、前記突入電流制限回路に含まれたパワースイッチのターンオンを開始させるステップと、
前記入力電源信号が閾値に達するのに応じて、前記突入電流制限回路に含まれた電流源のターンオンを開始させるステップと、
前記電流源の両端間電圧に応じて、前記突入電流制限回路に含まれたコンデンサを流れる電流を生じさせるステップと、
前記パワースイッチ両端間の電圧スルーレートを制限するように、前記コンデンサを流れる前記電流に応じて、前記パワースイッチのゲートドライブを制御するステップとを備える、方法。
前記コンデンサを流れる電流を生じさせるステップは、前記電流源がオンになるのに応じて、前記突入電流制限回路に含まれたダイオードを通して電流を導通するステップをさらに含む、請求項１２に記載の方法。
前記ダイオードは、アノードとカソードとを有し、
前記ダイオードの前記アノードは、前記パワースイッチのドレイン端子に結合されている、請求項１３に記載の方法。
前記コンデンサを流れる電流を生じさせるステップは、前記ダイオードのカソードでの電圧が前記パワースイッチのドレイン端子での電圧より１ダイオード分の電圧降下だけ低いよう、前記カソードでの電圧を保つステップをさらに含む、請求項１３に記載の方法。
前記コンデンサを流れる電流を生じさせるステップは、前記電流が前記パワースイッチのドレインとソースとの間の電圧変化率に応動するよう、前記コンデンサを流れる前記電流を生じさせるステップをさらに含む、請求項１２に記載の方法。
前記コンデンサを流れる電流を生じさせるステップは、前記電流が前記パワースイッチのドレインとソースとの間の電圧変化率に比例するよう、前記コンデンサを流れる前記電流を生じさせるステップをさらに含む、請求項１２に記載の方法。
前記閾値を前記入力端子のうち１つと前記パワースイッチのゲート端子との間に結合されたツェナーダイオードで決定するステップをさらに備える、請求項１２に記載の方法。
前記パワースイッチのゲートドライブを制御するステップは、前記コンデンサを流れる前記電流に応じて、前記パワースイッチのゲート端子上の電圧を引き下げるステップを含む、請求項１２に記載の方法。
前記パワースイッチのゲート端子上の電圧を引き下げるステップは、前記パワースイッチを遮断する方向に作用する、請求項１９に記載の方法。
前記突入電流制限回路は、トランジスタをさらに含み、
前記パワースイッチのゲートドライブを制御するステップは、
前記コンデンサを流れる前記電流で電圧信号を生成するステップと、
前記トランジスタを前記電圧信号に応じて導通させるステップとを含む、請求項１２に記載の方法。
前記突入電流制限回路は、抵抗器をさらに含み、
前記電圧信号を生成するステップは、前記コンデンサを流れる前記電流で前記抵抗器の両端間に前記電圧信号を生成するステップを含む、請求項２１に記載の方法。
前記パワースイッチは、第１の端子と第２の端子と第３の端子とを有し、前記コンデンサの端子は、前記突入電流制限回路の前記入力端子のうち１つに結合されており、前記電流源回路の端子は、前記パワースイッチの前記第２の端子と、前記突入電流制限回路の前記入力端子のうち別の１つとに結合されている、請求項１２に記載の方法。
前記突入電流制限回路は、バルクコンデンサに流れる突入電流が制限されるよう、前記バルクコンデンサに結合されている、請求項１２に記載の方法。
前記バルクコンデンサの第１の端子は、前記突入電流制限回路の前記入力端子のうち１つに結合されており、前記バルクコンデンサの第２の端子は、前記パワースイッチのドレイン端子に結合されている、請求項２４に記載の方法。