JP2003289620A

JP2003289620A - 突入電流抑制装置

Info

Publication number: JP2003289620A
Application number: JP2002087415A
Authority: JP
Inventors: Takahiro Miyazaki; 貴裕宮崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2003-10-10
Also published as: US20030184266A1; US6735064B2

Abstract

(57)【要約】【課題】突入電流抑制に対して安定した制御を行い、
信頼性及び品質の向上を図る。【解決手段】電流制限素子１１は、入力電流制限値に
もとづいて、電源回路２０へ流れる入力電流を制限す
る。電流検出部１２は、電流制限素子１１を通じて流れ
る入力電流を検出して電圧信号に変換する。傾斜電圧信
号発生部１３は、電源投入後の時間経過に比例した傾斜
電圧信号を発生する。入力電流制限部１４は、電圧信号
と傾斜電圧信号とを比較して、電源投入後の電圧信号が
傾斜電圧信号より大きい期間では、突入電流を抑制する
ための入力電流制限値を出力し、入力電流制限値は傾斜
電圧信号の上昇に伴って徐々に増加させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は突入電流抑制装置に
関し、特に突入電流の発生を抑制する突入電流抑制装置
に関する。

【０００２】

【従来の技術】電源装置では、脈動分の少ない直流電圧
を生成するために、入力側に容量の大きな平滑用の入力
コンデンサを配置している。入力コンデンサは、初期状
態では電荷は０に近いため、電源スイッチをＯＮにした
時には大きな充電電流が瞬間的に流れることになる（こ
のような電流を突入電流と呼んでいる）。

【０００３】また、活線挿抜（回線増設や機器保守等の
ために、電源を切断することなく、筐体にパッケージを
挿入して組み込んだり、抜去したりすること）が可能な
パッケージに対しても突入電流の問題は出てくる。

【０００４】例えば、ＤＣ／ＤＣコンバータやＡＣ／Ｄ
Ｃコンバータの電源回路を搭載したパッケージを、電源
が投入されている筐体に挿入したときには、そのパッケ
ージに対して突入電流が流れることになる。

【０００５】過大な突入電流が生じると、電源ラインに
定格電流以上の電流が流れて、回路素子やコネクタに破
損を生じさせるおそれがあるため、電源投入から短時間
は、突入電流を抑制する必要がある。従来の突入電流抑
制回路では、トランジスタのスイッチング機能を用い
て、電源投入時の突入電流のピーク値を抑制していた。

【０００６】

【発明が解決しようとする課題】しかし、従来の突入電
流抑制回路では、トランジスタ素子の特性に依存してい
たため、トランジスタが完全なＯＮ状態となるまでに、
ＤＣ／ＤＣコンバータ等の電源回路が起動・停止を繰り
返してしまうといった現象が発生していた。このため、
電源投入から一定時間が経つまでは安定に動作せず、装
置の信頼性及び品質の低下を引き起こしていた。

【０００７】また、定電流回路を設けて、入力電流を検
出してフィードバック制御を行い、突入電流を抑制する
従来技術（例えば、特許第３１１９２５４号公報）も提
案されているが、電源回路を保護するための保護素子の
動作電流と、設定すべき定電流との関係が考慮されてお
らず、また、電源投入時の突入電流の急峻な立ち上がり
の防止対策が施されていないといった問題があった。

【０００８】本発明はこのような点に鑑みてなされたも
のであり、突入電流抑制に対して安定した制御を行い、
信頼性及び品質の向上を図った突入電流抑制装置を提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すような、過大な突入電流の発
生を抑制する突入電流抑制装置１０において、入力電流
制限値にもとづいて、電源回路２０へ流れる入力電流を
制限する電流制限素子１１と、電流制限素子１１を通じ
て流れる入力電流を検出して電圧信号に変換する電流検
出部１２と、電源投入後の時間経過に比例した傾斜電圧
信号を発生する傾斜電圧信号発生部１３と、電圧信号と
傾斜電圧信号とを比較して、電源投入後の電圧信号が傾
斜電圧信号より大きい期間では、突入電流を抑制するた
めの入力電流制限値を出力し、入力電流制限値は傾斜電
圧信号の上昇に伴って徐々に増加させる入力電流制限部
１４と、を有することを特徴とする突入電流抑制装置１
０が提供される。

【００１０】ここで、電流制限素子１１は、入力電流制
限値にもとづいて、電源回路２０へ流れる入力電流を制
限する。電流検出部１２は、電流制限素子１１を通じて
流れる入力電流を検出して電圧信号に変換する。傾斜電
圧信号発生部１３は、電源投入後の時間経過に比例した
傾斜電圧信号を発生する。入力電流制限部１４は、電圧
信号と傾斜電圧信号とを比較して、電源投入後の電圧信
号が傾斜電圧信号より大きい期間では、突入電流を抑制
するための入力電流制限値を出力し、入力電流制限値は
傾斜電圧信号の上昇に伴って徐々に増加させる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の突入電流抑制装置
の原理図である。突入電流抑制装置１０は、電源回路２
０（以下、ＤＣ／ＤＣコンバータ２０とする）が搭載さ
れた活線挿抜可能なパッケージ１に設けられ、活線挿入
時にＤＣ／ＤＣコンバータ２０に流れこむ突入電流の発
生を抑制する装置である。

【００１２】パッケージ１（本発明の機能を有する通信
装置）は、突入電流抑制装置１０とＤＣ／ＤＣコンバー
タ２０とコネクタＣＮを有しており、コネクタＣＮを介
して、電源Ｖｉｎを有する電源部３に挿入される。ま
た、電源ライン上には、ＤＣ／ＤＣコンバータ２０内部
にある、入力コンデンサＣ０やトランジスタ等の短絡障
害が起きた場合に発生する短絡電流に備えて、ＤＣ／Ｄ
Ｃコンバータ２０を保護するための保護素子Ｆが設けら
れている。

【００１３】電流制限素子１１は、入力電流制限部１４
からの入力電流制限値にもとづいて、ＤＣ／ＤＣコンバ
ータ２０へ流れる入力電流を制限する。なお、電流制限
素子１１は、具体的にはＦＥＴ（Field Effect Transis
tor）である。電流検出部１２は、電流制限素子１１を
通じて流れる入力電流を検出して電圧信号に変換する。

【００１４】傾斜電圧信号発生部１３は、電源投入後
（パッケージ１の活線挿入時、または電源部３とパッケ
ージ１がすでに接続されていて電源ＶｉｎがＯＮした場
合）の時間経過に比例した傾斜電圧信号（または単に傾
斜電圧と呼ぶ）を発生する。

【００１５】入力電流制限部１４は、電流検出部１２で
変換された電圧信号と、傾斜電圧信号発生部１３で発生
した傾斜電圧信号とを比較する。そして、電源投入後の
電圧信号が傾斜電圧信号より大きい期間では、突入電流
が発生する期間として、突入電流を抑制するための入力
電流制限値を出力する。また、入力電流制限値は、傾斜
電圧信号の上昇に伴って徐々に増加させる。

【００１６】なお、図で入力電流をＩｉｎ、傾斜電圧を
Ｖｒ、入力コンデンサＣ０の入力電圧をＶａと符号を付
ける。また、本発明の動作概念を含めて、詳細な回路構
成及び回路動作については後述する。

【００１７】次に従来の突入電流抑制回路の問題点につ
いて説明する。図２は従来の突入電流抑制回路を示す図
である。図は、電源Ｖｉｎを有する電源部３に、コネク
タＣＮを介して、パッケージ１００が挿入されている状
態を示している。

【００１８】パッケージ１００は、突入電流抑制回路１
１０とＤＣ／ＤＣコンバータ１０２を有しており、突入
電流抑制回路１１０は、ＦＥＴのトランジスタＴｒ３、
ツェナーダイオードＤ３、抵抗Ｒ７、コンデンサＣ２で
構成される。

【００１９】ツェナーダイオードＤ３は、トランジスタ
Ｔｒ３のゲート−ソース間電圧（以下、ゲート電圧）に
過電圧が印加されないようにするための保護回路であ
り、抵抗Ｒ７及びコンデンサＣ２は、トランジスタＴｒ
３のゲート電圧を徐々に上昇させるための時定数回路
（ＣＲ回路）になっている。

【００２０】各構成要素の接続関係を記すと、電源Ｖｉ
ｎの＋側と、抵抗Ｒ７の一端と、入力コンデンサＣ０の
一端とが接続する。抵抗Ｒ７の他端と、ツェナーダイオ
ードＤ３のカソードと、コンデンサＣ２の一端と、トラ
ンジスタＴｒ３のゲート端子とが接続し、また、入力コ
ンデンサＣ０の他端は、トランジスタＴｒ３のドレイン
端子と接続する。電源Ｖｉｎの−側と、ツェナーダイオ
ードＤ３のアノードと、コンデンサＣ２の他端と、トラ
ンジスタＴｒ３のソース端子と接続する。

【００２１】図３は突入電流抑制回路１１０の動作を説
明するための図である。グラフＧ１はトランジスタＴｒ
３のゲート電圧Ｖｇｓの波形、グラフＧ２はトランジス
タＴｒ３のドレイン−ソース間電圧Ｖｄｓの波形、グラ
フＧ３は電流Ｉｉｎの波形を示している。横軸はすべて
時間軸である。

【００２２】電源Ｖｉｎを投入すると、グラフＧ１に示
すように、トランジスタＴｒ３のゲート電圧Ｖｇｓは、
徐々に上昇を開始する（ＣＲ回路に流れる電流は、抵抗
Ｒ７で抑えられながら、コンデンサＣ２を充電するた
め）。

【００２３】なお、Ｖｚ３は、ツェナーダイオードＤ３
の保護電圧（ツェナー電圧）を示しており、Ｖｇｓ１
は、トランジスタＴｒ３が突入電流を抑制できるゲート
電圧Ｖｇｓの範囲を示している。

【００２４】ゲート電圧Ｖｇｓが上昇していくと、トラ
ンジスタＴｒ３のドレイン−ソース間の抵抗は、無限大
から数十ｍΩへと徐々に変動する（つまり、トランジス
タＯＦＦの状態からトランジスタＯＮの状態へと移行す
る）。

【００２５】なお、時刻０〜時刻ｔａ１までがトランジ
スタＴｒ３のＯＦＦ期間であり、時刻ｔａ１からトラン
ジスタＴｒ３がＯＮへと移行する（トランジスタＴｒ３
が完全にＯＮとなってドレイン電流が十分流れるために
は、時刻ｔａ１〜時刻ｔａ４の期間を要する。このこと
については図５で後述する）。

【００２６】また、ドレイン−ソース間電圧Ｖｄｓの変
化を見ると、グラフＧ２に示すように、電源Ｖｉｎの投
入時は、トランジスタＴｒ３はＯＦＦであるからドレイ
ン−ソース間には電流（ドレイン電流）は流れていない
ために、ドレイン−ソース間電圧Ｖｄｓは電源電圧Ｖｉ
ｎと同じ値となるが（時刻０〜時刻ｔａ１）、トランジ
スタＴｒ３がＯＮへ移行するにつれて、ドレイン電流が
徐々に流れ始め、ドレイン−ソース間に電圧降下が発生
する（時刻ｔａ１〜時刻ｔａ２）。

【００２７】したがって、グラフＧ３に示すように、ト
ランジスタＴｒ３がＯＮへ移行を開始する時刻ｔａ１以
降から、ＤＣ／ＤＣコンバータ１０２内の入力コンデン
サＣ０には、トランジスタＴｒ３のドレイン−ソース間
の抵抗に制限された電流が０Ａから徐々に上昇するよう
に流れ込むことになるので、入力電流Ｉｉｎを緩やかに
制限することができる（時刻ｔａ１〜時刻ｔａ２）。

【００２８】図４は突入電流の波形を示す図である。縦
軸は電流、横軸は時間である。波形Ｉ０は、抑制制御を
行わなかった場合の突入電流の波形であり、波形Ｉ１
は、抑制制御を行った場合の突入電流の波形（図３のグ
ラフＧ３と同じ）である。

【００２９】図からわかるように、波形Ｉ０は、電源投
入時には瞬間的に大きなピーク値をとるが、波形Ｉ１で
は緩やかに上昇して、ピーク値が低く抑えられている。
なお、時刻０〜時刻ｔａ１に流れる波形Ｉ０の電流量
と、時刻ｔａ１〜時刻ｔａ２に流れる波形Ｉ１の電流量
とは等しい（波形Ｉ０の面積＝波形Ｉ１の面積）。

【００３０】図５はＦＥＴのドレイン電流とゲート電圧
の特性を示す図である。縦軸にドレイン電流Ｉｄ、横軸
にドレイン−ソース間電圧Ｖｄｓをとり、この座標上に
ゲート電圧Ｖｇｓをプロットする。

【００３１】図から、ＦＥＴのドレイン電流とゲート電
圧の特性は、あるゲート電圧値以下では、ドレイン電流
Ｉｄがわずかに増加しただけで、ドレイン−ソース間電
圧Ｖｄｓが急上昇することがわかる。

【００３２】図の場合では、ゲート電圧Ｖｇｓ＝２Ｖor
４Ｖのときに、ドレイン電流Ｉｄがわずかに増加しただ
けで、ドレイン−ソース間電圧Ｖｄｓが急上昇している
（∴ドレイン電流が十分流れない）。一方、ゲート電圧
Ｖｇｓ＝５Ｖの場合では、ドレイン−ソース間電圧Ｖｄ
ｓが急上昇せずに、十分なドレイン電流Ｉｄが流れるこ
とが示されている。

【００３３】したがって、ＦＥＴの特性として、ゲート
電圧Ｖｇｓが十分な値にならないと、ドレイン電流は十
分に流すことはできない。つまり、ドレイン−ソース間
の抵抗値は、あるゲート電圧値以下で、無限大から低い
値へ変動していくが（トランジスタＯＦＦからＯＮへ移
行）、ドレイン電流を十分流せるまでの低い抵抗値とな
るには、一定値以上のゲート電圧が必要ということであ
る。

【００３４】このことを図２で示した突入電流抑制回路
１１０の場合で考えると、トランジスタＴｒ３のゲート
電圧Ｖｇｓが十分な値にならないと、トランジスタＴｒ
３のドレイン電流、すなわち、入力電流Ｉｉｎを十分に
流すことができないということがわかる。

【００３５】トランジスタＴｒ３のゲート電圧Ｖｇｓ
は、抵抗Ｒ７、コンデンサＣ２からなるＣＲ回路で制御
されている。図３のグラフＧ１に示すように、電源投入
から短時間でゲート電圧Ｖｇｓは急上昇し、ツェナーダ
イオードＤ３の保護電圧Ｖｚ３に近づくにつれて、ゲー
ト電圧Ｖｇｓの上昇は緩やかになる。

【００３６】これにより、ドレイン−ソース間の抵抗が
制御される時間は、短時間に完了するが、ドレイン電流
を十分に流せるゲート電圧値に達するまでの時間は非常
に長いということになる。

【００３７】図６、図７は従来の突入電流抑制回路１１
０の問題点を示す図である。グラフＧ１１は、トランジ
スタＴｒ３のゲート電圧Ｖｇｓの波形、グラフＧ１２は
トランジスタＴｒ３のドレイン−ソース間電圧Ｖｄｓの
波形、グラフＧ１３は入力コンデンサＣ０（ＤＣ／ＤＣ
コンバータ１０２）の入力電圧Ｖａ、グラフＧ１４は電
流Ｉｉｎの波形を示している。横軸はすべて時間軸であ
る。

【００３８】時刻ｔａ３〜時刻ｔａ４の部分について説
明する。ドレイン電流を十分に流せるゲート電圧値に達
する前に、入力コンデンサＣ０が充電されると、ＤＣ／
ＤＣコンバータ１０２は内部に電流を引き込んで起動す
る（グラフＧ１４）。ところが、トランジスタＴｒ３は
完全なＯＮ状態ではないため（見かけ上のＯＮ状態であ
る）、ゲート電圧Ｖｇｓがドレイン電流を十分流せる電
圧値にはまだなっていない（グラフＧ１１の時刻ｔａ３
〜時刻ｔａ４の期間の電圧では不十分）。

【００３９】トランジスタＴｒ３が完全なＯＮ状態では
なくて電流を十分流せないと、トランジスタＴｒ３自身
が抵抗分となってしまい、ここで電圧降下が生じる。こ
のため、ＤＣ／ＤＣコンバータ１０２の入力電圧が垂下
してしまう（グラフＧ１３）。入力電圧が落ちると、Ｄ
Ｃ／ＤＣコンバータ１０２は停止する。すると、電流が
流れなくなるので、ドレイン−ソース間電圧Ｖｄｓが持
ち上がってしまう（グラフＧ１２）。

【００４０】このようにして、ＤＣ／ＤＣコンバータ１
０２の起動・停止のバタツキ現象が、ゲート電圧Ｖｇｓ
が一定値になる前に、従来の突入電流抑制回路１１０に
は発生してしまう。

【００４１】この問題点を解決するために、ドレイン電
流を十分に流せるゲート電圧値に達するまでの時間を確
保して、ＤＣ／ＤＣコンバータ１０２の起動に遅延時間
を与える対策案が考えられるが、図５で上述したＦＥＴ
のドレイン電流とゲート電圧の特性は、ＦＥＴの型によ
って、または同じ型でも温度変動等によってバラツキを
生じるため（したがって、突入電流の抑制特性にもバラ
ツキが生じる）、この対策案では測定・評価に時間がか
かり、また、常に安定した動作を制御することが困難で
あった。

【００４２】一方、上述の突入電流抑制回路１１０のよ
うに、ＦＥＴのような電流制限素子を入力電流の変化に
対して無制御に動作させるのではなく、定電流回路を設
けて、入力電流を検出してフィードバック制御する従来
技術が提案されている（例えば、特許第３１１９２５４
号公報）。

【００４３】図８は定電流回路による突入電流抑制回路
を示す図である。従来技術では、入力電流をある一定値
以下になるように、定電流回路１１１を含む突入電流抑
制回路１１０ａを図に示す位置に設けている。

【００４４】図９は突入電流抑制回路１１０ａの動作を
説明するための図である。グラフＧ２１は電源Ｖｉｎの
波形、グラフＧ２２は電流Ｉｉｎの波形、グラフＧ２３
は入力電圧Ｖａを示している。横軸はすべて時間軸であ
る。

【００４５】図９のグラフＧ２２に示すように、定電流
回路１１１により、突入電流は一定値に制御されている
（時刻ｔｂ１〜時刻ｔｂ２）。また、定電流回路１１１
の定電流の設定値は、“定電流設定値＝突入電流のピー
ク制限値＞通常のＤＣ／ＤＣコンバータ１０２の動作電
流”とすることで、定電流回路１１１に電流を制限され
ることなく、ＤＣ／ＤＣコンバータ１０２は運転を行う
ことができる。

【００４６】このような、突入電流抑制回路１１０ａで
は、ＦＥＴの特性が変わっても定電流回路１１１によ
り、突入電流抑制特性には悪影響を与えない。また、突
入電流が流れ終わる直後にＤＣ／ＤＣコンバータ１０２
が起動しても、ＤＣ／ＤＣコンバータ１０２が必要とす
る電流を供給することができる。

【００４７】ここで、ＤＣ／ＤＣコンバータ１０２を含
むパッケージには、入力保護のためにヒューズなどの保
護素子が挿入されているのが一般的である。この保護素
子の誤動作を防ぐために“保護素子の動作電流＞突入電
流”の関係が必要である。ところが、上記のような定電
流回路１１１では、図９のグラフＧ２２に示すように電
流の上限が常に制限されてしまうので、ＤＣ／ＤＣコン
バータ１０２の動作中に短絡障害が発生して短絡電流が
生じた場合に、定電流回路１１１により電流が制限され
て、保護素子が作用しない（ヒュ−ズが溶断しない）と
いった問題があった。

【００４８】また、従来技術では、図９のグラフＧ２２
に示すように、電源投入時の突入電流の傾き（＝ｄｉ／
ｄｔ）は急峻に立ち上がる。パッケージの活栓挿入時
に、このような電流の急峻な立ち上りが生じると、電源
配線抵抗による電圧垂下や雑音などが発生するため、筐
体中ですでに動作している他パッケージに悪影響を与え
ることになる。

【００４９】このような問題点を解決するために、本発
明の突入電流抑制装置１０では、入力電流制限値を時間
とともに増加させるように制御を行い、突入電流が流れ
ている期間は“保護素子の動作電流＞入力電流制限値
（＝突入電流のピーク制限値）”となるようにして保護
素子の誤動作を防止する。また、突入電流が流れ終わっ
て、ＤＣ／ＤＣコンバータの動作時には“保護素子の動
作電流＜入力電流制限値”となるようにして、ＤＣ／Ｄ
Ｃコンバータに短絡障害が発生しても保護素子が働くよ
うにする。

【００５０】さらに、本発明では、入力電流制限値を時
間とともに増加させることにより、突入電流も０Ａから
徐々に増加させて、突入電流が急峻に変化することを防
止する。このような制御を行うことで、本発明におい
て、突入電流抑制の信頼性及び品質の向上を図るもので
ある。

【００５１】次に本発明の突入電流抑制装置１０の動作
概念について図１、図１０及び図１１を用いて説明す
る。図１０、図１１は突入電流抑制装置１０の動作を示
す図である。グラフＧ３１は電源Ｖｉｎの波形、グラフ
Ｇ３２は傾斜電圧Ｖｒの波形、グラフＧ３３は電流Ｉｉ
ｎの波形、グラフＧ３４は入力電圧Ｖａの波形を示して
いる。横軸はすべて時間軸である。

【００５２】時刻ｔｃ１〜時刻ｔｃ２に対し、電源Ｖｉ
ｎが投入されると、傾斜電圧信号発生部１３による傾斜
電圧Ｖｒは徐々に上昇する（グラフＧ３２）。この傾斜
電圧Ｖｒの上昇に伴い、入力電流制限値も徐々に上昇
し、入力コンデンサＣ０への充電電流である突入電流
も、傾斜電圧Ｖｒの上昇に比例して徐々に流れ始める
（グラフＧ３３）。また、入力コンデンサＣ０の充電に
伴い、入力コンデンサＣ０の入力電圧Ｖａも徐々に上昇
する（グラフＧ３４）。

【００５３】時刻ｔｃ２以降に対し、入力電圧Ｖａも上
昇してＤＣ／ＤＣコンバータ２０の起動電圧に達する
と、ＤＣ／ＤＣコンバータ２０は動作を開始して動作電
流が流れる。この動作電流は、入力電流制限値よりも低
いため電流制限されることなく、十分にＤＣ／ＤＣコン
バータ２０に供給される（グラフＧ３３）。

【００５４】また、ＤＣ／ＤＣコンバータ２０が動作を
開始したときには、傾斜電圧Ｖｒは十分に上昇してお
り、それにより入力電流制限値も保護素子の動作電流以
上になる（グラフＧ３３）。

【００５５】これにより、ヒューズ等の保護素子が十分
に動作する電流値まで入力電流制限値は上昇しているの
で、万が一、短絡事故などにより短絡電流が流れても電
流が制限されることなく（入力電流制限値は保護素子動
作電流を抑えない）、ヒューズ等の保護素子が作動して
ＤＣ／ＤＣコンバータ２０を保護することが可能であ
る。

【００５６】次に突入電流抑制装置１０の具体的な構成
及び動作について説明する。図１２は第１の実施の形態
の突入電流抑制装置の構成を示す図である。なお、図
中、コネクタＣＮは省略した。まず、突入電流抑制装置
１０−１の内部及び周辺の各構成要素の接続関係を記す
と、電源Ｖｉｎの＋側と、抵抗Ｒ１の一端と、入力コン
デンサＣ０の一端とが接続する。抵抗Ｒ１の他端と、ツ
ェナーダイオードＤ１のカソードと、コンデンサＣ１の
一端と、オペアンプＩＣ１の入力端子（＋）とが接続す
る。

【００５７】オペアンプＩＣ１の入力端子（−）と、抵
抗Ｒ２、Ｒ３の一端と、トランジスタＴｒ１のソース端
子とが接続し、オペアンプＩＣ１の出力端子と、抵抗Ｒ
３の他端と、抵抗Ｒ４、Ｒ５の一端とが接続する。

【００５８】入力コンデンサＣ０の他端と、トランジス
タＴｒ１のドレイン端子が接続し、トランジスタＴｒ１
のゲート端子と、抵抗Ｒ５の他端が接続する。抵抗Ｒ４
の他端と、抵抗Ｒ２の他端と、コンデンサＣ１の他端
と、ツェナーダイオードＤ１のアノードと、保護素子Ｆ
（以下、ヒューズＦ）の一端とが接続する。電源Ｖｉｎ
の−側と、ヒューズＦの他端が接続する。

【００５９】ここで、抵抗Ｒ１、コンデンサＣ１（抵抗
Ｒ１とコンデンサＣ１でＣＲ回路を構成）、ツェナーダ
イオードＤ１は傾斜電圧信号発生部１３に該当し、ツェ
ナーダイオードＤ１は傾斜電圧Ｖｒの上限値を規定して
いる。抵抗Ｒ２は電流検出部１２に該当し（電流検出用
抵抗である）、抵抗Ｒ３、Ｒ４、Ｒ５とオペアンプＩＣ
１は入力電流制御部１４に該当し、ＭＯＳ（Metal Oxid
e Semiconductor）型ＦＥＴのトランジスタＴｒ１は電
流制限素子１１に該当する。

【００６０】図１３、図１４は突入電流抑制装置１０−
１の動作を示す図である。グラフＧ４１は電源Ｖｉｎの
波形、グラフＧ４２は傾斜電圧Ｖｒの波形、グラフＧ４
３は電流Ｉｉｎの波形、グラフＧ４４は入力電圧Ｖａの
波形を示している。横軸はすべて時間軸である。

【００６１】電源Ｖｉｎを投入すると、抵抗Ｒ１は、徐
々にコンデンサＣ１を充電させる。コンデンサＣ１の両
端電圧（＝コンデンサＣ１の充電電圧＝傾斜電圧Ｖｒ）
は徐々に上昇し、オペアンプＩＣ１はトランジスタＴｒ
１をＯＮさせて、ＤＣ／ＤＣコンバータ２０内部の入力
コンデンサＣ０に電流が流れ込む。

【００６２】入力コンデンサＣ０の電流が増加すると、
電流検出抵抗Ｒ２の両端電圧（電圧信号に該当）が上昇
する。コンデンサＣ１の両端電圧を越えるとオペアンプ
ＩＣ１は、トランジスタＴｒ１に対して、入力コンデン
サＣ０へ流れ込む電流を制限させる（時刻ｔｄ１〜時刻
ｔｄ２）。なお、この間にコンデンサＣ１の両端電圧
は、徐々に上昇するので、入力コンデンサＣ０へ流れ込
む電流もこれに追従して上昇を続ける。

【００６３】入力コンデンサＣ０の充電が完了して、Ｄ
Ｃ／ＤＣコンバータ２０が動作すると、ＤＣ／ＤＣコン
バータ２０の動作電流は突入電流のピーク値より下で流
れつづける（時刻ｔｄ２以降）。このとき、コンデンサ
Ｃ１の両端電圧は、ツェナーダイオードＤ１の保護電圧
Ｖｚ１まで上昇を続けており、ＤＣ／ＤＣコンバータ２
０の動作電流、すなわち抵抗Ｒ２の両端電圧よりも大き
な値となり、オペアンプＩＣ１はトランジスタＴｒ１を
完全にＯＮしている。

【００６４】これにより、本発明では、突入電流が完了
した直後にＤＣ／ＤＣコンバータ２０が動作してもトラ
ンジスタＴｒ１が完全にＯＮできていないために、ＤＣ
／ＤＣコンバータ２０の入力電圧を垂下させるといった
不都合を生じさせることはない。

【００６５】また、コンデンサＣ１の両端電圧は、ツェ
ナーダイオードＤ１の保護電圧Ｖｚ１まで上昇するの
で、入力電流制限値は、突入電流ピーク値以上の電流、
すなわち、ヒューズＦの動作電流以上の電流値となり、
このため、ＤＣ／ＤＣコンバータ２０に短絡障害が発生
しても十分にヒューズＦを溶断させるだけの電流を流す
ことができる。

【００６６】図１５は第２の実施の形態の突入電流抑制
装置の構成を示す図である。なお、図中、コネクタＣＮ
は省略した。まず、突入電流抑制装置１０−２の内部及
び周辺の各構成要素の接続関係を記すと、電源Ｖｉｎの
＋側と、ツェナーダイオードＤ２のカソードと、抵抗Ｒ
１の一端と、入力コンデンサＣ０の一端とが接続し、抵
抗Ｒ１の他端と、トランジスタＴｒ２のエミッタ端子が
接続する。

【００６７】ツェナーダイオードＤ２のアノードと、ト
ランジスタＴｒ２のベース端子と、抵抗Ｒ６の一端とが
接続し、ツェナーダイオードＤ１のカソード端子と、ト
ランジスタＴｒ２のコレクタ端子と、コンデンサＣ１の
一端と、オペアンプＩＣ１の入力端子（＋）とが接続す
る。

【００６８】オペアンプＩＣ１の入力端子（−）と、抵
抗Ｒ２、Ｒ３の一端と、トランジスタＴｒ１のソース端
子とが接続し、オペアンプＩＣ１の出力端子と、抵抗Ｒ
３の他端と、抵抗Ｒ４、Ｒ５の一端とが接続する。

【００６９】入力コンデンサＣ０の他端と、トランジス
タＴｒ１のドレイン端子が接続し、トランジスタＴｒ１
のゲート端子と、抵抗Ｒ５の他端が接続する。抵抗Ｒ４
の他端と、抵抗Ｒ２の他端と、コンデンサＣ１の他端
と、ツェナーダイオードＤ１のアノードと、抵抗Ｒ６の
他端と、ヒューズＦの一端とが接続する。電源Ｖｉｎの
−側と、ヒューズＦの他端が接続する。

【００７０】ここで、図１２の回路との相違は、定電流
制御部１５を設けたことである。定電流制御部１５は、
抵抗Ｒ１、Ｒ６、ツェナーダイオードＤ２、ＰＮＰ型の
トランジスタＴｒ２で構成される。また、コンデンサＣ
１、ツェナーダイオードＤ１は傾斜電圧信号発生部１３
に該当し、ツェナーダイオードＤ１は傾斜電圧Ｖｒの上
限値を規定している。抵抗Ｒ２は電流検出部１２に該当
し、抵抗Ｒ３、Ｒ４、Ｒ５とオペアンプＩＣ１は入力電
流制御部１４に該当し、トランジスタＴｒ１は電流制限
素子１１に該当する。

【００７１】ここで、定電流制御部１５の動作を説明す
る。トランジスタＴｒ２のベース電圧をＶＢ、エミッタ
電圧をＶＥ、コレクタ電圧をＶＣ、ベース−エミッタ間
電圧をＶＢＥ、ベース電流をＩＢ、エミッタ電流をＩ
Ｅ、コレクタ電流をＩＣ、直流電流増幅率をｈfeとす
る。

【００７２】定電流制御部１５の動作式は、ＶＢ＝Ｖｚ
２(ツェナー電圧)、ＶＥ＝ＶＢ−ＶＢＥ、ＩＥ＝ＶＥ／
Ｒ１、ＩＥ＝ＩＣ＋ＩＢ、ＩＢ＝ＩＣ／ｈfeとなる。こ
の場合、ｈfeは、非常に大きいのでＩＢはほとんど流れ
ない。このため、ＩＣとＩＥは、ほぼ同じ値になる。

【００７３】また、ＩＥはＶＥとＲ１で決まるが、ＶＥ
はＶＢより約０．６Ｖ低い値であり、ＶＢの値はツェナ
ーダイオードＤ２で決まる。したがって、これらの関係
により、Ｖｚ２、Ｒ１の値を定めれば、コレクタから流
れ出る電流を一定にすることができる。

【００７４】図１６、図１７は突入電流抑制装置１０−
２の動作を示す図である。グラフＧ５１は電源Ｖｉｎの
波形、グラフＧ５２は傾斜電圧Ｖｒの波形、グラフＧ５
３は電流Ｉｉｎの波形、グラフＧ５４は入力コンデンサ
Ｃ０の入力電圧Ｖａの波形を示している。横軸はすべて
時間軸である。

【００７５】第１の実施の形態と異なる点について説明
する。第１の実施の形態では、ＣＲの充電のためにコン
デンサＣ１の充電電圧はツェナーダイオードＤ１の保護
電圧Ｖｚ１の漸近線で上昇するカーブとなるが、第２の
実施の形態では、定電流制御部１５によりコンデンサＣ
１の充電電流は単純な１次関数で上昇する。このため、
第２の実施の形態では、突入電流の時間、突入電流ピー
ク値などの設定計算が容易になる。

【００７６】以上説明したように、本発明の突入電流抑
制装置１０では、入力電流に対してフィードバックを行
い、ＦＥＴの電流制限素子の特性に依存することなく突
入電流制限値を確定できるので、ＤＣ／ＤＣコンバータ
２０に余分な動作遅延回路を付けることなく、突入電流
を抑制することが可能になる。

【００７７】さらに、電源投入時に突入電流を抑制し、
ＤＣ／ＤＣコンバータ２０の通常運転時には、ヒューズ
Ｆが作動するまで入力電流の制限値が増加するので、短
絡事故などによる保護動作も完全に行うことが可能であ
る。

【００７８】なお、上記の説明では、突入電流抑制装置
１０とＤＣ／ＤＣコンバータ２０は、個別な装置として
記載したが、ＤＣ／ＤＣコンバータ２０内部に突入電流
抑制装置１０が含まれる構成にしてもよい。

【００７９】（付記１）突入電流の発生を抑制する突
入電流抑制装置において、入力電流制限値にもとづい
て、電源回路へ流れる入力電流を制限する電流制限素子
と、前記電流制限素子を通じて流れる入力電流を検出し
て電圧信号に変換する電流検出部と、電源投入後の時間
経過に比例した傾斜電圧信号を発生する傾斜電圧信号発
生部と、前記電圧信号と前記傾斜電圧信号とを比較し
て、電源投入後の前記電圧信号が前記傾斜電圧信号より
大きい期間では、前記突入電流を抑制するための前記入
力電流制限値を出力し、前記入力電流制限値は前記傾斜
電圧信号の上昇に伴って徐々に増加させる入力電流制限
部と、を有することを特徴とする突入電流抑制装置。

【００８０】（付記２）前記電源回路に障害が発生し
た際の保護を行う保護素子を有することを特徴とする付
記１記載の突入電流抑制装置。（付記３）前記入力電流制限部は、前記突入電流が流
れる期間では、前記入力電流制限値を突入電流ピーク制
限値とした場合に、保護素子の動作電流＞入力電流制限
値とし、前記電源回路の動作中では、保護素子の動作電
流＜入力電流制限値の関係となるように、前記入力電流
制限値を出力することを特徴とする付記２記載の突入電
流抑制装置。

【００８１】（付記４）前記傾斜電圧信号発生部は、
前記傾斜電圧信号を発生するためのＣＲ回路と、前記傾
斜電圧信号の上限値を規定するツェナーダイオードとを
有し、前記突入電流が発生する期間では、コンデンサの
充電電圧が、前記上限値を漸近線として上昇する曲線と
なるように、前記傾斜電圧信号を発生することを特徴と
する付記１記載の突入電流抑制装置。

【００８２】（付記５）前記傾斜電圧信号発生部は、
コンデンサと、前記コンデンサを一定電流で充電する定
電流制御部と、前記傾斜電圧信号の上限値を規定するツ
ェナーダイオードとを有し、前記突入電流が発生する期
間では、前記コンデンサの充電電圧が、１次関数で上昇
する直線となるように、前記傾斜電圧信号を発生するこ
とを特徴とする付記１記載の突入電流抑制装置。

【００８３】（付記６）活線挿抜可能で、通信制御を
行う通信装置において、電源部と接続するコネクタと、
前記電源部からの電力を受電し、負荷側に必要な電圧に
変換する電源回路と、入力電流制限値にもとづいて、前
記電源回路へ流れる入力電流を制限する電流制限素子
と、前記電流制限素子を通じて流れる入力電流を検出し
て電圧信号に変換する電流検出部と、電源投入後の時間
経過に比例した傾斜電圧信号を発生する傾斜電圧信号発
生部と、前記電圧信号と前記傾斜電圧信号とを比較し
て、電源投入後の前記電圧信号が前記傾斜電圧信号より
大きい期間では、前記突入電流を抑制するための前記入
力電流制限値を出力し、前記入力電流制限値は前記傾斜
電圧信号の上昇に伴って徐々に増加させる入力電流制限
部と、から構成される突入電流抑制部と、を有すること
を特徴とする通信装置。

【００８４】（付記７）前記電源回路に障害が発生し
た際の保護を行う保護素子を有することを特徴とする付
記６記載の通信装置。（付記８）前記入力電流制限部は、前記突入電流が流
れる期間では、前記入力電流制限値を突入電流ピーク制
限値とした場合に、保護素子の動作電流＞入力電流制限
値とし、前記電源回路の動作中では、保護素子の動作電
流＜入力電流制限値の関係となるように、前記入力電流
制限値を出力することを特徴とする付記７記載の通信装
置。

【００８５】（付記９）前記傾斜電圧信号発生部は、
前記傾斜電圧信号を発生するためのＣＲ回路と、前記傾
斜電圧信号の上限値を規定するツェナーダイオードとを
有し、前記突入電流が発生する期間では、コンデンサの
充電電圧が、前記上限値を漸近線として上昇する曲線と
なるように、前記傾斜電圧信号を発生することを特徴と
する付記６記載の通信装置。

【００８６】（付記１０）前記傾斜電圧信号発生部
は、コンデンサと、前記コンデンサを一定電流で充電す
る定電流制御部と、前記傾斜電圧信号の上限値を規定す
るツェナーダイオードとを有し、前記突入電流が発生す
る期間では、前記コンデンサの充電電圧が、１次関数で
上昇する直線となるように、前記傾斜電圧信号を発生す
ることを特徴とする付記６記載の通信装置。

【００８７】

【発明の効果】以上説明したように、本発明の突入電流
抑制装置は、電流制限素子からの入力電流を検出して変
換された電圧信号と、電源投入後の時間経過に比例した
傾斜電圧信号とを比較して、電源投入後の電圧信号が傾
斜電圧信号より大きい期間では、突入電流を抑制するた
めの入力電流制限値を出力する。また、入力電流制限値
は傾斜電圧信号の上昇に伴って徐々に増加させる構成と
した。これにより、常に安定した突入電流の抑制制御を
行うことができるので、信頼性及び品質の向上を図るこ
とが可能になる。

【図面の簡単な説明】

【図１】本発明の突入電流抑制装置の原理図である。

【図２】従来の突入電流抑制回路を示す図である。

【図３】突入電流抑制回路の動作を説明するための図で
ある。

【図４】突入電流の波形を示す図である。

【図５】ＦＥＴのドレイン電流とゲート電圧の特性を示
す図である。

【図６】従来の突入電流抑制回路の問題点を示す図であ
る。

【図７】従来の突入電流抑制回路の問題点を示す図であ
る。

【図８】定電流回路による突入電流抑制回路を示す図で
ある。

【図９】突入電流抑制回路の動作を説明するための図で
ある。

【図１０】突入電流抑制装置の動作を示す図である。

【図１１】突入電流抑制装置の動作を示す図である。

【図１２】第１の実施の形態の突入電流抑制装置の構成
を示す図である。

【図１３】突入電流抑制装置の動作を示す図である。

【図１４】突入電流抑制装置の動作を示す図である。

【図１５】第２の実施の形態の突入電流抑制装置の構成
を示す図である。

【図１６】突入電流抑制装置の動作を示す図である。

【図１７】突入電流抑制装置の動作を示す図である。

【符号の説明】

１パッケージ１０突入電流抑制装置１１電流制限素子１２電流検出部１３傾斜電圧信号発生部１４入力電流制限部２０電源回路Ｃ０入力コンデンサＣＮコネクタＦ保護素子

Claims

【特許請求の範囲】

【請求項１】突入電流の発生を抑制する突入電流抑制
装置において、入力電流制限値にもとづいて、電源回路へ流れる入力電
流を制限する電流制限素子と、前記電流制限素子を通じて流れる入力電流を検出して電
圧信号に変換する電流検出部と、電源投入後の時間経過に比例した傾斜電圧信号を発生す
る傾斜電圧信号発生部と、前記電圧信号と前記傾斜電圧信号とを比較して、電源投
入後の前記電圧信号が前記傾斜電圧信号より大きい期間
では、前記突入電流を抑制するための前記入力電流制限
値を出力し、前記入力電流制限値は前記傾斜電圧信号の
上昇に伴って徐々に増加させる入力電流制限部と、を有することを特徴とする突入電流抑制装置。
【請求項２】前記電源回路に障害が発生した際の保護
を行う保護素子を有することを特徴とする請求項１記載
の突入電流抑制装置。
【請求項３】前記入力電流制限部は、前記突入電流が
流れる期間では、前記入力電流制限値を突入電流ピーク
制限値とした場合に、保護素子の動作電流＞入力電流制
限値とし、前記電源回路の動作中では、保護素子の動作
電流＜入力電流制限値の関係となるように、前記入力電
流制限値を出力することを特徴とする請求項２記載の突
入電流抑制装置。
【請求項４】前記傾斜電圧信号発生部は、前記傾斜電
圧信号を発生するためのＣＲ回路と、前記傾斜電圧信号
の上限値を規定するツェナーダイオードとを有し、前記
突入電流が発生する期間では、コンデンサの充電電圧
が、前記上限値を漸近線として上昇する曲線となるよう
に、前記傾斜電圧信号を発生することを特徴とする請求
項１記載の突入電流抑制装置。
【請求項５】前記傾斜電圧信号発生部は、コンデンサ
と、前記コンデンサを一定電流で充電する定電流制御部
と、前記傾斜電圧信号の上限値を規定するツェナーダイ
オードとを有し、前記突入電流が発生する期間では、前
記コンデンサの充電電圧が、１次関数で上昇する直線と
なるように、前記傾斜電圧信号を発生することを特徴と
する請求項１記載の突入電流抑制装置。