JP7239793B1 - 入力保護装置 - Google Patents

Abstract

本開示の態様によれば、入力保護装置は、電源と負荷との間に介在して前記電源と前記負荷との接続と遮断とを切り替え可能なスイッチ部と、外部から供給される起動信号に応じて前記スイッチ部を制御して前記電源と前記負荷とを接続するスイッチ制御部と、前記電源による入力電圧が所定の電圧閾値以下である場合に前記スイッチ部を制御して前記電源と前記負荷とを遮断する低電圧保護部と、前記負荷に供給される電流を制限値以下に制限する電流制限部と、前記起動信号の受信後に、前記入力電圧が前記電圧閾値以下にならないように前記制限値を時間経過と共に大きくする制限値変更部と、を備える。

Description

本開示は、入力保護装置に関する。

特開平９－５６０５８号公報には、電源投入時に電源から負荷に流れる突入電流を防止する装置が開示される。

より良好な入力保護装置を提供することが望まれる。

本開示の一態様は、電源投入時に電源から負荷に供給される電流を制限する入力保護装置であって、前記電源と前記負荷との間に介在して前記電源と前記負荷との接続と遮断とを切り替え可能なスイッチ部と、外部から供給される起動信号に応じて前記スイッチ部を制御して前記電源と前記負荷とを接続するスイッチ制御部と、前記電源による入力電圧が所定の電圧閾値以下である場合に前記スイッチ部を制御して前記電源と前記負荷とを遮断する低電圧保護部と、前記負荷に供給される電流を制限値以下に制限する電流制限部と、前記起動信号の受信後に、前記入力電圧が前記電圧閾値以下にならないように前記制限値を時間経過と共に大きくする制限値変更部と、を備える。

図１は、電気機器のブロック図である。 図２は、第１実施形態に係る入力保護装置の回路図である。 図３Ａ～図３Ｅの各々は、参考例の各々の値の時間変化を示すタイムチャートである。 図４Ａ～図４Ｈの各々は、第１実施形態に係る入力保護装置の各々の値の時間変化を示すタイムチャートである。 図５は、第２実施形態に係る入力保護装置の回路図である。 図６Ａ～図６Ｈの各々は、第２実施形態に係る入力保護装置の各々の値の時間変化を示すタイムチャートである。

［１ 電気機器１０］
図１は、電気機器１０のブロック図である。電気機器１０（電子機器も含む）は、電源装置１２と、入力保護装置１４と、後段回路（負荷）１６とを有する。入力保護装置１４及び後段回路１６は、例えば単一のプリント基板上に形成される。後段回路１６は、電源装置１２によって供給される電力によって動作する。後段回路１６は、大容量のコンデンサ２０（電解コンデンサ等）を有する。入力保護装置１４は、電源装置１２と後段回路１６との間に介在する。

ここで、本明細書において使用する言葉を、以下のように定義する。
入力電圧ＶＩＮ：電源装置１２から入力保護装置１４に供給される電圧の値。
逆起電力ΔＶＩＮ＿Ｒ：電源装置１２と入力保護装置１４とを接続するケーブルの抵抗によって発生する逆起電力の値。
逆起電力ΔＶＩＮ＿Ｌ：電源装置１２と入力保護装置１４とを接続するケーブルのインダクタンスによって発生する逆起電力の値。
電流Ｉｉｎ：入力保護装置１４から後段回路１６に供給される電流の値。
電流制限値ＩＬＩＭ´：入力保護装置１４に設定される電流Ｉｉｎの制限値（可変値）。
電流制限値ＩＬＩＭ：電流制限値ＩＬＩＭ´の上限値。
充電電圧ＶＩＮ＿ＩＮＴ：後段回路１６のコンデンサ２０の電圧値。
可変抵抗Ｒｓｅｔ´：抵抗設定回路４０（図２）の抵抗値（可変値）。
設定抵抗Ｒｓｅｔ：可変抵抗Ｒｓｅｔ´の下限値。

［２ 入力保護装置１４の構成］
入力保護装置１４は、電源装置１２から後段回路１６に供給される電力に異常がある場合に、電源装置１２と後段回路１６とを遮断して後段回路１６を保護する。入力保護装置１４は、入力保護部２２と、制限値変更部２４とを有する。

入力保護部２２は、スイッチ部２６と、スイッチ制御部２８と、低電圧保護部３０と、電流制限部３２とを有する。スイッチ部２６は、電源装置１２と後段回路１６との間に介在し、電源装置１２と後段回路１６との接続と遮断とを切り替える。スイッチ制御部２８は、外部から供給される起動信号に応じてスイッチ部２６を制御して電源装置１２と後段回路１６とを接続する。低電圧保護部３０は、電源装置１２による入力電圧ＶＩＮが所定の電圧閾値Ｖｔｈ以下である場合にスイッチ部２６を制御して電源装置１２と後段回路１６とを遮断する。すなわち、低電圧保護部３０は、低電圧保護機能を備える。電流制限部３２は、後段回路１６に供給される電流Ｉｉｎを電流制限値ＩＬＩＭ´以下に制限する。すなわち、電流制限部３２は、突入電流抑制機能を備える。

制限値変更部２４は、外部から供給される起動信号の受信後に、電源装置１２による入力電圧ＶＩＮが所定の電圧閾値Ｖｔｈ以下にならないように、電流制限部３２が使用する電流制限値ＩＬＩＭ´を時間の経過に応じて大きくする。制限値変更部２４は、電流制限値ＩＬＩＭ´を時間の経過に応じて大きくすることにより、入力保護装置１４から後段回路１６に供給される電流Ｉｉｎの急激な上昇を抑制する。

［３ 入力保護装置１４の具体例］
［３－１ 第１実施形態］
［構成］
図２は、第１実施形態に係る入力保護装置１４の回路図である。入力保護装置１４は、電子ヒューズ３６と、ＲＣローパスフィルタ回路３８と、抵抗設定回路４０とを有する。電子ヒューズ３６は、図１で示される入力保護部２２に相当する。ＲＣローパスフィルタ回路３８及び抵抗設定回路４０は、図１で示される制限値変更部２４に相当する。

電子ヒューズ３６は、ｅＦＵＳＥとも称される。電子ヒューズ３６は、スイッチ素子４２及び制御回路４４を有する集積回路である。スイッチ素子４２は、例えばＭＯＳＦＥＴである。スイッチ素子４２は、図１で示されるスイッチ部２６に相当する。制御回路４４は、図１で示されるスイッチ制御部２８、低電圧保護部３０、電流制限部３２等の機能を実現するための電子回路を有する。すなわち、制御回路４４は、電圧閾値Ｖｔｈを一定値に設定する。また、制御回路４４は、入力電圧ＶＩＮが電圧閾値Ｖｔｈを下回った場合にスイッチ素子４２を遮断する。また、制御回路４４は、電流Ｉｉｎを電流制限値ＩＬＩＭ´に制限する。また、制御回路４４は、電流制限値ＩＬＩＭ´を可変抵抗Ｒｓｅｔ´に応じて変化させる。

電子ヒューズ３６は、入力端子４６（ＩＮＰＵＴ）と、出力端子４８（ＯＵＴＰＵＴ）と、ＥＮ端子（イネーブル端子）５０と、ＩＬＩＭ端子５２とを有する。入力端子４６と出力端子４８とは、スイッチ素子４２を介して互いに接続される。ＥＮ端子５０とＩＬＩＭ端子５２の各々は、制御回路４４に接続される。入力端子４６は、電源装置１２に接続される。出力端子４８は、後段回路１６に接続される。ＥＮ端子５０は、起動信号を出力する装置（不図示）に接続される。ＩＬＩＭ端子５２は、抵抗設定回路４０に接続される。なお、図示していないが、起動信号を出力する装置としては、電子ヒューズ３６と共に単一のプリント基板上に形成される電圧監視装置、他の電機機器等が挙げられる。電圧監視装置及び他の電機機器等は、入力電圧ＶＩＮが所定の電圧を超えた場合に起動信号を出力する。

ＲＣローパスフィルタ回路３８は、抵抗５４と、コンデンサ５６とを有する。抵抗５４の第１端子は、電子ヒューズ３６に備えられたＥＮ端子５０と、起動信号を出力する装置（不図示）とに接続される。抵抗５４の第２端子は、コンデンサ５６の第１端子と、抵抗設定回路４０に備えられたＦＥＴ６０のゲート端子とに接続される。コンデンサ５６の第２端子は、グラウンドに接続される。ＲＣローパスフィルタ回路３８は、外部から供給される起動信号による電圧を徐々に増加させつつ、抵抗設定回路４０に備えられたＦＥＴ６０のゲート端子にゲート信号として供給する。

抵抗設定回路４０は、固定抵抗５８とＦＥＴ６０とが直列に接続された直列回路を有する。固定抵抗５８の抵抗値は一定である。固定抵抗５８の第１端子は、電子ヒューズ３６のＩＬＩＭ端子５２に接続される。固定抵抗５８の第２端子は、ＦＥＴ６０のドレイン端子に接続される。ＦＥＴ６０は、例えばＭＯＳＦＥＴである。ＦＥＴ６０のドレイン端子は、固定抵抗５８の第２端子に接続される。ＦＥＴ６０のソース端子は、グラウンドに接続される。ＦＥＴ６０のゲート端子は、ＲＣローパスフィルタ回路３８の出力端子（抵抗５４の第２端子及びコンデンサ５６の第１端子）に接続される。

上述したように、ＲＣローパスフィルタ回路３８は、ＦＥＴ６０のゲート端子に供給する電圧を徐々に上昇させる。これにより、ＦＥＴ６０のドレイン－ソース間の抵抗値は徐々に低下する。これにより、抵抗設定回路４０の可変抵抗Ｒｓｅｔ´は徐々に低下する。可変抵抗Ｒｓｅｔ´は、上述したように、抵抗設定回路４０の抵抗値（可変値）である。制御回路４４は、可変抵抗Ｒｓｅｔ´に応じた電流制限値ＩＬＩＭ´を設定するように構成されている。このため、制御回路４４は、可変抵抗Ｒｓｅｔ´の低下に伴い、電流制限値ＩＬＩＭ´を上昇させる。電流制限値ＩＬＩＭ´は、上述したように、入力保護装置１４に設定される電流Ｉｉｎの制限値（可変値）である。電流制限値ＩＬＩＭ´が徐々に上昇すると、電流Ｉｉｎも徐々に上昇する。電流Ｉｉｎは、上述したように、入力保護装置１４から後段回路１６に供給される電流の値である。このように、ＲＣローパスフィルタ回路３８と抵抗設定回路４０とが備えられているため、電流Ｉｉｎを徐々に上昇させることができる。

［第１実施形態と参考例との比較］
入力保護装置１４は、可変抵抗Ｒｓｅｔ´が備えられていることに１つの特徴がある。ここで、可変抵抗Ｒｓｅｔ´が備えられていない場合の入力保護装置１４の動作と、可変抵抗Ｒｓｅｔ´が備えられている場合の入力保護装置１４の動作とを比較する。

［参考例の動作］
可変抵抗Ｒｓｅｔ´が備えられていない場合の入力保護装置１４を参考例とする。図３Ａ～図３Ｅの各々は、参考例による入力保護装置１４の各々の値の時間変化を示すタイムチャートである。図３Ａは、入力電圧ＶＩＮのタイムチャートである。図３Ｂは、逆起電力ΔＶＩＮ＿Ｒのタイムチャートである。図３Ｃは、逆起電力ΔＶＩＮ＿Ｌのタイムチャートである。図３Ｄは、電流Ｉｉｎのタイムチャートである。図３Ｅは、充電電圧ＶＩＮ＿ＩＮＴのタイムチャートである。なお、説明の便宜のために、図３Ａ～図３Ｅはデフォルメされている。

電源が投入されたタイミングｔａ１で、入力電圧ＶＩＮが上昇する。この後、タイミングｔａ２で、電流Ｉｉｎが電流制限値ＩＬＩＭまで急激に上昇する。電流Ｉｉｎの急激な上昇に伴い、電源装置１２と入力保護装置１４との間のケーブルの抵抗によって、大きな逆起電力ΔＶＩＮ＿Ｒが発生する。また、電流Ｉｉｎの急激な上昇に伴い、電源装置１２と入力保護装置１４との間のケーブルのインダクタンスによって、大きな逆起電力ΔＶＩＮ＿Ｌが発生する。これらの逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌによって、入力電圧ＶＩＮは大きく低下する。入力電圧ＶＩＮが電圧閾値Ｖｔｈを下回ると、制御回路４４（低電圧保護部３０）は、スイッチ素子４２をオンからオフに切り換えて、電源装置１２と後段回路１６とを遮断する。

スイッチ素子４２が切り替えられたタイミングｔａ３で、電流Ｉｉｎは急激に低下する。電流Ｉｉｎの急激な低下に伴い、タイミングｔａ２で発生した逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌとは逆方向の逆起電力ΔＶＩＮ＿Ｌが発生する。このような逆方向の逆起電力ΔＶＩＮ＿Ｌによって、入力電圧ＶＩＮは大きく上昇する。逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌが生じていないタイミングにおいては、入力電圧ＶＩＮは、タイミングｔａ１における入力電圧ＶＩＮと同等となる。このような現象は、繰り返し発生する。

後段回路１６のコンデンサ２０は、入力保護装置１４から後段回路１６に電流Ｉｉｎが供給されている間に充電される。すなわち、図３Ｅで示されるように、充電電圧ＶＩＮ＿ＩＮＴは、入力保護装置１４から後段回路１６に電流Ｉｉｎが供給されている間にのみ上昇する。

タイミングｔａ４で、充電電圧ＶＩＮ＿ＩＮＴが入力電圧ＶＩＮと略等しくなる。すると、電流Ｉｉｎが小さくなり、逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌが小さくなる。これらの逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌが小さくなるため、入力電圧ＶＩＮの変動も小さくなる。その結果、入力電圧ＶＩＮが電圧閾値Ｖｔｈを下回らないため、充電電圧ＶＩＮ＿ＩＮＴの起動が完了する。その後、後段回路１６の動作開始による消費電流の増加に伴い、電流Ｉｉｎが増加する。

このように、参考例による入力保護装置１４は、入力電圧ＶＩＮのピークが過度に大きくなる。このため、入力保護装置１４の部品が破損する虞がある。また、参考例による入力保護装置１４は、入力保護装置１４から後段回路１６に断続的に電流Ｉｉｎが供給される。このため、後段回路１６のコンデンサ２０が充電されるまでに長時間を要する。

［第１実施形態に係る入力保護装置１４の動作］
図４Ａ～図４Ｈの各々は、第１実施形態に係る入力保護装置１４の各々の値の時間変化を示すタイムチャートである。図４Ａは、入力電圧ＶＩＮのタイムチャートである。図４Ｂは、逆起電力ΔＶＩＮ＿Ｒのタイムチャートである。図４Ｃは、逆起電力ΔＶＩＮ＿Ｌのタイムチャートである。図４Ｄは、電流Ｉｉｎのタイムチャートである。図４Ｅは、起動信号のタイムチャートである。図４Ｆは、可変抵抗Ｒｓｅｔ´のタイムチャートである。図４Ｇは、電流制限値ＩＬＩＭ´のタイムチャートである。図４Ｈは、充電電圧ＶＩＮ＿ＩＮＴのタイムチャートである。なお、図３Ａ～図３Ｅと同様に、図４Ａ～図４Ｈはデフォルメされている。

電源が投入されたタイミングｔｂ１で、入力電圧ＶＩＮは上昇する。更に、入力電圧ＶＩＮの上昇後のタイミングｔｂ２で、起動信号が供給される。すると、ＲＣローパスフィルタ回路３８の出力電圧はゼロから上昇を始める（不図示）。時間の経過に伴い、ＲＣローパスフィルタ回路３８の出力電圧は徐々に上昇する。ＲＣローパスフィルタ回路３８の出力電圧の上昇の度合いは、時定数（ＲＣ）によって決まる。ＲＣローパスフィルタ回路３８の出力電圧は、ＦＥＴ６０のゲート端子に供給される。これにより、ＦＥＴ６０のドレイン－ソース間の抵抗値が無限大から低下を始める。時間の経過に伴い、ＦＥＴ６０のドレイン－ソース間の抵抗値は徐々に低下する。したがって、図４Ｆで示されるように、可変抵抗Ｒｓｅｔ´が低下を始める。時間の経過に伴い、可変抵抗Ｒｓｅｔ´は徐々に低下する。すると、図４Ｇで示されるように、電流制限値ＩＬＩＭ´は上昇を始める。時間の経過に伴い、電流制限値ＩＬＩＭ´は徐々に上昇する。図４Ｄで示されるように、電流Ｉｉｎは、電流制限値ＩＬＩＭ´の上昇に合わせて徐々に上昇する。電流制限値ＩＬＩＭ´が徐々に上昇するため、電流Ｉｉｎは急激に上昇しない。このため、図４Ｂ及び図４Ｃで示されるように、逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌの大きさは、図３Ｃで示される逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌの大きさよりも小さくなる。このため、入力電圧ＶＩＮの低下も小さくなる。その結果、入力電圧ＶＩＮは、電圧閾値Ｖｔｈを下回らない。

タイミングｔｂ３で、ＦＥＴ６０のドレイン－ソース間の抵抗値は略ゼロになる。図４Ｆで示されるように、可変抵抗Ｒｓｅｔ´は下限値である設定抵抗Ｒｓｅｔと等しくなる。図４Ｇで示されるように、電流制限値ＩＬＩＭ´は上限値である電流制限値ＩＬＩＭになる。図４Ｄで示されるように、電流Ｉｉｎも電流制限値ＩＬＩＭと等しくなる。電流Ｉｉｎの変化がなくなると、逆起電力ΔＶＩＮ＿Ｒ、ΔＶＩＮ＿Ｌが発生しなくなり、入力電圧ＶＩＮの変化はなくなる。

第１実施形態においては、タイミングｔｂ１からタイミングｔｂ３までの間に、電流Ｉｉｎが急激に上昇しない。このため、逆起電力ΔＶＩＮ＿Ｒ及び逆起電力ΔＶＩＮ＿Ｌに起因する入力電圧ＶＩＮの変化は小さくなり、入力電圧ＶＩＮが電圧閾値Ｖｔｈを下回ることがなくなる。したがって、第１実施形態によれば、入力電圧ＶＩＮが過度に大きくなることを防止することができ、その結果、入力保護装置１４の部品が破損する虞がなくなる。

また、第１実施形態においては、入力電圧ＶＩＮが電圧閾値Ｖｔｈを下回ることがないため、制御回路４４（低電圧保護部３０）は、スイッチ素子４２の接続状態を維持する。つまり、後段回路１６のコンデンサ２０が充電されるまで、電源装置１２と後段回路１６との接続状態が維持される。したがって、第１実施形態によれば、後段回路１６のコンデンサ２０を迅速に充電することができる。

［３－２ 第２実施形態］
図５は、第２実施形態に係る入力保護装置１４の回路図である。第２実施形態は、第１実施形態の改良例である。第２実施形態に係る入力保護装置１４の基本的な構成は、第１実施形態に係る入力保護装置１４の構成と同じである。

第１実施形態において、可変抵抗Ｒｓｅｔ´は、無限大から低下を始める。この場合、ノイズ等により電流制限部３２が電流制限値ＩＬＩＭを正確に設定できない場合がある。第２実施形態において、抵抗設定回路４０は、ＦＥＴ６０をバイパスするノイズ防止用抵抗６２を有する。ノイズ防止用抵抗６２の第１端子は、ＦＥＴ６０のソース端子に接続される。ノイズ防止用抵抗６２の第１端子は、ＦＥＴ６０のドレイン端子に接続される。ノイズ防止用抵抗６２の抵抗値Ｒｓｅｔ２は、固定抵抗５８の抵抗値Ｒｓｅｔ１よりも大きい。

図６Ａ～図６Ｈの各々は、第２実施形態に係る入力保護装置１４の各々の値の時間変化を示すタイムチャートである。図６Ａ～図６Ｅ及び図６Ｈは、図４Ａ～図４Ｅ及び図４Ｈと同じである。図６Ｆは、可変抵抗Ｒｓｅｔ´のタイムチャートである。図６Ｇは、電流制限値ＩＬＩＭ´のタイムチャートである。

図６Ｆで示されるように、可変抵抗Ｒｓｅｔ´の上限値は、抵抗値Ｒｓｅｔ１と抵抗値Ｒｓｅｔ２との加算値である。このように、ノイズ防止用抵抗６２によってＦＥＴ６０がバイパスされているため、可変抵抗Ｒｓｅｔ´が過度に大きくなることはない。このため、電流制限部３２は、ノイズの影響を受けることなく電流制限値ＩＬＩＭを正確に設定することができる。

［３－３ その他の実施形態］
上記実施形態においては、外部から供給される起動信号が、ＲＣローパスフィルタ回路３８を介して抵抗設定回路４０に備えられたＦＥＴ６０のゲート端子にゲート信号として供給される場合を例に説明したが、これに限定されない。他の出力回路（例えばプロセッサ等）により出力されるゲート信号が、ＦＥＴ６０のゲート端子に供給されてもよい。この場合、他の出力回路は、ゲート信号の大きさを徐々に大きくする。

［４ 付記］
上記実施形態及び変形例に関し、更に以下の付記を開示する。

（付記１）電源投入時に電源（１２）から負荷（１６）に供給される電流（Ｉｉｎ）を制限する入力保護装置（１４）は、前記電源と前記負荷との間に介在して前記電源と前記負荷との接続と遮断とを切り替え可能なスイッチ部（２６）と、外部から供給される起動信号に応じて前記スイッチ部を制御して前記電源と前記負荷とを接続するスイッチ制御部（２８）と、前記電源による入力電圧（ＶＩＮ）が所定の電圧閾値以下である場合に前記スイッチ部を制御して前記電源と前記負荷とを遮断する低電圧保護部（３０）と、前記負荷に供給される電流を制限値（ＩＬＩＭ´）以下に制限する電流制限部（３２）と、前記起動信号の受信後に、前記入力電圧が前記電圧閾値以下にならないように前記制限値を時間経過と共に大きくする制限値変更部（２４）と、を備える。

（付記２）付記１に記載の入力保護装置において、前記スイッチ部、前記スイッチ制御部、前記低電圧保護部及び前記電流制限部は、単一の集積回路（３６）に含まれてもよい。

（付記３）付記２に記載の入力保護装置において、前記制限値変更部は、前記集積回路に接続され、予め設定される下限値（Ｒｓｅｔ）まで抵抗値（Ｒｓｅｔ´）を低下可能な抵抗設定回路（４０）を有し、前記制限値は、前記抵抗設定回路の抵抗値に応じて変化してもよい。

（付記４）付記３に記載の入力保護装置において、前記抵抗設定回路は、抵抗値が一定の固定抵抗（５８）とＦＥＴ（６０）とが直列に接続された直列回路を有し、前記制限値変更部は、前記抵抗設定回路の抵抗値を変化させるためのゲート信号を前記ＦＥＴに出力する出力回路を有してもよい。

（付記５）付記４に記載の入力保護装置において、前記出力回路は、前記起動信号を用いて、前記抵抗設定回路の抵抗値を変化させるＲＣローパスフィルタ回路（３８）を更に有してもよい。

（付記６）付記４又は５に記載の入力保護装置において、前記制限値変更部は、前記ＦＥＴのソース端子と前記ＦＥＴのドレイン端子とに接続され、抵抗値が前記固定抵抗よりも大きいノイズ防止用抵抗（６２）を有してもよい。

本開示について詳述したが、本開示は上述した個々の実施形態に限定されるものではない。これらの実施形態は、本開示の要旨を逸脱しない範囲で、又は、特許請求の範囲に記載された内容とその均等物から導き出される本開示の趣旨を逸脱しない範囲で、種々の追加、置き換え、変更、部分的削除等が可能である。また、これらの実施形態は、組み合わせて実施することもできる。例えば、上述した実施形態において、各動作の順序や各処理の順序は、一例として示したものであり、これらに限定されるものではない。また、上述した実施形態の説明に数値又は数式が用いられている場合も同様である。

１２…電源装置（電源） １４…入力保護装置
１６…後段回路（負荷） ２４…制限値変更部
２６…スイッチ部 ２８…スイッチ制御部
３０…低電圧保護部 ３２…電流制限部
３６…電子ヒューズ（集積回路）
３８…ＲＣローパスフィルタ回路 ４０…抵抗設定回路
５８…固定抵抗 ６０…ＦＥＴ
６２…ノイズ防止用抵抗

Claims (6)

1. 電源投入時に電源から負荷に供給される電流を制限する入力保護装置であって、
   前記電源と前記負荷との間に介在して前記電源と前記負荷との接続と遮断とを切り替え可能なスイッチ部と、
   外部から供給される起動信号に応じて前記スイッチ部を制御して前記電源と前記負荷とを接続するスイッチ制御部と、
   前記電源による入力電圧が所定の電圧閾値以下である場合に前記スイッチ部を制御して前記電源と前記負荷とを遮断する低電圧保護部と、
   前記負荷に供給される電流を制限値以下に制限する電流制限部と、
   前記起動信号の受信後に、前記入力電圧が前記電圧閾値以下にならないように前記制限値を時間経過と共に大きくする制限値変更部と、
   を備える、入力保護装置。
2. 請求項１に記載の入力保護装置であって、
   前記スイッチ部、前記スイッチ制御部、前記低電圧保護部及び前記電流制限部は、単一の集積回路に含まれる、入力保護装置。
3. 請求項２に記載の入力保護装置であって、
   前記制限値変更部は、前記集積回路に接続され、予め設定される下限値まで抵抗値を低下可能な抵抗設定回路を有し、
   前記制限値は、前記抵抗設定回路の抵抗値に応じて変化する、入力保護装置。
4. 請求項３に記載の入力保護装置であって、
   前記抵抗設定回路は、抵抗値が一定の固定抵抗とＦＥＴとが直列に接続された直列回路を有し、
   前記制限値変更部は、前記抵抗設定回路の抵抗値を変化させるためのゲート信号を前記ＦＥＴに出力する出力回路を有する、入力保護装置。
5. 請求項４に記載の入力保護装置であって、
   前記出力回路は、前記起動信号を用いて、前記抵抗設定回路の抵抗値を変化させるＲＣローパスフィルタ回路を更に有する、入力保護装置。
6. 請求項４又は５に記載の入力保護装置であって、
   前記制限値変更部は、前記ＦＥＴのソース端子と前記ＦＥＴのドレイン端子とに接続され、抵抗値が前記固定抵抗よりも大きいノイズ防止用抵抗を有する、入力保護装置。

Images