JP5133648B2 - 電圧制御形スイッチングデバイスのゲート駆動装置 - Google Patents

Description

この発明は、パワー用ＩＧＢＴまたはＭＯＳＦＥＴなどの電圧制御形スイッチングデバイスのゲート駆動装置に関するものである。

この種の電圧制御形スイッチングデバイスのゲート駆動装置して、定電圧駆動回路を用い、この定電圧駆動回路から電圧制御形スイッチングデバイスのゲートへ定電圧パルス出力を供給し、ゲートを駆動するものが知られていたが、最近では、特許文献１の図８に示すように、定電流駆動回路を用い、この定電流駆動回路から電圧制御形スイッチングデバイスのゲートへ定電流パルス出力を供給し、ゲートを駆動するものも使用されている。特許文献１の段落００２５には、抵抗Ｒ１２、Ｒ１３、スイッチ素子Ｑ１２、Ｑ１３、オペアンプＱ１、Ｑ２により、定電流回路を構成することが説明されている。

特開２００２−９５１５１号公報、とくに図８とその説明

しかし、従来の定電流駆動回路からの定電流パルス出力により電圧制御形スイッチングデバイスのゲートを駆動するものにおいて、定電流パルス出力をオフさせるように制御しても、電圧制御形スイッチングデバイスのストレージ特性や、定電流駆動回路を制御する回路の応答性能などにより、定電流パルス出力が瞬時にオフとならずに、電圧制御形スイッチングデバイスのゲートに電流が流れ続ける可能性がある。また、従来の定電圧駆動回路からの定電圧パルス出力により電圧制御形スイッチングデバイスのゲートを駆動するものにおいて、定電圧パルス出力をオフさせるように制御しても、同様に、定電圧パルス出力が瞬時にオフとならずに、電圧制御形スイッチングデバイスのゲートに電流が流れ続ける可能性がある。

このため、電圧制御形スイッチングデバイスの過電流保護、およびそれを用いた応用回路におけるアーム短絡保護の動作時に、電圧制御形スイッチングデバイスのゲートへの電流、電圧の供給が続き、高速に保護回路を動作させるのが困難であった。特に、過電流などの異常事態は、いつ、どのタイミングで発生するか予測できず、また、負荷電流の増大による過電流だけではなく、負荷の短絡や、アーム短絡などで短時間に急激に電圧制御形スイッチングデバイスの出力電流が増大する恐れのある応用回路では、保護回路の応答速度が低いと、電圧制御形スイッチングデバイスの破壊に至る恐れもある。

この発明は、定電流パルス出力または定電圧パルス出力をオフさせる速度を改善し、異常事態にあって、迅速に保護動作を行なうことのできる電圧制御形スイッチングデバイスのゲート駆動装置を提案するものである。

この発明の第１の観点による電圧制御形スイッチングデバイスのゲート駆動装置は、定電流パルス出力を発生する電流出力バイポーラトランジスタを含む定電流駆動回路を用い、前記定電流パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときにスイッチ出力を発生するスイッチ回路と、前記電流出力バイポーラトランジスタのベースに接続されたオフ制御バイポーラトランジスタを有するオフ制御回路を備え、前記オフ制御バイポーラトランジスタは、前記スイッチ出力に応じて、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的にオフにすることを特徴とする。

また、この発明の第２の観点による電圧制御形スイッチングデバイスのゲート駆動装置は、定電流パルス出力を発生する電流出力バイポーラトランジスタを含む定電流駆動回路を用い、前記定電流パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、ゲート制御回路からの制御信号に基づいて、前記電流出力バイポーラトランジスタのベースに第１抵抗を通じて電流を供給する電流制御回路とを備え、前記スイッチ回路は、前記電流出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記電流制御回路から前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的にオフにすることを特徴とする。

さらに、この発明の第３の観点による電圧制御形スイッチングデバイスのゲート駆動装置は、定電圧パルス出力を発生する電圧出力バイポーラトランジスタを含む定電圧駆動回路を用い、前記定電圧パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、前記電圧出力バイポーラトランジスタのベースに第１抵抗を通じて制御信号を供給するゲート制御回路とを備え、前記スイッチ回路は、前記電圧出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記制御信号に基づき前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電圧出
力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電圧制御バイポーラトランジスタを強制的にオフにすることを特徴とする。

この発明の第１の観点による電圧制御形スイッチングデバイスのゲート駆動装置では、閾値電圧を持った半導体スイッチ素子を有し、電圧制御形スイッチングデバイスの出力電流に応じて大きさが変化する検出電圧が、前記半導体スイッチ素子の閾値電圧を越えたときにスイッチ出力を発生するスイッチ回路と、電流出力バイポーラトランジスタのベースに接続されたオフ制御バイポーラトランジスタを有するオフ制御回路を備え、前記オフ制御バイポーラトランジスタは、前記スイッチ出力に応じて、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的のオフにするので、電流出力バイポーラトランジスタのストレージ特性による遅れは回避できないものの、定電流パルス出力を出力する電流出力バイポーラトランジスタを迅速にオフすることができ、電圧制御形スイッチングデバイスの他の保護回路との強調が容易になる効果がある。

また、この発明の第２の観点による電圧制御形スイッチングデバイスのゲート駆動装置では、閾値電圧を持った半導体スイッチ素子を有し、検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、ゲート制御回路からの制御信号に基づいて、電流出力バイポーラトランジスタのベースに第１抵抗を通じて電流を供給する電流制御回路とを備え、前記スイッチ回路は、前記電流出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記電流制御回路から前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的にオフにするので、電流出力バイポーラトランジスタのストレージ特性による遅れは回避できないものの、定電流パルス出力を出力する電流出力バイポーラトランジスタを迅速にオフすることができ、電圧制御形スイッチングデバイスの他の保護回路との強調が容易になる効果がある。

さらに、この発明の第３の観点による電圧制御形スイッチングデバイスのゲート駆動装置では、閾値電圧を持った半導体スイッチ素子を有し、検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、電圧出力バイポーラトランジスタのベースに第１抵抗を通じて制御信号を供給するゲート制御回路とを備え、前記スイッチ回路は、前記電圧出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記制御信号に基づき前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電圧出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電圧出力バイポーラトランジスタを強制的にオフにするので、電圧出力バイポーラトランジスタのストレージ特性による遅れは回避できないものの、定電圧パルス出力を出力する電圧出力バイポーラトランジスタを迅速にオフすることができ、電圧制御形スイッチングデバイスの他の保護回路との強調が容易になる効果がある。

以下この発明のいくつかの実施の形態について、図面を参照して説明する。

実施の形態１．
図１は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態１を示す電気回路図である。この実施の形態１のゲート駆動装置は、電圧制御形スイッチングデバイス１と、電流検出回路１０と、ゲート制御回路２０と、ゲート駆動回路３０と、オフ制御回路６０と、スイッチ回路７０と、ゲート遮断回路８０を有する。

電圧制御形スイッチングデバイス１は、例えばパワー用ＩＧＢＴであり、ゲートＧとコレクタＣとエミッタＥを有し、さらに、センスエミッタＥｓも有する。コレクタＣとエミッタＥとの間には、保護ダイオード２が接続される。この保護ダイオード２のアノードＡはエミッタＥに、そのカソードＫはコレクタＣにそれぞれ接続される。コレクタＣおよびエミッタＥは、応用回路３に接続される。

エミッタＥは、共通電位ＣＧ、例えばグランド電位に直接接続され、センスエミッタＥｓは、電流検出回路１０を通じて、共通電位ＣＧに接続される。電圧制御形スイッチングデバイス１のエミッタＥに出力電流Ｉｃが流れるときに、センスエミッタＥｓには、出力電流Ｉｃに比例したセンス電流Ｉｓが流れる。電流検出回路１０は、センスエミッタＥｓと共通電位ＣＧとの間に接続された検出抵抗１１を有し、この検出抵抗１１は、その両端に出力電流Ｉｃに比例した大きさの検出電圧ＶＤを発生する。このようにセンスエミッタＥｓを有するＩＧＢＴを用い、センスエミッタＥｓに検出抵抗１１を接続することにより、高速度で、出力電流Ｉｃに応じて大きさが変化する検出電圧ＶＤを検出することができる。

なお、電圧制御形スイッチングデバイス１には、センスエミッタＥｓを持たないＩＧＢＴを用いることもできる。この場合、検出抵抗１１は、エミッタＥに接続され、検出電圧ＶＤを発生するように構成される。また、電圧制御形スイッチングデバイス１には、パワーＭＯＳＦＥＴを使用することもできる。このパワーＭＯＳＦＥＴは、ゲート、ドレイン、ソースを有し、ドレインとソースが応用回路３に接続される。ソースには、検出抵抗１１が接続され、この検出抵抗１１により、出力電流Ｉｃに応じて大きさが変化する検出電圧ＶＤが発生される。

ゲート制御回路２０は、入力端子２１、２２、２３と、出力端子２４、２５、２６と、共通電位端子２７を有する。入力端子２１は制御信号入力端子２８に接続され、この制御信号入力端子２８から制御信号ＣＳが供給される。入力端子２２は、検出抵抗１１のセンスエミッタＥｓ側に接続されており、この入力端子２２には、検出電圧ＶＤが入力される。入力端子２３は、スイッチングデバイス１のゲートＧに接続され、そのゲート電圧Ｖｇが入力される。共通電位端子２７は、共通電位ＣＧに直接接続される。ゲート制御回路２０は、ゲート電圧Ｖｇを監視しながら、制御信号ＣＳに基づいて、出力端子２４、２５、２６のそれぞれに、制御出力信号ＳＡ、ＳＢ、ＳＣを発生し、また、検出電圧ＶＤを監視することにより、スイッチングデバイス１に過電流異常が発生したときには、スイッチングデバイス１が故障しないように、ゲート駆動回路３０を制御する。

ゲート駆動回路３０は、定電流駆動回路４０と、定電圧駆動回路５０を有する。定電流駆動回路４０は、スイッチングデバイス１のゲートＧに定電流パルス出力を供給する。この定電流駆動回路４０は、電流出力トランジスタ４１と、抵抗４２、４３、４４と、制御トランジスタ４５を含み、直流電源端子４６と共通電位ＣＧの間に接続される。直流電源端子４６には、直流電圧＋ＶＤＤ１が供給される。電流出力トランジスタ４１は、例えばＰＮＰ形バイポーラトランジスタＱ１で構成される。このトランジスタＱ１のコレクタＣは、スイッチングデバイス１のゲートＧに直接接続され、ゲートＧに定電流パルス出力を供給する。トランジスタＱ１のエミッタＥは、抵抗４２を通じて直流電源端子４６に接続される。抵抗４３、４４および制御トランジスタ４５は、直流電源端子４６と共通電位ＣＧとの間に直列に接続され、抵抗４３、４４の相互接続点にトランジスタＱ１の制御端子、すなわちベースＢが直接接続される。

なお、電流出力トランジスタ４１は、ＭＯＳＦＥＴ、例えばＰチャネルＭＯＳＦＥＴで構成することもできる。この場合には、ＰチャネルＭＯＳＦＥＴのソースが抵抗４２を通じて直流電源端子４６に接続され、そのドレインがスイッチングデバイス１のゲートＧに接続され、その制御端子、すなわちゲートが抵抗４３、４４の相互接続点に直接接続される。

制御トランジスタ４５は、電流出力トランジスタ４１を制御する。制御トランジスタ４５は、例えばＮチャネルＭＯＳトランジスタＱ２で構成される。このＭＯＳトランジスタＱ２のソースＳは、共通電位ＣＧに直接接続され、そのドレインＤは、抵抗４３、４４を通じて直流電源端子４６に接続され、またそのゲートＧには、ゲート制御回路２０の出力端子２４から制御出力信号ＳＡが供給される。

制御出力信号ＳＡがロウレベルであるときには、制御トランジスタ４５はオフとなり、電流出力トランジスタ４１もオフとなり、定電流パルス出力は供給されない。制御出力信号ＳＡがハイレベルとなったときには、制御トランジスタ４５がオンとなり、電流出力トランジスタ４１にベース電流が流れるので、電流出力トランジスタ４１もオンとなり、定電流パルス出力がスイッチングデバイス１のゲートＧに供給される。

定電圧駆動回路５０は、スイッチングデバイス１のゲートＧに定電圧出力を供給する。定電圧駆動回路５０は、一対のスイッチ素子５１、５２と、一対の抵抗５３、５４を含み、直流電源端子５５と共通電位ＣＧとの間に接続される。一対の抵抗５３、５４の相互接続点は、スイッチングデバイス１のゲートＧに直接接続され、抵抗５３、５４の相互接続点から、スイッチングデバイス１のゲートＧに定電圧出力を供給する。直流電源端子５５には、直流電圧＋ＶＤＤ２が供給される。スイッチ素子５１と抵抗５３は、直流電源端子５５とゲートＧとの間に直列に接続され、スイッチ素子５２と抵抗５４は、ゲートＧと共通電位ＣＧとの間に直列に接続される。スイッチ素子５１、５２は、ＭＯＳＦＥＴまたはバイポーラトランジスタにより構成される。

スイッチ素子５１には、ゲート制御回路２０の出力端子２５から制御出力信号ＳＢが供給され、制御出力信号ＳＢがロウレベルであるときに、スイッチ素子５１はオンとなる。スイッチ素子５２には、ゲート制御回路２０の出力端子２６から制御出力信号ＳＣが供給され、制御出力信号ＳＣがハイレベルであるときに、スイッチ素子５２はオンとなる。制御出力信号ＳＢがハイレベルであるときには、スイッチ素子５１はオフとなり、また、制御出力信号ＳＣがロウレベルであるときには、スイッチ素子５２はオフとなる。定電圧駆動回路５０は、スイッチ素子５１がオンとなり、スイッチ素子５２がオフとなったときに、直流電圧＋ＶＤＤ２から定電圧出力をスイッチングデバイス１のゲートＧに供給する。

オフ制御回路６０は、定電流駆動回路４０の電流出力トランジスタ４１を強制的にオフ状態に制御する。電流出力トランジスタ４１の動作は、制御トランジスタ４５により制御されるが、オフ制御回路６０は、制御トランジスタ４５による制御とは関係なく、電流出力トランジスタ４１の制御端子にオフ制御電圧ＶＯＦＦを供給する。このオフ制御回路６０は、半導体スイッチ素子６１と、抵抗６２、６３を含み、直流電源端子６４に接続される。半導体スイッチ素子６１は、例えばＰＮＰ形バイポーラトランジスタＱ３で構成され、そのコレクタＣは、電流出力トランジスタ４１の制御端子、すなわちトランジスタＱ１のベースＢに直接接続される。抵抗６２、６３は、互いに直列に接続され、スイッチ回路７０と直列に、直流電源端子６４と共通電位ＣＧとの間に接続される。抵抗６２、６３の相互接続点に、トランジスタＱ３のベースＢが直接接続される。なお、電流出力トランジスタ４１がＭＯＳＦＥＴで構成される場合には、トランジスタＱ３のコレクタＣは、その制御端子、すなわちゲートに接続される。直流電源端子６４には、直流電圧＋ＶＤＤ３が供給され、この直流電圧＋ＶＤＤ３は、定電流駆動回路４０の直流電圧＋ＶＤＤ１に等しいか、またはそれよりも高い電圧とされる。すなわち、ＶＤＤ３≧ＶＤＤ１である。

なお、半導体スイッチ素子６１は、ＭＯＳＦＥＴ、例えばＰチャネルＭＯＳＦＥＴで構成することもできる。この場合、ＭＯＤＦＥＴのソースが直流電源端子６４に、またそのドレインが、電流出力トランジスタ４１の制御端子に接続され、そのゲートが抵抗６２、６３の相互接続点に直接接続される。

オフ制御回路６０は、スイッチングデバイス１に過電流異常が発生し、スイッチ回路７０がロウレベルのスイッチ出力ＳＯＬを発生したときに、半導体スイッチ素子６１がオンとなり、オフ制御電圧ＶＯＦＦを発生し、このオフ制御電圧ＶＯＦＦを電流出力トランジスタ４１の制御端子に供給する。ＶＤＤ３≧ＶＤＤ１の関係にあるので、オフ制御電圧ＶＯＦＦは電流出力トランジスタ４１の制御端子に、そのエミッタＥの電位以上の電位を与える。このオフ制御電圧ＶＯＦＦは、電流出力トランジスタ４１を強制的にオフにする電圧である。このオフ制御電圧ＶＯＦＦにより、電流出力トランジスタ４１のベース、エミッタ間の電圧は、ＶＤＤ３＝ＶＤＤ１である場合には０ボルトになり、また、ＶＤＤ３＞ＶＤＤ１の場合にはベースがエミッタよりも電位の高い逆電圧となる。

定電流駆動回路４０の制御トランジスタ４５がオンし、電流出力トランジスタ４１がオンしている状態で、このオフ制御電圧ＶＯＦＦが、電流出力トランジスタ４１の制御端子に与えられると、電流出力トランジスタ４１は強制的にオフとされ、定電流パルス出力が停止される。なお、制御トランジスタ４５がオフし、電流出力トランジスタ４１がオフしている状態で、オフ制御回路６０がオフ制御電圧ＶＯＦＦを発生しても、この状態では、電流出力トランジスタ４１がオフ状態にあるので、定電流駆動回路４０に特別な影響はない。

スイッチ回路７０は、スイッチングデバイス１に過電流異常が発生し、検出電圧ＶＤが閾値電圧ＶＴ１を越えたときに、オフ制御回路６０にロウレベルのスイッチ出力ＳＯＬを供給する。このスイッチ回路７０は、半導体スイッチ素子７１と、抵抗７２を含む。半導体スイッチ素子７１は、例えばＮＰＮ形バイポーラトランジスタＱ４により構成され、そのコレクタＣは、オフ制御回路６０の抵抗６２、６３を通じて、直流電源端子６４に接続される。トランジスタＱ４のエミッタＥは直接共通電位ＣＧに接続され、そのベースＢは抵抗７２を通じて、電流検出回路１０における検出抵抗１１のセンスエミッタＥｓ側に接続される。

半導体スイッチ素子７１は、トランジスタＱ４のベースＢとエミッタＥとの間に閾値電圧ＶＴ１を有し、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングでオンとなり、そのコレクタＣにロウレベルのスイッチ出力ＳＯＬを出力する。検出電圧ＶＤが閾値電圧ＶＴ１以下であるときには、半導体スイッチ素子７１はオフし、オフ制御回路６０の半導体スイッチ素子６１もオフとなるので、オフ制御回路６０はオフ制御電圧ＶＯＦＦを発生せず、定電流駆動回路４０の動作に影響を与えることはない。

なお、半導体スイッチ素子７１は、ＭＯＳＦＥＴ、例えばＮチャネルＭＯＳＦＥＴで構成することもできる。この場合、そのドレインが抵抗６２、６３を通じて、直流電源端子６４に接続され、またそのソースが共通電位ＣＧに接続され、そのゲートが抵抗７２を通じて検出抵抗１１のセンスエミッタＥｓ側に接続される。このＭＯＳＦＥＴでは、そのゲートの閾値電圧が、閾値電圧ＶＴ１となる。

半導体スイッチ素子６１、７１には、高速でターンオン動作を行なうトランジスタＱ３、Ｑ４が使用される。これらのターンオン速度は、２５０ｎｓｅｃ以下、理想的には、１００ｎｓｅｃ以下とすることが望ましい。トランジスタＱ３、Ｑ４は、具体的には、ディスクリートのトランジスタの中で、前記高いターンオン速度を持ったトランジスタを選択し、このディスクリートのトランジスタで構成される。しかし、ＩＣで構成されたトランジスタの中に、前記高いターンオン速度を持ったものがあれば、このトランジスタを用いて構成することもできる。また、半導体スイッチ素子６１については、制御トランジスタ４５がオン状態にあるときに、半導体スイッチ素子６１がオンに駆動されることが想定されるので、コレクタ電流と発熱を考慮して、構成するトランジスタを選択する。

半導体スイッチ素子６１、７１は前述の高いターンオン速度を持つことにより、スイッチングデバイス１に過電流異常が発生した場合、検出電圧ＶＤが閾値電圧ＶＴ１を超えたタイミングで、迅速に電流出力トランジスタ４１をオフすることができる。この電流出力トランジスタ４１のオフ動作の遅れは、トランジスタ４１のストレージ特性による遅れのみとなり、判定の遅れや回路の応答の遅れにより、定電流パルス出力が継続するのを防止することができる。

ゲート遮断回路８０は、保護用半導体スイッチ素子８１と抵抗８２、８３を含む。保護用半導体スイッチ素子８１は、例えばＮＰＮ形バイポーラトランジスタＱ５で構成され、そのコレクタＣは抵抗８２を通じてスイッチングデバイス１のゲートＧに接続され、そのエミッタＥは直接共通電位ＣＧに接続され、そのベースＢは抵抗８３を通じて、電流検出回路１０における検出抵抗１１のセンスエミッタＥｓ側に接続される。この保護用半導体スイッチ素子８１は、トランジスタＱ５のベースＢとエミッタＥとの間に閾値電圧ＶＴ２を有し、スイッチングデバイス１に過電流異常が発生して検出電圧ＶＤが閾値電圧ＶＴ２を越えたときにオンとなり、ゲートＧを共通電位ＣＧに接続する。この保護用半導体スイッチ素子８１のオンにより、スイッチングデバイス１のゲートＧの電位は、抵抗８２を通じて共通電位ＣＧに放電され、低下するように制御される。

なお、閾値電圧ＶＴ２は、半導体スイッチ素子７１の閾値電圧ＶＴ１とほぼ同じか、それよりも少し高い値とされる。閾値電圧ＶＴ２が閾値電圧ＶＴ１より少し高い場合、またはＶＴ２＝ＶＴ１であっても、保護用半導体スイッチ素子８１が、半導体スイッチ素子７１のターンオン速度よりも低い半導体スイッチ素子で構成されると、スイッチングデバイス１に過電圧異常が発生した場合、スイッチ回路７０およびオフ制御回路６０により、電流出力トランジスタ４１にオフ制御電圧ＶＯＦＦが与えられ、定電流パルス出力が停止された後で、ゲート遮断回路８０が動作する。従来のゲート遮断回路は、定電流パルス出力が継続している状態で動作し、このためスイッチングデバイス１に、電流が流れ続ける恐れがあったが、このような問題も解消される。

なお、スイッチ素子８１は、ＭＯＳＦＥＴ、例えばＮチャネルＭＯＳＦＥＴで構成することもできる。この場合、そのドレインが抵抗８２を通じて、スイッチングデバイス１のゲートＧに接続され、またそのソースが共通電位ＣＧに接続され、そのゲートが抵抗８３を通じて検出抵抗１１のセンスエミッタＥｓ側に接続される。このＭＯＳＦＥＴでは、そのゲートの閾値電圧に基づいて、閾値電圧ＶＴ２が与えられる。

さて、図１に示す実施の形態１の動作について説明する。先ず、ゲート駆動回路３０における定電流駆動回路４０と定電圧駆動回路５０の動作について、図２を参照して説明する。図２は、制御信号ＣＳがハイレベルとなった後に、ロウレベルに変化する場合の動作を示す。図２（ａ）は、電圧制御形スイッチングデバイス１のコレクタＣとエミッタＥとの間の電圧Ｖｃｅと、出力電流Ｉｃの変化を示す。図２（ｂ）は、スイッチングデバイス１のゲート電圧Ｖｇの変化を示す。図２（ｃ）は制御信号ＣＳのレベル変化を示し、図２（ｄ）（ｅ）（ｆ）は、それぞれ制御出力信号ＳＡ、ＳＢ、ＳＣのレベル変化を示す。

図２には、制御信号ＣＳがハイレベルとなる制御期間Ｔ１と、制御信号ＣＳがロウレベルとなる制御期間Ｔ２が示される。制御期間Ｔ１の直前には、制御信号ＣＳがロウレベル、制御出力信号ＳＡがロウレベル、制御出力信号ＳＢ、ＳＣがともにハイレベルであり、制御出力信号ＳＢがハイレベルであるため、定電圧駆動回路５０におけるスイッチ素子５１がオフしており、また、制御出力信号ＳＣがハイレベルであるため、スイッチ素子５２がオンしている状態にある。

制御期間Ｔ１は、第１制御区間ＴＡと第２制御区間ＴＢを含み、第１制御区間ＴＡから第２制御区間ＴＢに切換えられる。第１制御区間ＴＡでは、定電流駆動回路４０が動作し、この定電流駆動回路４０から、定電流パルス出力がスイッチングデバイス１のゲートＧに供給される。第２制御区間ＴＢでは、定電圧駆動回路５０から定電圧出力が、スイッチングデバイス１のゲートＧに供給される。定電流駆動回路４０と定電圧駆動回路５０を切換え動作させることにより、安定したゲート駆動が行なわれる。

第１制御区間ＴＡでは、制御出力信号ＳＡ、ＳＢがハイレベル、制御出力信号ＳＣがロウレベルとなる。この状態では、制御出力信号ＳＡがハイレベルであるため、定電流駆動回路４０の制御トランジスタ４５がオンとなり、電流出力トランジスタ４１もオンとなって、定電流駆動回路４０が動作し、この定電流駆動回路４０から定電流パルス出力がゲートＧに供給される。この定電流パルス出力により、ゲートＧのゲート電圧Ｖｇは直線的に上昇し、このゲート電圧Ｖｇが所定値Ｖｔｈ１に達したときに、スイッチングデバイス１はターンオン動作Ｔｏｎを開始する。このターンオン動作Ｔｏｎでは、出力電流Ｉｃが増加し、電圧Ｖｃｅが低下する。ターンオン動作Ｔｏｎが完了した後、スイッチングデバイス１はオン状態ＯＮとなる。

ゲート制御回路２０は、入力端子２３に入力されるゲート電圧Ｖｇを監視し、このゲート電圧Ｖｇが所定値Ｖｇ１に達したときに、第１制御区間ＴＡから第２制御区間ＴＢへの切換動作を行なう。第２制御区間ＴＢでは、制御出力信号ＳＡ、ＳＢ、ＳＣのすべてがロウレベルになる。この第２制御区間ＴＢでは、制御出力信号ＳＡがロウレベルとなるため、定電流駆動回路４０の制御トランジスタ４５がオフとなり、電流出力トランジスタ４１もオフとなって、定電流パルス出力は停止する。第２制御区間ＴＢでは、制御出力信号ＳＢ、ＳＣがともにロウレベルとなるため、定電圧駆動回路５０におけるスイッチ素子５１がオンとなり、スイッチ素子５２がオフとなる。このため、定電圧駆動回路５０は、直流電圧＋ＶＤＤ２に基づいて定電圧をゲートＧに供給する。

制御期間Ｔ２では、制御信号ＣＳがロウレベルとなり、制御出力信号ＳＡはロウレベル、制御出力信号ＳＢ、ＳＣはともにハイレベルとなる。制御出力信号ＳＡがロウレベルであるため、定電流駆動回路４０は動作しない。また、定電圧駆動回路５０では、制御出力信号ＳＢ、ＳＣがともにハイレベルであるため、スイッチ素子５１はオフ、スイッチ素子５２はオンとなる。このため、定電圧駆動回路５０からの定電圧も停止し、ゲート電圧Ｖｇはスイッチ素子５２と抵抗５４を通じて放電するため、低下する。このゲート電圧Ｖｇの低下に伴ない、スイッチングデバイス１は、オン状態ＯＮからターンオフ動作Ｔｏｆｆの状態を経て、オフ状態ＯＦＦとなる。

さて、ゲート駆動回路３０の動作状態に拘わらず、スイッチングデバイス１に過電流異常が発生し、その出力電流Ｉｃが増大して、検出電圧ＶＤが半導体スイッチ素子７１の閾値ＶＴ１を越えたタイミングで、半導体スイッチ素子７１は、ロウレベルのスイッチ出力ＳＯＬを発生し、オフ制御回路６０の半導体スイッチ素子６１がオフ制御電圧ＶＯＦＦを、定電流駆動回路４０における電流出力トランジスタ４１の制御端子に供給する。第１制御区間ＴＡにあって、定電流駆動回路４０の電流出力トランジスタ４１が定電流パルス出力を発生している状態で、検出電圧ＶＤが閾値ＶＴ１を越えれば、半導体スイッチ素子７１、６１は共に高速のターンオン動作を行ない、電流出力トランジスタ４１は強制的にオフ状態とされる。

第１制御区間ＴＡ以外では、制御トランジスタ４５がオフとなり、電流出力トランジスタ４１もオフ状態にある。この状態でも検出電圧ＶＤが閾値ＶＴ１を越えると、実施の形態１では、半導体スイッチ７１、６１は、同様に高速でターンオン動作を行ない、電流出力トランジスタ４１の制御端子にオフ制御電圧ＶＯＦＦを与えるが、この状態では電流出力トランジスタ４１がオフ状態にあるので、オフ制御電圧ＶＯＦＦは電流出力トランジスタ４１に影響を与えない。第１制御区間ＴＡ以外でスイッチングデバイス１に過電流異常が発生したときには、検出電圧ＶＤが閾値電圧ＶＴ２を越えたタイミングで、ゲート遮断回路８０の保護用半導体スイッチ素子８１がオンとなり、このゲート遮断回路８０により、スイッチングデバイス１の保護が図られる。

スイッチ回路７０およびオフ制御回路６０に加えてゲート遮断回路８０を併用する実施の形態１では、第１制御区間ＴＡにおいて、定電流駆動回路４０が定電流パルス出力を出力している状態では、先ずスイッチ回路７０およびオフ制御回路６０により、電流出力トランジスタ４１を強制的にオフ状態にし、定電流パルス出力を停止した後で、ゲート遮断回路８０を動作させることにより、スイッチングデバイス１を、より高速度で過電流状態から復帰させることができる。

実施の形態２．
図３は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態２を示す電気回路図である。

この実施の形態２は、実施の形態１に対して、スイッチ出力延長回路９０を追加したものである。その他は、実施の形態１と同じに構成される。スイッチ出力延長回路９０は、スイッチ回路７０の半導体スイッチ素子７１と並列に接続される。このスイッチ出力延長回路９０は、コンデンサ９１と抵抗９２を含み、これらを直列接続したもので、コンデンサ９１の一端は半導体スイッチ素子７１を構成するトランジスタＱ４のエミッタＥに、また抵抗９２の一端は、そのコレクタＣにそれぞれ接続される。

コンデンサ９１は、スイッチ回路７０の半導体スイッチ素子７１がオフしている状態において、直流電源端子６４の直流電圧＋ＶＳＳ３により、抵抗６２、６３、９２を通じて充電され、半導体スイッチ素子７１がオンしたときに、抵抗９２および半導体スイッチ素子７１を通じて放電する。半導体スイッチ素子７１がオフ状態に復帰すると、コンデンサ９１は、抵抗６２、６３、９２を通じて、直流電源端子６４から再び充電されるようになり、半導体スイッチ素子７１がオフした後に、所定時間に亘り、ロウレベルのスイッチ出力ＳＯＬを延長する。

このように、コンデンサ９１は、半導体スイッチ素子７１がオフした後まで、ロウレベルのスイッチ出力ＳＯＬを所定時間延長する機能を持ち、電流出力トランジスタ４１を強制的にオフする時間を延長する。このスイッチ出力延長回路９０を設けることにより、定電流駆動回路４０の電流出力トランジスタ４１は、より長い時間に亘り強制的にオフとされるので、一度、スイッチ回路７０によるスイッチングデバイス１の過電流保護が行なわれると、その過電流異常が解消した後でも、所定時間は保護動作を続けることが可能となり、他の保護回路との強調が容易となる。

なお、スイッチ出力延長回路９０には、コンデンサ９１と抵抗９２に代えて、コンデンサと抵抗により動作時間を設定する単安定マルチバイブレータ回路を用いることもでき、この単安定マルチバイブレータ回路をＩＣ化することもできる。

実施の形態３．
図４は、この発明による電圧制御形スイッチングデバイスの実施の形態３を示す電気回路図である。この実施の形態３は、実施の形態１における定電流駆動回路４０を、定電流駆動回路１４０に置き換えたものである。その他は、実施の形態１と同じに構成される。

実施の形態３で使用される定電流駆動回路１４０は、カレントミラー回路１４１と、定電流回路１４２と、定電流制御回路１４３を含む。定電流制御回路１４３に、ゲート制御回路２０の出力端子２４から制御出力信号ＳＡが供給される。カレントミラー回路１４１は、定電流駆動トランジスタ１４１ａと、この定電流駆動トランジスタ１４１ａとほぼ同じ特性を持ち、互いに並列に接続された電流出力トランジスタ群１４１ｂで構成される。定電流駆動トランジスタ１４１ａは、例えばＰＮＰ形バイポーラトランジスタＱ１１で構成され、電流出力トランジスタ群１４１ｂの各トランジスタも、例えば同じＰＮＰ形バイポーラトランジスタＱ１２で構成される。

トランジスタＱ１１のエミッタＥは、直流電圧＋ＶＤＤ１が印加される直流電源端子４６に直接接続され、そのコレクタＣは定電流回路１４２を通じて共通電位ＣＧに接続され、また、そのベースＢに接続される。トランジスタＱ１１の制御端子、すなわちベースＢは、各トランジスタＱ１２の制御端子、すなわちベースＢに共通接続される。各トランジスタＱ１２のエミッタＥは、互いに共通接続され、直流電源端子４６に直接接続される。各トランジスタＱ１２のコレクタＣも互いに共通接続され、スイッチングデバイス１のゲートＧに直接接続される。

定電流回路１４２は、トランジスタＱ１１に流れる定電流値を設定するもので、この定電流値は、定電流制御回路１４３で決定される。この定電流制御回路１４３は、ゲート制御回路２０の制御出力信号ＳＡによって駆動され、制御出力信号ＳＡがハイレベルになったときには、定電流制御回路１４３が駆動され、各トランジスタＱ１２にも、それぞれトランジスタＱ１１と同じ電流が流れるので、トランジスタＱ１１に流れる定電流を、トランジスタＱ１２の数だけ加え合わせた電流値の定電流パルス出力が，スイッチングデバイス１のゲートＧに供給される。

オフ制御回路６０の半導体スイッチ素子６１を構成するトランジスタＱ３のコレクタＣは、トランジスタＱ１１および各トランジスタＱ１２の制御端子、すなわちベースＢに直接接続される。このトランジスタＱ３は、スイッチ回路７０からロウレベルのスイッチ出力ＳＯＬを受けたときに、実施の形態１と同様に、トランジスタＱ１１、Ｑ１２の各ベースＢにオフ制御電圧ＶＯＦＦを与える。このオフ制御電圧ＶＯＦＦは、定電流駆動回路１４０の電流出力トランジスタ群１４１ｂがスイッチングデバイス１のゲートＧに定電流パルス出力を供給している状態で、各トランジスタＱ１１、Ｑ１２を強制的にオフ状態とし、定電流パルス出力を停止する。この実施の形態３でも、実施の形態１と同じ効果が得られる。

実施の形態４．
図５は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態４を示す電気回路図である。この実施の形態４は、実施の形態３に対して、図３に示すスイッチ出力延長回路９０を追加したもである。その他は、実施の形態３と同じに構成される。

実施の形態４のスイッチ出力延長回路９０は、実施の形態２と同じに構成され、それと同じ作用を行なうので、実施の形態２と同じ効果を得ることができる。

実施の形態５．
図６は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態５を示す電気回路図である。この実施の形態５では、実施の形態１における定電流駆動回路４０が定電流駆動回路２４０に置き換えられ、また実施の形態１におけるオフ制御回路６０が削除される。その他は、実施の形態１と同じに構成される。

実施の形態５で使用される定電流駆動回路２４０は、電流出力トランジスタ２４１と、抵抗２４２、２４３、２４４と、定電流制御回路２４５を有し、定電流制御回路２４５には、ゲート制御回路２０の出力端子２４から制御出力信号ＳＡが供給される。電流出力トランジスタ２４１は、例えばＮＰＮ形バイポーラトランジスタＱ１３で構成される。このトランジスタＱ１３のコレクタＣは、直流電源端子４６に直接接続され、そのエミッタＥは、抵抗２４２を通じて、スイッチングデバイス１のゲートＧに接続され、このエミッタＥから定電流パルス出力がゲートＧに供給される。電流出力トランジスタ２４１の制御端子、すなわちトランジスタＱ１３のベースＢは、抵抗２４３、２４４の相互接続点に接続される。

定電流制御回路２４５は、抵抗２４３を通じて電流出力トランジスタ２４１の制御端子、すなわちトランジスタＱ１３のベースＢに接続される。この定電流制御回路２４５は、フィードバック制御を行なう２つの比較回路ＣＯＭ１、ＣＯＭ２を含む。比較回路ＣＯＭ２は、スイッチングデバイス１のゲートＧの電圧Ｖｇと、トランジスタＱ１３のエミッタＥの電圧との差電圧を出力し、また、比較回路ＣＯＭ１は、比較回路ＣＯＭ２から出力される差電圧と、定電流設定値入力との偏差を出力する。定電流制御回路２４５は、制御出力信号ＳＡがハイレベルであるときに動作し、抵抗２４３を通じて、比較回路ＣＯＭ１から出力される偏差を電流出力トランジスタ２４１の制御端子、すなわちトランジスタＱ１３のベースＢに供給し、フィードバック制御を行ないながら、電流出力トランジスタ２４１のエミッタＥから、定電流パルス出力をゲートＧへ供給する。トランジスタＱ１３は、エミッタフォロアとして動作し、定電流パルス出力をゲートＧに供給する。制御出力信号ＳＡがロウレベルであるときには、定電流制御回路２４５は動作せず、定電流パルス出力は停止する。

スイッチ回路７０の半導体スイッチ素子７１を構成するトランジスタＱ４のコレクタＣは、抵抗２４４を通じて、電流出力トランジスタ２４１の制御端子、すなわちトランジスタＱ１３のベースＢに直接接続される。実施の形態５では、制御出力信号ＳＡがハイレベルにあるときに、スイッチ回路７０は、定電流制御回路２４５から抵抗２４３、２４４を通じて給電を受けるが、制御出力信号ＳＡがロウレベルであるときには、スイッチ回路７０には給電されない。

実施の形態５では、制御出力信号ＳＡがハイレベルにあり、電流出力トランジスタ２４１がスイッチングデバイス１のゲートＧに定電流パルス出力を供給している状態において、スイッチングデバイス１に過電流異常が発生し、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、スイッチ回路７０はロウレベルのスイッチ出力ＳＯＬを発生する。このロウレベルのスイッチ出力ＳＯＬにより、抵抗２４３から抵抗２４４および半導体スイッチ素子７１を通じて共通電位ＣＧに至る回路に電流が流れ、抵抗２４３、２４４の相互接続点にオフ制御電圧ＶＯＦＦが発生する。

実施の形態５では、抵抗２４４は、抵抗２４３に比べて充分小さな抵抗値とされ、オフ制御電圧ＶＯＦＦは、スイッチングデバイス１の閾値電圧Ｖｔｈ１以下とされる。この閾値電圧Ｖｔｈ１は、スイッチングデバイス１に定格電流の０．０１％の電流が流れるときのゲート電圧Ｖｇの値とされる。電流出力トランジスタ２４１を構成するトランジスタＱ１３のエミッタＥには、ゲート電圧Ｖｇが印加されており、このゲート電圧Ｖｇは、第１制御区間ＴＡの殆どの期間を通じて、閾値電圧Ｖｔｈ１よりも大きい。したがって、第１制御区間ＴＡの殆どの期間において、オフ制御電圧ＶＯＦＦが発生したタイミングでは、トランジスタＱ１３のベースＢとエミッタＥの間には、ベースＢ側の電圧がエミッタＥ側の電圧よりも小さい逆電圧が印加され、電流出力トランジスタ２４１は強制的にオフ状態とされる。

このように、実施の形態５では、第１制御区間ＴＡにおいて、電流出力トランジスタ２４１が定電流パルス出力を発生している状態で、オフ制御電圧ＶＯＦＦが発生した場合には、電流出力トランジスタ２４１が強制的にオフとされ、定電流パルス出力が停止される。半導体スイッチ素子７１は、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、高いターンオン速度でロウレベルのスイッチ出力ＳＯＬを発生するので、電流出力トランジスタ２４１は迅速に定電流パルス出力を停止し、定電流パルス出力が継続するのを防止する。第２制御区間ＴＢおよび制御期間Ｔ２では、制御出力信号ＳＡがロウレベルとなり、定電流制御回路２４５が動作しないので、スイッチ回路７０への給電も行なわれず、スイッチ回路７０は動作しない。

なお、電流出力トランジスタ２４１は、ＭＯＳＦＥＴ，例えばＮチャネルＭＯＳＦＥＴで構成することもできる。この場合、ＭＯＳＦＥＴのドレインは直流電源端子４６に直接接続され、そのソースは抵抗２４２を通じて、スイッチングデバイス１のゲートＧに接続され、また、その制御端子、すなわちゲートは、抵抗２４３、２４４の相互接続点に直接接続される。

実施の形態６．
図７は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態６を示す電気回路図である。この実施の形態６では、実施の形態１におけるゲート駆動回路３０が、ゲート駆動回路３００に置き換えられ、また、ゲート制御回路２０では、入力端子２３と出力端子２５が削除される。このゲート制御回路２０は、出力端子２４から制御出力信号ＳＡを、また、出力端子２６から制御出力信号ＳＣをそれぞれゲート駆動回路３００に供給するように構成される。その他は、実施の形態１と同じに構成される。

実施の形態６で使用されるゲート駆動回路３００は、定電圧駆動回路３４０と、ゲートオフ回路３５０を有する。定電圧駆動回路３４０は、電圧制御形スイッチングデバイス１のゲートＧに定電圧パルス出力を供給する。ゲートオフ回路３５０は、スイッチングデバイス１のゲートＧを共通電位ＣＧに接続し、スイッチングデバイス１をオフさせる。

定電圧駆動回路３４０は、電圧出力トランジスタ３４１と、抵抗３４２、３４３、３４４と、インバータ回路３４５を含む。電圧出力トランジスタ３４１は、例えばＰチャネルＭＯＳＦＥＴＱ１４で構成される。このＭＯＳＦＥＴＱ１４は、ソースＳとドレインＤとゲートＧを有し、ソースＳは、直流電源端子６４に直接接続され、ドレインＤは、抵抗３４２を通じて、スイッチングデバイス１のゲートＧに接続される。電圧出力トランジスタ３４１の制御端子は、ＭＯＳＦＥＴＱ１３のゲートＧであり、これは抵抗３４３、３４４の相互接続点に直接接続される。

なお、電圧出力トランジスタ３４１は、バイポーラトランジスタ、例えばＰＮＰ形バイポーラトランジスタで構成することもできる。この場合、ＰＮＰ形バイポーラトランジスタのエミッタが直流電源端子６４に直接接続され、そのコレクタが抵抗３４２を通じてスイッチングデバイス１のゲートＧに接続され、そのベースが抵抗３４３、３４４の相互接続点に直接接続される。

抵抗３４３、３４４は直列に接続され、インバータ回路３４５の出力に接続される。インバータ回路３４５は、ロジックＩＣで構成され、その入力には、ゲート制御回路２０の出力端子２４から制御出力信号ＳＡが供給される。インバータ回路３４５は、制御出力信号ＳＡを反転した制御出力信号ＩＳＡを出力する。

ゲートオフ回路３５０は、スイッチ素子３５１と抵抗３５２を含み、スイッチングデバ
イス１のゲートＧと共通電位ＣＧとの間に接続される。スイッチ素子３５１と抵抗３５２は互いに直列に接続される。スイッチ素子３５１は、ＭＯＳＦＥＴまたはバイポーラトランジスタにより構成され、このスイッチ素子３５１には、ゲート制御回路２０の出力端子２６から制御出力信号ＳＣが供給され、この制御出力信号ＳＣがハイレベルであるときにスイッチ素子３５１はオンとなり、また、制御出力信号ＳＣがロウレベルであるときにはスイッチ素子３５１はオフとなる。

オフ制御回路６０は、実施の形態１と同じに構成され、半導体スイッチ素子６１を構成するトランジスタＱ３のコレクタＣは、電圧出力トランジスタ３４１の制御端子、すなわちＭＯＳＦＥＴＱ１４のゲートＧに直接接続され、オフ制御電圧ＶＯＦＦを電圧出力トランジスタ３４１の制御端子に供給する。スイッチ回路７０は、実施の形態１と同じに構成され、スイッチングデバイス１に過電流異常が発生し、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、半導体スイッチ素子７１がオンとなり、ロウレベルのスイッチ出力ＳＯＬを発生し、このスイッチ出力ＳＯＬにより、オフ制御回路６０の半導体スイッチ素子６１がオフ制御電圧ＶＯＦＦを発生する。半導体スイッチ素子６１、７１は、高速のターンオン速度を持ち、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、迅速にオフ制御電圧ＶＯＦＦを発生する。定電圧駆動回路３４０の電圧出力トランジスタ３４１が、スイッチングデバイス１のゲートＧに定電圧パルス出力を供給している状態において、オフ制御電圧ＶＯＦＦは電圧出力トランジスタ３４１を強制的にオフ状態とする。

ゲート遮断回路８０も実施の形態１と同じに構成され、検出電圧ＶＤが閾値電圧ＶＴ２を越えたときに、スイッチングデバイス１のゲートＧを共通電位ＣＧに接続し、ゲートＧのゲート電圧Ｖｇを低下させる。

さて、図７に示す実施の形態６の動作について説明する。先ず、ゲート駆動回路３００における定電圧駆動回路３４０とゲートオフ回路３５０の動作について、図８を参照して説明する。図８は、図２と同様に、制御信号ＣＳがハイレベルとなった後に、ロウレベルに変化する場合の動作を示す。図８（ａ）は、電圧制御形スイッチングデバイス１のコレクタＣとエミッタＥとの間の電圧Ｖｃｅと、出力電流Ｉｃの変化を示す。図８（ｂ）は、スイッチングデバイス１のゲート電圧Ｖｇの変化を示す。図８（ｃ）は制御信号ＣＳのレベル変化を示し、図８（ｄ）（ｅ）は、それぞれ制御出力信号ＳＡ、ＳＣのレベル変化を示す。

図８にも、制御信号ＣＳがハイレベルとなる制御期間Ｔ１と、制御信号ＣＳがロウレベルとなる制御期間Ｔ２が示される。制御期間Ｔ１の直前には、制御信号ＣＳがロウレベル、制御出力信号ＳＡがロウレベル、制御出力信号ＳＣがハイレベルであり、制御出力信号ＳＣがハイレベルであるため、スイッチ素子３５１がオンしている状態にある。

制御期間Ｔ１では、定電圧駆動回路３４０が動作し、この定電圧駆動回路３４０から、定電圧パルス出力がスイッチングデバイス１のゲートＧに供給される。制御期間Ｔ１では、制御出力信号ＳＡがハイレベル、制御出力信号ＳＣがロウレベルとなる。この状態では、制御出力信号ＳＡがハイレベルであるため、定電圧駆動回路３４０のインバータ回路３４５から出力される反転された制御出力信号ＩＳＡがロウレベルとなり、電圧出力トランジスタ３４１がオンとなって、定電圧駆動回路３４０が動作し、この定電圧駆動回路３４０から定電圧パルス出力が、スイッチングデバイス１のゲートＧに供給される。この定電圧パルス出力により、スイッチングデバイス１のゲート電圧ＶｇはＣＲ充電波形状に上昇し、このゲート電圧Ｖｇが閾値電圧Ｖｔｈ１に達したときに、スイッチングデバイス１はターンオン動作Ｔｏｎを開始する。このターンオン動作Ｔｏｎでは、出力電流Ｉｃが増加し、電圧Ｖｃｅが低下する。ターンオン動作Ｔｏｎが完了した後、スイッチングデバイス１はオン状態ＯＮとなる。

制御期間Ｔ２では、制御信号ＣＳがロウレベルとなり、制御出力信号ＳＡがロウレベル、制御出力信号ＳＣがハイレベルとなる。制御出力信号ＳＡがロウレベルであるため、定電圧駆動回路３４０は動作しない。また、ゲートオフ回路３５０では、制御出力信号ＳＣがハイレベルであるため、スイッチ素子３５１はオンとなる。このため、ゲート電圧Ｖｇはスイッチ素子３５１と抵抗３５２を通じて放電するため、低下する。このゲート電圧Ｖｇの低下に伴ない、スイッチングデバイス１は、オン状態ＯＮからターンオフ動作Ｔｏｆｆの状態を経て、オフ状態ＯＦＦとなる。

さて、ゲート駆動回路３００の動作状態に拘わらず、スイッチングデバイス１に過電流異常が発生し、その出力電流Ｉｃが増大して、検出電圧ＶＤが半導体スイッチ素子７１の閾値ＶＴ１を越えたタイミングで、半導体スイッチ素子７１は、ロウレベルのスイッチ出力ＳＯＬを発生し、オフ制御回路６０の半導体スイッチ素子６１がオフ制御電圧ＶＯＦＦを、定電圧駆動回路３４０における電圧出力トランジスタ３４１の制御端子に供給する。制御期間Ｔ１にあって、定電圧駆動回路３４０の電圧出力トランジスタ３４１が定電圧パルス出力を発生している状態で、検出電圧ＶＤが閾値ＶＴ１を越えれば、半導体スイッチ素子７１、６１は共に高速のターンオン動作を行ない、電圧出力トランジスタ３４１を強制的にオフ状態とする。

制御期間Ｔ２では、電圧出力トランジスタ３４１はオフ状態にある。この状態でも検出電圧ＶＤが閾値ＶＴ１を越えると、実施の形態６では、半導体スイッチ７１、６１は、同様に高速でターンオン動作を行ない、電圧出力トランジスタ３４１の制御端子にオフ制御電圧ＶＯＦＦを与えるが、この状態では電圧出力トランジスタ３４１がオフ状態にあるので、オフ制御電圧ＶＯＦＦは電圧出力トランジスタ３４１に影響を与えない。制御期間Ｔ２でスイッチングデバイス１の過電流異常が発生したときには、検出電圧ＶＤが閾値電圧ＶＴ２を越えたタイミングで、ゲート遮断回路８０の保護用半導体スイッチ素子８１がオンとなり、このゲート遮断回路８０により、スイッチングデバイス１の保護が図られる。

スイッチ回路７０およびオフ制御回路６０に加えてゲート遮断回路８０を併用する実施の形態６では、制御期間Ｔ１において、定電圧駆動回路３４０が定電圧パルス出力を出力している状態では、先ずスイッチ回路７０およびオフ制御回路６０により、電圧出力トランジスタ３４１を強制的にオフ状態にし、定電圧パルス出力を停止した後で、ゲート遮断回路８０を動作させることにより、スイッチングデバイス１を、より高速度で過電流状態から復帰させることができる。

実施の形態７．
図９は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態７を示す電気回路図である。この実施の形態７は、実施の形態６に対して、図３に示すスイッチ出力延長回路９０を追加したものである。その他は、実施の形態６と同じに構成される。実施の形態７のスイッチ出力延長回路９０は、実施の形態２と同じに構成され、それと同じ作用を行なうので、実施の形態２と同じ効果を得ることができる。

実施の形態８．
図１０は、この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態８を示す電気回路図である。この実施の形態８では、実施の形態６における定電圧駆動回路３４０が定電圧駆動回路４４０に置き換えられ、また実施の形態６におけるオフ制御回路６０が削除される。その他は、実施の形態６と同じに構成される。

実施の形態８で使用される定電圧駆動回路４４０は、電圧出力トランジスタ４４１と、抵抗４４２、４４３、４４４を有し、抵抗４４３には、ゲート制御回路２０の出力端子２４から制御出力信号ＳＡが供給される。電圧出力トランジスタ４４１は、例えばＮＰＮ形バイポーラトランジスタＱ１５で構成される。このトランジスタＱ１５のコレクタＣは、直流電源端子４６に直接接続され、そのエミッタＥは、抵抗４４２を通じて、スイッチングデバイス１のゲートＧに接続され、このエミッタＥから定電圧パルス出力がゲートＧに供給される。

電圧出力トランジスタ４４１の制御端子、すなわちトランジスタＱ１５のベースＢは、抵抗４４３、４４４の相互接続点に接続される。トランジスタＱ１５のベースＢには、抵抗４４３を通じて、制御出力信号ＳＡが供給される。定電圧駆動回路４４０は、制御出力信号ＳＡがハイレベルであるときに動作する。制御出力信号ＳＡがハイレベルにあるときには、抵抗４４３を通じて、電圧出力トランジスタ４４１にベース電流が流れ、電圧出力トランジスタ４４１のエミッタＥから、定電圧パルス出力をスイッチングデバイス１のゲートＧに供給する。制御出力信号ＳＡがロウレベルであるときには、定電圧駆動回路４４０は動作せず、定電圧パルス出力は停止する。

スイッチ回路７０の半導体スイッチ素子７１を構成するトランジスタＱ４のコレクタＣは、抵抗４４４を通じて、電圧出力トランジスタ４４１の制御端子、すなわちトランジスタＱ１５のベースＢに接続される。実施の形態８では、制御出力信号ＳＡがハイレベルにあるときに、スイッチ回路７０は、制御出力信号ＳＡから抵抗４４３、４４４を通じて給電を受けるが、制御出力信号ＳＡがロウレベルであるときには、スイッチ回路７０には給電されない。

実施の形態８では、制御出力信号ＳＡがハイレベルにあり、電圧出力トランジスタ４４１がスイッチングデバイス１のゲートＧに定電圧パルス出力を供給している状態において、スイッチングデバイス１に過電流異常が発生し、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、スイッチ回路７０はロウレベルのスイッチ出力ＳＯＬを発生する。このロウレベルのスイッチ出力ＳＯＬにより、抵抗４４３から抵抗４４４および半導体スイッチ素子７１を通じて共通電位ＣＧに至る回路に電流が流れ、抵抗４４３、４４４の相互接続点にオフ制御電圧ＶＯＦＦが発生する。

実施の形態８では、抵抗４４４は、抵抗４４３に比べて充分小さな抵抗値とされ、オフ制御電圧ＶＯＦＦは、スイッチングデバイス１の閾値電圧Ｖｔｈ１以下とされる。この閾値電圧Ｖｔｈ１は、スイッチングデバイス１に定格電流の０．０１％の電流が流れるときのゲート電圧Ｖｇの値とされる。電圧出力トランジスタ４４１を構成するトランジスタＱ１５のエミッタＥには、ゲート電圧Ｖｇが印加されており、このゲート電圧Ｖｇは、期間Ｔ１の殆どの期間を通じて、閾値電圧Ｖｔｈ１よりも大きい。したがって、期間Ｔ１の殆どの期間において、オフ制御電圧ＶＯＦＦが発生したタイミングでは、トランジスタＱ１５のベースＢとエミッタＥの間には、ベースＢ側の電圧がエミッタＥ側の電圧よりも小さい逆電圧が印加され、電圧出力トランジスタ４４１は強制的にオフ状態とされる。

このように、実施の形態８では、制御期間Ｔ１において、電圧出力トランジスタ４４１が定電圧パルス出力を発生している状態で、オフ制御電圧ＶＯＦＦが発生した場合には、電圧出力トランジスタ４４１が強制的にオフとされ、定電圧パルス出力が停止される。半導体スイッチ素子７１は、検出電圧ＶＤが閾値電圧ＶＴ１を越えたタイミングで、高いターンオン速度でロウレベルのスイッチ出力ＳＯＬを発生するので、電圧出力トランジスタ４４１は迅速に定電圧パルス出力を停止し、定電圧パルス出力が継続するのを防止する。制御期間Ｔ２では、制御出力信号ＳＡがロウレベルとなり、スイッチ回路７０への給電も行なわれず、スイッチ回路７０は動作しない。

なお、電圧出力トランジスタ４４１は、ＭＯＳＦＥＴ，例えばＮチャネルＭＯＳＦＥＴで構成することもできる。この場合、ＭＯＳＦＥＴのドレインは直流電源端子４６に直接接続され、そのソースは抵抗４４２を通じて、スイッチングデバイス１にゲートＧに接続され、また、その制御端子、すなわちゲートは、抵抗４４３、４４４の相互接続点に直接接続される。

この発明による電圧制御形スイッチングデバイスのゲート駆動装置は、各種の電圧制御形スイッチングデバイス、例えばＩＧＢＴ、ＭＯＳＦＥＴなどに利用される。

この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態１を示す電気回路図である。 実施の形態１の動作説明用タイミング図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態２を示す電気回路図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態３を示す電気回路図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態４を示す電気回路図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態５を示す電気回路図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態６を示す電気回路図である。 実施の形態６の動作説明用タイミング図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態７を示す電気回路図である。 この発明による電圧制御形スイッチングデバイスのゲート駆動装置の実施の形態８を示す電気回路図である。

符号の説明

１：電圧制御形スイッチングデバイス、１０：電流検出回路、２０：ゲート制御回路、
３０．３００：ゲート駆動回路、４０、１４０、２４０：定電流駆動回路、
４１、１４１ｂ、２４１：電流出力トランジスタ、６０：オフ制御回路、
７０：スイッチ回路、７１：半導体スイッチ素子、８０：ゲート遮断回路、
８１：保護用半導体スイッチ素子、９０：スイッチ出力延長回路、９１：コンデンサ、
３４０、４４０：定電圧駆動回路、３４１、４４１：電圧出力トランジスタ。

Claims (6)

1. 定電流パルス出力を発生する電流出力バイポーラトランジスタを含む定電流駆動回路を用い、前記定電流パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、
   前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、
   閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときにスイッチ出力を発生するスイッチ回路と、
   前記電流出力バイポーラトランジスタのベースに接続されたオフ制御用バイポーラトランジスタを有するオフ制御回路を備え、
   前記オフ制御用バイポーラトランジスタは、前記スイッチ出力に応じて、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的にオフにすることを特徴とする電圧駆動形スイッチングデバイスのゲート駆動装置。
2. 請求項１記載の電圧制御形スイッチングデバイスのゲート駆動装置であって、さらに、コンデンサを含むスイッチ出力延長回路を備え、前記スイッチ出力延長回路は、前記スイッチ回路に接続され、前記スイッチ出力を延長することを特徴とする電圧制御形スイッチングデバイスのゲート駆動装置。
3. 請求項１記載の電圧制御形スイッチングデバイスのゲート駆動装置であって、さらに、前記電圧制御形スイッチングデバイスのゲートに接続されたゲート遮断回路を備え、前記ゲート遮断回路は、閾値電圧を持った保護用半導体スイッチ素子を含み、前記保護用半導体スイッチ素子にも前記検出電圧を供給し、前記検出電圧が前記保護用半導体スイッチ素子の閾値電圧を越えたときに、前記保護用半導体スイッチ素子により、前記電圧制御形スイッチングデバイスのゲートを共通電位に接続することを特徴とする電圧制御形スイッチングデバイスのゲート駆動装置。
4. 定電流パルス出力を発生する電流出力バイポーラトランジスタを含む定電流駆動回路を用い、前記定電流パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、そ
   れを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、
   前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、
   閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、
   ゲート制御回路からの制御信号に基づいて、前記電流出力バイポーラトランジスタのベースに第１抵抗を通じて電流を供給する電流制御回路とを備え、
   前記スイッチ回路は、前記電流出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記電流制御回路から前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電流出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電流出力バイポーラトランジスタを強制的にオフにすることを特徴とする電圧制御形スイッチングデバイスのゲート駆動装置。
5. 定電圧パルス出力を発生する電圧出力バイポーラトランジスタを含む定電圧駆動回路を用い、前記定電圧パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置であって、
   前記電圧制御形スイッチングデバイスの出力電流を検出し、この出力電流に応じて大きさが変化する検出電圧を発生する電流検出回路と、
   閾値電圧を持った半導体スイッチ素子を有し、前記検出電圧が前記半導体スイッチ素子の閾値電圧を越えたときに、スイッチ出力を発生するスイッチ回路と、
   前記電圧出力バイポーラトランジスタのベースに第１抵抗を通じて制御信号を供給するゲート制御回路とを備え、
   前記スイッチ回路は、前記電圧出力バイポーラトランジスタのベースに第２抵抗を通じて接続され、前記スイッチ出力に応じて、前記制御信号に基づき前記第１抵抗と第２抵抗とを通じて電流を流すことにより、前記電圧出力バイポーラトランジスタのベース、エミッタ間に逆電圧を与えるオフ制御電圧を発生し、このオフ制御電圧により、前記電圧出力バイポーラトランジスタを強制的にオフにすることを特徴とする電圧制御形スイッチングデバイスのゲート駆動装置。
6. 請求項４または５記載の電圧制御形スイッチングデバイスのゲート駆動装置であって、さらに、前記電圧制御形スイッチングデバイスのゲートに接続されたゲート遮断回路を備え、前記ゲート遮断回路は、閾値電圧を持った保護用半導体スイッチ素子を含み、前記保護用半導体スイッチ素子にも前記検出電圧を供給し、前記検出電圧が前記保護用半導体スイッチ素子の閾値電圧を越えたときに、前記保護用半導体スイッチ素子により、前記電圧制御形スイッチングデバイスのゲートを共通電位に接続することを特徴とする電圧制御形スイッチングデバイスのゲート駆動装置。

Images