JP4479570B2 - 保護機能付きスイッチング回路および保護回路 - Google Patents

保護機能付きスイッチング回路および保護回路 Download PDF

Info

Publication number
JP4479570B2
JP4479570B2 JP2005110118A JP2005110118A JP4479570B2 JP 4479570 B2 JP4479570 B2 JP 4479570B2 JP 2005110118 A JP2005110118 A JP 2005110118A JP 2005110118 A JP2005110118 A JP 2005110118A JP 4479570 B2 JP4479570 B2 JP 4479570B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
switching element
switching
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005110118A
Other languages
English (en)
Other versions
JP2006295326A (ja
Inventor
英俊 森下
秀夫 山脇
優 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005110118A priority Critical patent/JP4479570B2/ja
Publication of JP2006295326A publication Critical patent/JP2006295326A/ja
Application granted granted Critical
Publication of JP4479570B2 publication Critical patent/JP4479570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は,半導体素子による負荷への電力供給において短絡その他の原因による過電流に対する保護機能を備えたスイッチング回路,およびその保護回路に関する。さらに詳細には,通常時における保護回路の消費電流の低減と,高耐圧の必要な素子数の低減とにより,集積回路に容易に内蔵できるようにした保護機能付きスイッチング回路および保護回路に関するものである。
従来の保護機能付きスイッチング回路の一例として,特許文献1に記載されているモータコントローラを挙げることができる。このモータコントローラは概略,図4に示すように構成されている。このモータコントローラは,多相モータの各相のコイルへの電流供給を,IGBTスイッチ136により行う回路である。この回路では,正常状態では,IGBTスイッチ136のコレクタ−エミッタ間電圧は飽和しており一定である。
負荷の短絡あるいはアーム短絡等の異常事態が発生して過電流状態になると,IGBTスイッチ136のコレクタ−エミッタ間電圧は,飽和状態からプルアウトされて上昇する。特許文献1の技術では,IGBTスイッチ136のコレクタ−エミッタ間電圧が上昇すると,IGBTスイッチ136およびこれとともに使用されている他のすべてのIGBTスイッチを同時にソフトシャットダウンすることとしている。これにより,付加的なスイッチング動作あるいはミラー効果による誤動作(ショートスルー短絡等)を防止しようとしている。
特許文献1のモータコントローラでは,過電流状態の検出のため,3つの抵抗144〜146とダイオード147とを使用している。これにより,抵抗145および146でIGBTスイッチ136のコレクタ−エミッタ間電圧を検出できるようになっている。抵抗144は,抵抗145の端子電圧をIGBTスイッチ136のゲートラインにプルアップして安定化させるものである。この抵抗144の両端電圧でも過電流状態の検出が可能である。
特開2001−8492号公報
しかしながら,前記した従来の技術には次のような問題点があった。まず,過電流状態の検出のための消費電力が大きいことが挙げられる。図4の回路では,IGBTスイッチ136がオンであるときには,抵抗144〜146とダイオード147にも電流が流れるからである。この電流は,検出の高速応答性を維持するためには,ある程度多めに必要である。このため消費電力が大きいのである。
このことはまた,抵抗144〜146が少なからず発熱するのでこれらをICに内蔵しにくいことを意味する。これらがIC外の個別部品として存在していると,部品点数が多く小型化が困難である。また,万一外れたときに全く動作しなくなってしまう。また,ダイオード147は,IGBTスイッチ136と同程度の耐圧を要する。このような高耐圧ダイオードは通常のICには内蔵されない。このため,これを内蔵したICは,標準的なIC製造プロセスでは製造できない。このこともIC化が困難な要因である。
また,図4の回路では,高温時にIGBTスイッチ136の誤動作を起こすことがある。高温では,ダイオード147のリーク電流により抵抗144〜146に電圧が発生する。このため,IGBTスイッチ136がオフ状態であっても,そのゲート電圧が持ち上がり誤オンしてしまうのである。図4において抵抗144を,IGBTスイッチ136のゲートにつなぐ代わりにVB端子につなげば,このような誤オンを防止することができる。しかしその代わりに,ブートストラップ動作に支障を来す。ドライバ回路30中のブートストラップコンデンサの電荷が,抵抗144〜146を通して放電してしまうからである。
本発明は,前記した従来の保護機能付きスイッチング回路が有する問題点を解決するためになされたものである。すなわちその課題とするところは,容易にIC化して小型化でき,消費電流や誤動作要因が少ない保護機能付きスイッチング回路および保護回路を提供することにある。
この課題の解決を目的としてなされた本発明の保護機能付きスイッチング回路は,負荷への電力供給をスイッチングするスイッチング素子と,スイッチング素子を操作する駆動回路と,過電流に対する保護を行う保護回路とを有するものであって,その保護回路は,駆動回路によるスイッチング素子のオン動作によりオンされる第1のトランジスタと,第1のトランジスタの電流経路上に設けられ,通常時には電流を阻止するとともに,スイッチング素子の端子間電圧が所定値以上になると電流を許容する検出素子と,第1のトランジスタにより流れる電流が所定値以上になるとスイッチング素子をシャットダウンさせるシャットダウン回路とを有している。
この保護機能付きスイッチング回路では,負荷への電力供給を,スイッチング素子のスイッチング動作によりコントロールしている。スイッチング素子の操作は,駆動回路が行っている。ここにおいて,駆動回路によりスイッチング素子がオンされると,第1のトランジスタもオン状態とされる。しかし通常時では,その電流経路上の検出素子が電流を阻止している。このため実際には,第1のトランジスタに電流は流れない。すなわち通常時であれば,スイッチング素子から負荷へ流れる電流以外の余計な電流は流れない。このため,第1のトランジスタの電流経路上に抵抗があったとしても,通常時に発熱することがない。よって,その抵抗をICに内蔵することに特段の支障はない。また,第1のトランジスタはMOSトランジスタで構成でき,これのICへの内蔵も容易である。また,通常時には,スイッチング素子のオンオフに関わらず,第1のトランジスタの電流経路に余計な電流が流れないので,誤動作要因がない。
スイッチング素子が過電流状態になると,スイッチング素子の端子間電圧が上昇する。スイッチング素子の端子間電圧が所定値以上になると,検出素子が電流を許容する。これにより第1のトランジスタに電流が流れる。この電流が所定値以上になると,シャットダウン回路がスイッチング素子をシャットダウンさせる。このためスイッチング素子はオフ状態となるので,過電流状態はそれ以上続かない。これにより,過電流からの保護が図られている。
本発明の保護機能付きスイッチング回路はさらに,駆動回路によるスイッチング素子のオン動作に対し所定時間遅延して第1のトランジスタをオンさせる遅延オン手段を有することが望ましい。これにより,スイッチング素子がオンした直後のサージ電圧が検出素子に影響することが防止される。このため,誤って過電流検出することがない。
また,本発明の保護機能付きスイッチング回路は,第1のトランジスタにより流れる電流が所定値以上になるとシャットダウン回路によるシャットダウンを行わせる第2のトランジスタとを有することが望ましい。このようにすると,検出素子により過電流が検出されたときには,第2のトランジスタによりシャットダウン回路のシャットダウン動作が開始されることになる。
また,本発明の保護機能付きスイッチング回路におけるシャットダウン回路は,スイッチング素子をソフトシャットダウンさせるソフトシャットダウン回路であることが望ましい。このようにすると,過電流検出の際にスイッチング素子は緩やかにオフされることになる。これによりサージが防止され,スイッチング素子の破壊が防止されるのである。
本発明の保護機能付きスイッチング回路においては,第1のトランジスタの耐圧が,スイッチング素子の耐圧以上であることが望ましい。
本発明はまた,負荷への電力供給をスイッチングするスイッチング素子の過電流に対する保護を行う保護回路であって,スイッチング素子のオン動作によりオンされる第1のトランジスタと,第1のトランジスタの電流経路上に設けられ,通常時には電流を阻止するとともに,スイッチング素子の端子間電圧が所定値以上になると電流を許容する検出素子と,第1のトランジスタにより流れる電流が所定値以上になるとスイッチング素子をシャットダウンさせるシャットダウン回路とを有するものにも及ぶ。
本発明によれば,容易にIC化して小型化でき,消費電流や誤動作要因が少ない保護機能付きスイッチング回路および保護回路が提供されている。
以下,本発明を具体化した最良の形態について,添付図面を参照しつつ詳細に説明する。本形態は,電動モータへの駆動電流を供給するスイッチング回路である。例えば,車両に搭載され動力源として使用される可搬型モータのコントローラとして使用される回路である。
本形態のスイッチング回路は,図1の回路図に示すように構成されている。このスイッチング回路は,ICチップ50と,IGBTスイッチQ2,Q12を有している。IGBTスイッチQ2,Q12は,高位電圧源Pと低位電圧源Nとの間に直列接続されており,それらの間のノードが出力端子Voutとなっている。IGBTスイッチQ2,Q12のそれぞれに対して並列に,保護ダイオードD1,D11が設けられている。IGBTスイッチQ12のコレクタは,高位電圧源PとICチップ50の端子21とに接続されている。IGBTスイッチQ2,Q12の間のノードは,ICチップ50の端子20に接続されている。IGBTスイッチQ2,Q12は,飽和状態でのコレクタ−エミッタ間電圧が約2.5Vのものである。
このスイッチング回路は,高位側と低位側との2段構成になっている。IGBTスイッチQ12を含めた図1中上半分が高位側であり,IGBTスイッチQ2を含めた図1中下半分が低位側である。ICチップ50内においては,端子20に繋がるアーム中点22が,高位側と低位側との境をなしている。高位側と低位側との両者は同じ構成であるため,以下では主として低位側について説明する。
ICチップ50の内部のうち低位側の部分には,NチャネルMOSトランジスタM1,NPNのトランジスタQ1,抵抗R1〜R4,コンデンサC1,ツェナーダイオードZ1が設けられている。これらの他さらに,駆動回路1,2,ソフトシャットダウン回路3が設けられている。このうち,ツェナーダイオードZ1,抵抗R1〜R3,およびNチャネルMOSトランジスタM1は,アーム中点22と低位電圧源Nとの間に直列接続されている。ツェナーダイオードZ1の向きは,アーム中点22から低位電圧源Nへ向かう電流に対して逆向きである。これより,ツェナーダイオードZ1がツェナー降伏しない限り,NチャネルMOSトランジスタM1が仮にオン状態であってもそこに電流が流れないようになっている。すなわち,NチャネルMOSトランジスタM1に電流が流れるためには,NチャネルMOSトランジスタM1自体がオン状態であり,かつ,ツェナーダイオードZ1がツェナー降伏していることが必要なのである。ツェナーダイオードZ1のツェナー電圧は,6.3Vである。
抵抗R1〜R3のうちNチャネルMOSトランジスタM1より低位側の抵抗R2,R3の間のノードが,トランジスタQ1のベースに接続されている。また,このノードと低位電圧源Nとの間にコンデンサC1が配置されており,抵抗R2,R3とともにフィルタを構成している。トランジスタQ1のコレクタ電圧が,駆動回路2およびソフトシャットダウン回路3に入力されるようになっている。トランジスタQ1のベース−エミッタ間電圧は0.7Vである。
上記のうち,NチャネルMOSトランジスタM1は,IGBTスイッチQ2と同程度もしくはそれ以上の高耐圧の素子である。NチャネルMOSトランジスタM1以外の各素子は,低耐圧(25V程度)のものでよい。 図1に示す本形態のスイッチング回路のうち,ICチップ50の内部の部分に,過電流の検出および保護の機能が内蔵されている。
駆動回路1は,操作信号に基づいてNチャネルMOSトランジスタM1をオンオフ操作する回路である。駆動回路2は,操作信号に基づいてIGBTスイッチQ2をオンオフ操作する回路である。駆動回路1,2は,同一の操作信号に基づいて動作する。ソフトシャットダウン回路3は,オン状態にあるIGBTスイッチQ2を緩やかにオフ状態に移行させるソフトシャットダウン動作を実行する回路である。駆動回路2およびソフトシャットダウン回路3のいずれか一方が,トランジスタQ1の状態により動作するようになっている。すなわち,トランジスタQ1がオフであるときには駆動回路2が動作しソフトシャットダウン回路3は動作しない。トランジスタQ1がオンであるときにはソフトシャットダウン回路3が動作し,駆動回路2は動作しない。
ICチップ50の外部のうち低位側の部分には,IGBTスイッチQ2の他,抵抗R5,R6が設けられている。抵抗R5は,IGBTスイッチQ2のゲートと駆動回路2との間に設けられている。抵抗R6は,IGBTスイッチQ2のゲートとソフトシャットダウン回路3との間に設けられている。ICチップ50の外部にはさらに,各部に必要な動作電圧を印加する副電源4(15V)が設けられている。
高位側にも,上記の低位側と同様の回路が設けられている。すなわちICチップ50の内部に,NチャネルMOSトランジスタM11,トランジスタQ11,抵抗R11〜R14,コンデンサC11,ツェナーダイオードZ11,駆動回路11,12,ソフトシャットダウン回路13が設けられている。ICチップ50の外部に,IGBTスイッチQ12の他に,抵抗R15,R16,副電源14が設けられている。
上記のように構成された本形態のスイッチング回路では,低位側の駆動回路2および駆動回路1は,同一の操作信号に基づいて,IGBTスイッチQ2およびNチャネルMOSトランジスタM1を,基本的には同様にオンオフ操作する。ただし,図2のタイミングチャートに示すように,IGBTスイッチQ2がオンされてからNチャネルMOSトランジスタM1がオンされるまでの間には,タイムラグtがある。つまり,IGBTスイッチQ2がオンされると,タイムラグt(2μs程度)を置いてNチャネルMOSトランジスタM1もオンとなる。高位側においても同様に,IGBTスイッチQ12がオンされると,タイムラグtを置いてNチャネルMOSトランジスタM11もオンとなる。なお通常の動作状況では,IGBTスイッチQ2とIGBTスイッチQ12とが同時にオンされることはない。
上記のように構成された本形態のスイッチング回路の基本動作は,操作信号に基づいて駆動回路2および駆動回路12により,IGBTスイッチQ2およびIGBTスイッチQ12を反復的にオンオフ操作することである。これにより出力端子Voutの電圧が制御され,負荷である電動モータへコイル電流を供給する。かくして電動モータが駆動される。
ここで,低位側のIGBTスイッチQ2は,通常の運転状態でのオン時には,飽和状態にある。飽和状態でのIGBTスイッチQ2のコレクタ−エミッタ間電圧は,約2.5V程度でほぼ一定である。すなわち,通常の運転状態では,ツェナーダイオードZ1から抵抗R2に至る電流経路に,約2.5Vの電圧が掛かる。その向きは,ツェナーダイオードZ1に対して逆向きである。しかしこの程度の逆電圧ではツェナーダイオードZ1はツェナー降伏しない。このため,この電流経路に電流I1が流れることはない。すなわち,通常の運転状態では,駆動回路1によりNチャネルMOSトランジスタM1がオン状態とされるときには必ず,ツェナーダイオードZ1により電流I1が阻止されるのである。
さらに,NチャネルMOSトランジスタM1にドレイン電流I1が流れないことから,トランジスタQ1のベース電圧はローレベルである。このためトランジスタQ1もオフである。よって,抵抗14およびトランジスタQ1の電流経路にも電流I2が流れない。高位側も同様である。よって通常の運転状態では,負荷への供給電流以外の電流はほとんど流れない。このため,ICチップ50内の電力消費はほとんどゼロで,発熱もほとんどない。
なお,上記の通常の運転状態では,低位側のトランジスタQ1がオフであることにより,トランジスタQ1のコレクタ電圧はハイレベルにある。このため,駆動回路2は動作しソフトシャットダウン回路3は動作しない。これにより,駆動回路2によるIGBTスイッチQ2のオンオフ操作がなされるのである。
負荷の地絡やアーム短絡等によりIGBTスイッチQ2,Q12の電流が過大な状態,すなわち過電流状態が発生すると,以下の動作となる。まず,IGBTスイッチQ2が飽和状態から逸脱し,そのコレクタ−エミッタ間電圧が上昇する。IGBTスイッチQ2のコレクタ−エミッタ間電圧が6.3Vを超えると,ツェナーダイオードZ1がツェナー降伏する。これにより,NチャネルMOSトランジスタM1にドレイン電流I1が流れうる状態となる。この状態で,IGBTスイッチQ2のオンに対してタイムラグtだけ遅れて駆動回路1によりNチャネルMOSトランジスタM1がオンされると,実際にドレイン電流I1が流れる。これによりトランジスタQ1のベース電圧が上昇する。
IGBTスイッチQ2のコレクタ−エミッタ間電圧が7V(6.3V+0.7V)を超えると,トランジスタQ1がオンする。このため,トランジスタQ1にエミッタ電流I2が流れる。これにより,トランジスタQ1のコレクタ電圧は低下する。このため,駆動回路2は動作を停止し,代わってソフトシャットダウン回路3が動作を開始する。かくして,IGBTスイッチQ2は緩やかにオフ状態に移行する。なお,IGBTスイッチQ2がオフ状態に移行することにより,NチャネルMOSトランジスタM1のドレイン電流I1およびトランジスタQ1のエミッタ電流I2も停止される。高位側も同様の動作をする。これが,過電流保護動作である。
この過電流保護動作では,ICチップ50内にNチャネルMOSトランジスタM1のドレイン電流I1およびトランジスタQ1のエミッタ電流I2が流れる。しかしその期間は,ツェナーダイオードZ1がブレークダウンしてからソフトシャットダウンが実行されるまでである。これは約10μs程度に過ぎず,ICチップ50の発熱が問題となるほどではない。
上記の過電流保護動作では,種々の誤動作防止措置が講じられている。まず,IGBTスイッチQ2がオンされてからNチャネルMOSトランジスタM1がオンされるまでのタイムラグtである(図2)。これは,IGBTスイッチQ2がオンされた直後のサージ電圧による誤動作を防止するものである。IGBTスイッチQ2とNチャネルMOSトランジスタM1とが同時にオンされると,IGBTスイッチQ2のサージ電圧がまともにNチャネルMOSトランジスタM1に影響してしまう。これを,タイムラグtにより防止しているのである。
また,NチャネルMOSトランジスタM1の低位側の,抵抗R2,R3,およびコンデンサC1によるフィルタも,誤動作防止措置である。このフィルタのため,トランジスタQ1の実際のターンオンは,NチャネルMOSトランジスタM1のドレイン電流I1の立ち上がりよりさらに若干遅延する。これにより,電圧性のスイッチングノイズによる過電流検出の誤動作が防止されている。
また,トランジスタQ1がオンされたときにソフトシャットダウン回路3により行われるIGBTスイッチQ2のシャットダウン動作は,ゲートオフ時のIGBTスイッチQ2のゲートのインピーダンスを高くすることで緩やかにシャットダウンするソフトシャットダウンである。このことは,IGBTスイッチQ2の破壊を防止する措置である。IGBTスイッチQ2を急激にシャットダウンさせると,そのコレクタ電流のdi/dtが大きい。このためサージ電圧が発生してIGBTスイッチQ2の破壊に繋がるからである。むろんこれらのことも,高位側でも同様である。
以上詳細に説明したように本形態のスイッチング回路は,IGBTスイッチQ2,Q12に遅れてオンされるNチャネルMOSトランジスタM1,M11を有している。そして,IGBTスイッチQ2,Q12が飽和状態から脱しているときに限りNチャネルMOSトランジスタM1,M11のドレイン電流I1を許容するツェナーダイオードZ1,Z11を有している。さらに,IGBTスイッチQ2,Q12が飽和状態から脱したときにIGBTスイッチQ2,Q12を緩やかにシャットダウンさせるソフトシャットダウン回路3,13を有している。これにより,電力消費が軽微で,誤動作や素子破壊の可能性も少ない保護機能付きのスイッチング回路が実現されている。
ここで,本形態のスイッチング回路では,IGBTスイッチQ2,Q12のオンオフと連動させてNチャネルMOSトランジスタM1,M11をオンさせることで過電流の検出を行っている。このため,従来技術のようにIGBTスイッチのゲート電圧や副電源を過電流検出に用いることがない。したがって高温時でも,IGBTスイッチQ2,Q12の誤動作やブートストラップ動作への悪影響等がない。
さらに,図1のICチップ50内には,高耐圧のNチャネルMOSトランジスタM1,M11が含まれている。しかしこのことは,本形態のスイッチング回路のIC化に対して何ら障害とはならない。1チップインバータ等で代表される高耐圧の半導体プロセスでは,NチャネルMOSトランジスタは標準的に装備されるからである。レベルシフト回路で必ずMOSトランジスタを要するからである。なお,それ以外の抵抗,ツェナーダイオード,NPNトランジスタ等は,半導体プロセスで使用可能な素子としては一般的である。このため,本形態のスイッチング回路は容易にIC化できるのである。また,過電流検出の部分の抵抗R1〜R4,R11〜R14などがICチップ50に内蔵されていることから,これらの部品の外れを心配する必要がないことも利点である。
図3は,第2の形態のスイッチング回路の構成を示している。図3のスイッチング回路は,図1のスイッチング回路に比して,低位側のツェナーダイオードZ1〜Z3のカソード側の接続先を変更したものである。すなわち,図1のスイッチング回路では,ツェナーダイオードZ1の接続先はアーム中点22であった。これに対し図3のスイッチング回路では3つのツェナーダイオードZ1〜Z3が直列接続されており,その接続先は高位側の副電源14のプラス側とされている。3つのツェナーダイオードZ1〜Z3を直列接続している理由は,副電源14の電圧(15V)が加わっている分を調整して高位側の閾値と合わせるためである。図3の構成でも,図1のスイッチング回路と同様の作用効果が得られる。
前記の実施の形態は単なる例示であり,本発明を何ら拘束するものではない。よって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,トランジスタQ1および抵抗R4の部分を低消費電力型コンパレータで構成することもできる。トランジスタQ11および抵抗R14の部分も同様である。この場合,通常時における過電流検出の消費電力はゼロではない。その一方,トランジスタおよび抵抗による構成と比較して,脱飽和状態閾値の温度特性に優れる。あるいは,抵抗R2と抵抗R3との間のノードの電圧を直接に駆動回路2およびソフトシャットダウン回路3に入力する構成も可能である(高位側も同様)。
また,前記の実施の形態では,過電流検出の閾値をツェナーダイオードZ1,Z11のツェナー電圧のみで行っていた。しかしこれに限らず,ダイオードや抵抗,トランジスタ等を組み合わせることにより任意の閾値とすることは可能である。また,駆動回路1に替えて,駆動回路2からの入力を遅延させて出力する遅延回路でもよい。
第1の形態のスイッチング回路の構成を示す回路図である。 IGBTスイッチとNチャネルMOSトランジスタのオンオフ動作を示すタイミングチャートである。 第2の形態のスイッチング回路の構成を示す回路図である。 従来のスイッチング回路の構成を示すブロック図である。
符号の説明
1,11 駆動回路
2,12 駆動回路
50 ICチップ
M1,M11 NチャネルMOSトランジスタ
Q1,Q11 トランジスタ
Q2,Q12 IGBTスイッチ
Z1,Z11 ツェナーダイオード
3,13 ソフトシャットダウン回路

Claims (4)

  1. 負荷への電力供給をスイッチングするスイッチング素子と,前記スイッチング素子を操作する駆動回路と,過電流に対する保護を行う保護回路とを有する保護機能付きスイッチング回路において,前記保護回路は,
    前記駆動回路による前記スイッチング素子のオン動作によりオンされる第1のトランジスタと,
    前記第1のトランジスタの電流経路上に設けられ,通常時には電流を阻止するとともに,前記スイッチング素子の端子間電圧が所定値以上になると電流を許容する検出素子と, 前記第1のトランジスタにより流れる電流が所定値以上になると前記スイッチング素子をシャットダウンさせるシャットダウン回路とを有することを特徴とする保護機能付きスイッチング回路。
  2. 請求項1に記載の保護機能付きスイッチング回路において,
    前記駆動回路による前記スイッチング素子のオン動作に対し所定時間遅延して前記第1のトランジスタをオンさせる遅延オン手段と,
    前記第1のトランジスタにより流れる電流が所定値以上になると前記シャットダウン回路によるシャットダウンを行わせる第2のトランジスタとを有し,
    前記シャットダウン回路は,前記スイッチング素子をソフトシャットダウンさせるソフトシャットダウン回路であることを特徴とする保護機能付きスイッチング回路。
  3. 請求項1または請求項2に記載の保護機能付きスイッチング回路において,
    前記第1のトランジスタの耐圧が,前記スイッチング素子の耐圧以上であることを特徴とする保護機能付きスイッチング回路。
  4. 負荷への電力供給をスイッチングするスイッチング素子の過電流に対する保護を行う保護回路において,
    スイッチング素子のオン動作によりオンされる第1のトランジスタと,
    前記第1のトランジスタの電流経路上に設けられ,通常時には電流を阻止するとともに,スイッチング素子の端子間電圧が所定値以上になると電流を許容する検出素子と,
    前記第1のトランジスタにより流れる電流が所定値以上になるとスイッチング素子をシャットダウンさせるシャットダウン回路とを有することを特徴とする保護回路。
JP2005110118A 2005-04-06 2005-04-06 保護機能付きスイッチング回路および保護回路 Expired - Fee Related JP4479570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005110118A JP4479570B2 (ja) 2005-04-06 2005-04-06 保護機能付きスイッチング回路および保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005110118A JP4479570B2 (ja) 2005-04-06 2005-04-06 保護機能付きスイッチング回路および保護回路

Publications (2)

Publication Number Publication Date
JP2006295326A JP2006295326A (ja) 2006-10-26
JP4479570B2 true JP4479570B2 (ja) 2010-06-09

Family

ID=37415442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005110118A Expired - Fee Related JP4479570B2 (ja) 2005-04-06 2005-04-06 保護機能付きスイッチング回路および保護回路

Country Status (1)

Country Link
JP (1) JP4479570B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5160320B2 (ja) * 2008-06-27 2013-03-13 新日本無線株式会社 スイッチング駆動回路
DE102011017712A1 (de) 2011-04-28 2012-10-31 Robert Bosch Gmbh Verfahren und Steuereinrichtung zur Schutzzeiteinstellung in einem elektrischen Antriebssystem
JP5865715B2 (ja) * 2012-01-25 2016-02-17 三菱電機株式会社 モータ制御装置
KR102026931B1 (ko) * 2018-07-20 2019-10-01 한국전기연구원 전력 스위치용 단락보호회로
CN109818599B (zh) * 2019-01-03 2020-06-16 北京交通大学 一种电压注入型SiC MOSFET有源驱动电路
CN110474625B (zh) * 2019-07-15 2020-09-25 西安中车永电电气有限公司 用于双管igbt的门极吸收抑制及短路保护电路
WO2021040153A1 (ko) * 2019-08-28 2021-03-04 한국전기연구원 전력 스위치용 단락보호회로
US11606086B2 (en) * 2020-05-08 2023-03-14 Hamilton Sundstrand Corporation Desaturation circuit for MOSFET with high noise immunity and fast detection

Also Published As

Publication number Publication date
JP2006295326A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
US7535283B2 (en) Gate drive circuit, semiconductor module and method for driving switching element
JP4479570B2 (ja) 保護機能付きスイッチング回路および保護回路
JP5383426B2 (ja) 異常検出時急速放電回路
JP6197685B2 (ja) ゲート駆動回路
JP4589966B2 (ja) 電力供給制御装置及び半導体装置
TWI568179B (zh) 高壓閘極驅動電路
JP5761215B2 (ja) ゲート駆動回路
JP5067786B2 (ja) 電力用半導体装置
JP3633522B2 (ja) 負荷駆動回路
JP2003284318A (ja) 電力用半導体素子の駆動回路
US20090154035A1 (en) ESD Protection Circuit
KR20050052339A (ko) 인버터회로
US20150022247A1 (en) Power semiconductor device
JP2000012853A (ja) 半導体装置
JP2004080346A (ja) 電流制限回路およびそれを備えた出力回路
JP2007104805A (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP3964833B2 (ja) インテリジェントパワーデバイス及びその負荷短絡保護方法
US8045311B2 (en) Load driving and diagnosis system and control method
JP2002151989A (ja) クランプ回路
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
WO2006093204A1 (ja) 半導体集積回路装置
JP2009095166A (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
JP2009059877A (ja) 半導体装置および半導体装置システム
KR100453849B1 (ko) 스위칭전원공급장치의 보호장치
JP2007140650A (ja) シリーズレギュレータ用の集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees