JP2003284318A - 電力用半導体素子の駆動回路 - Google Patents
電力用半導体素子の駆動回路Info
- Publication number
- JP2003284318A JP2003284318A JP2002283658A JP2002283658A JP2003284318A JP 2003284318 A JP2003284318 A JP 2003284318A JP 2002283658 A JP2002283658 A JP 2002283658A JP 2002283658 A JP2002283658 A JP 2002283658A JP 2003284318 A JP2003284318 A JP 2003284318A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- semiconductor element
- power semiconductor
- gate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 過電流状態でターンオフした場合に発生する
サージ電圧を抑制することが可能な電力用半導体素子の
駆動回路を得る。 【解決手段】 入力制御信号がオフを指示するものであ
ることを検知して、ＩＧＢＴ１０のミラー期間の開始時
刻にサンプリング信号を出力するサンプリング信号発生
回路７と、サンプリング信号が入力されるタイミングで
ＩＧＢＴ１０のミラー電圧を検知して、しきい値以上で
あった場合に、過電流検知信号を出力するゲート電圧検
知回路９と、当該過電流検知信号を受けて、ＩＧＢＴ１
０を通常時よりも遅い速度でオフするようにＩＧＢＴ１
０のゲート電圧を制御するゲート電圧制御回路８とを備
えている。
サージ電圧を抑制することが可能な電力用半導体素子の
駆動回路を得る。 【解決手段】 入力制御信号がオフを指示するものであ
ることを検知して、ＩＧＢＴ１０のミラー期間の開始時
刻にサンプリング信号を出力するサンプリング信号発生
回路７と、サンプリング信号が入力されるタイミングで
ＩＧＢＴ１０のミラー電圧を検知して、しきい値以上で
あった場合に、過電流検知信号を出力するゲート電圧検
知回路９と、当該過電流検知信号を受けて、ＩＧＢＴ１
０を通常時よりも遅い速度でオフするようにＩＧＢＴ１
０のゲート電圧を制御するゲート電圧制御回路８とを備
えている。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体素子
の駆動回路に関し、特に、ＩＧＢＴ等の電力用半導体素
子を駆動させるための駆動回路であって、スイッチング
時に発生するサージ電圧を抑制するための電力用半導体
素子の駆動回路に関する。
の駆動回路に関し、特に、ＩＧＢＴ等の電力用半導体素
子を駆動させるための駆動回路であって、スイッチング
時に発生するサージ電圧を抑制するための電力用半導体
素子の駆動回路に関する。
【０００２】
【従来の技術】従来の電力用半導体素子におけるＩＧＢ
Ｔの過電流保護の方法について説明する。ＩＧＢＴに過
電流が流れた場合、ＩＧＢＴのゲート電位と基準電圧と
をコンパレータで比較し、基準電圧よりＩＧＢＴのゲー
トエミッタ間電圧が上昇した場合にのみ、コンパレータ
が動作して、スイッチをオンさせる。これによりゲート
電位をツェナーダイオードの降伏電圧およびダイオード
の降伏電圧にクランプすることで、過電流時にＩＧＢＴ
が破壊するまでの時間が長くなる。なお、モノマルチの
働きにより、いったん、オフされたスイッチは、再び、
ＩＧＢＴのゲートエミッタ間電圧が低下しても、スイッ
チはオンされない（例えば、特許文献１参照）。
Ｔの過電流保護の方法について説明する。ＩＧＢＴに過
電流が流れた場合、ＩＧＢＴのゲート電位と基準電圧と
をコンパレータで比較し、基準電圧よりＩＧＢＴのゲー
トエミッタ間電圧が上昇した場合にのみ、コンパレータ
が動作して、スイッチをオンさせる。これによりゲート
電位をツェナーダイオードの降伏電圧およびダイオード
の降伏電圧にクランプすることで、過電流時にＩＧＢＴ
が破壊するまでの時間が長くなる。なお、モノマルチの
働きにより、いったん、オフされたスイッチは、再び、
ＩＧＢＴのゲートエミッタ間電圧が低下しても、スイッ
チはオンされない（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平４−１６５９１６号公報（第２
頁）
頁）
【０００４】また、他の従来装置において、過電流時の
ゲート−エミッタ間の電圧上昇を利用した保護装置を有
する電力用半導体素子の駆動回路の一例について説明す
る。従来の装置は、負荷回路に挿入されたパワー素子の
ゲートとゲート駆動用直流電源の正極間に入力側が挿入
され、過電流によるパワー素子のゲート電圧の上昇を制
限するとともに、過電流に起因する入力側の電流を絶縁
して出力可能なホトカプラを備え、ホトカプラの出力を
過電流の検出信号としてパワー素子の過電流を遮断もし
くは制限するパワー素子の過電流保護装置である。ま
た、当該ホトカプラは、入力側としてのＬＥＤと出力側
としてのホトトランジスタから構成されている（例え
ば、特許文献２参照）。
ゲート−エミッタ間の電圧上昇を利用した保護装置を有
する電力用半導体素子の駆動回路の一例について説明す
る。従来の装置は、負荷回路に挿入されたパワー素子の
ゲートとゲート駆動用直流電源の正極間に入力側が挿入
され、過電流によるパワー素子のゲート電圧の上昇を制
限するとともに、過電流に起因する入力側の電流を絶縁
して出力可能なホトカプラを備え、ホトカプラの出力を
過電流の検出信号としてパワー素子の過電流を遮断もし
くは制限するパワー素子の過電流保護装置である。ま
た、当該ホトカプラは、入力側としてのＬＥＤと出力側
としてのホトトランジスタから構成されている（例え
ば、特許文献２参照）。
【０００５】このような構成における従来の装置におい
ては、過電流時にゲート電圧が上昇するとＬＥＤが通電
し、ホトトランジスタがＬＥＤの通電電流に応じた電流
を過電流の検出信号として制御回路に出力する。制御回
路はこの検出信号の入力により電力用半導体素子の通電
を遮断もしくは制限するように制御信号を出力する。ま
た、ＬＥＤは、ゲート電圧Ｖｇｅの上昇をクランプし、
過電流のピーク電流を抑制する効果も果たしている（例
えば、特許文献２参照）。
ては、過電流時にゲート電圧が上昇するとＬＥＤが通電
し、ホトトランジスタがＬＥＤの通電電流に応じた電流
を過電流の検出信号として制御回路に出力する。制御回
路はこの検出信号の入力により電力用半導体素子の通電
を遮断もしくは制限するように制御信号を出力する。ま
た、ＬＥＤは、ゲート電圧Ｖｇｅの上昇をクランプし、
過電流のピーク電流を抑制する効果も果たしている（例
えば、特許文献２参照）。
【０００６】
【特許文献２】特許第２６７４３５５号公報（第３頁、
第１図）
第１図）
【０００７】
【発明が解決しようとする課題】上記の特許文献１や上
記の特許文献２に代表されるゲート−エミッタ間電圧の
上昇を利用した過電流検知方式ではある程度ゲート−エ
ミッタ間電圧が上昇することが必要であり、場合によっ
ては過電流を検知できる電流値は定格電流の数倍に達す
る。そのため、電力用半導体素子の定格電流以上であっ
ても過電流と検知できる電流以下の電流が流れている状
態で、外部からオフ指令が入力された場合、通常遮断す
る。そのため、電流遮断時に発生するサージ電圧が高く
なり、装置を破壊する可能性があった。特に、電力用半
導体素子から離れた箇所で短絡が起きた場合等で電流上
昇率ｄｉ／ｄｔが低い場合にはゲート−エミッタ間電圧
が検知レベルに達するまでに時間がかかるため、その間
に外部からオフ指令が入力される確率は高くなり、装置
を破壊する可能性は高くなってしまうという問題点があ
った。
記の特許文献２に代表されるゲート−エミッタ間電圧の
上昇を利用した過電流検知方式ではある程度ゲート−エ
ミッタ間電圧が上昇することが必要であり、場合によっ
ては過電流を検知できる電流値は定格電流の数倍に達す
る。そのため、電力用半導体素子の定格電流以上であっ
ても過電流と検知できる電流以下の電流が流れている状
態で、外部からオフ指令が入力された場合、通常遮断す
る。そのため、電流遮断時に発生するサージ電圧が高く
なり、装置を破壊する可能性があった。特に、電力用半
導体素子から離れた箇所で短絡が起きた場合等で電流上
昇率ｄｉ／ｄｔが低い場合にはゲート−エミッタ間電圧
が検知レベルに達するまでに時間がかかるため、その間
に外部からオフ指令が入力される確率は高くなり、装置
を破壊する可能性は高くなってしまうという問題点があ
った。
【０００８】この発明は、かかる問題点を解決するため
になされたものであり、上記従来例のようにゲート−エ
ミッタ間電圧が上昇するほどの大電流よりも低い電流レ
ベルでの過電流検知および保護遮断が可能な電力用半導
体素子の駆動回路を得ることを目的とする。
になされたものであり、上記従来例のようにゲート−エ
ミッタ間電圧が上昇するほどの大電流よりも低い電流レ
ベルでの過電流検知および保護遮断が可能な電力用半導
体素子の駆動回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明は、電力用半導
体素子を駆動させるための駆動回路であって、入力制御
信号が外部から入力されて、上記電力用半導体素子のオ
ン／オフのスイッチングを行う回路と、上記入力制御信
号を検知して、上記入力制御信号がオフを指示するもの
であった場合に、上記電力用半導体素子のミラー期間の
略々開始時刻にサンプリング信号を出力するサンプリン
グ信号発生回路と、上記電力用半導体素子のゲートライ
ンに接続され、上記サンプリング信号が入力されるタイ
ミングで上記電力用半導体素子のミラー電圧を検知し
て、上記ミラー電圧が所定のしきい値以上であった場合
に、過電流検知信号を出力するゲート電圧検知回路と、
電力用半導体素子のゲートラインに接続され、上記ゲー
ト電圧検知回路からの上記過電流検知信号を受けて、上
記電力用半導体素子を通常時よりも遅い速度でオフする
ように、上記電力用半導体素子のゲート電圧を制御する
ゲート電圧制御回路とを備えた電力用半導体素子の駆動
回路である。
体素子を駆動させるための駆動回路であって、入力制御
信号が外部から入力されて、上記電力用半導体素子のオ
ン／オフのスイッチングを行う回路と、上記入力制御信
号を検知して、上記入力制御信号がオフを指示するもの
であった場合に、上記電力用半導体素子のミラー期間の
略々開始時刻にサンプリング信号を出力するサンプリン
グ信号発生回路と、上記電力用半導体素子のゲートライ
ンに接続され、上記サンプリング信号が入力されるタイ
ミングで上記電力用半導体素子のミラー電圧を検知し
て、上記ミラー電圧が所定のしきい値以上であった場合
に、過電流検知信号を出力するゲート電圧検知回路と、
電力用半導体素子のゲートラインに接続され、上記ゲー
ト電圧検知回路からの上記過電流検知信号を受けて、上
記電力用半導体素子を通常時よりも遅い速度でオフする
ように、上記電力用半導体素子のゲート電圧を制御する
ゲート電圧制御回路とを備えた電力用半導体素子の駆動
回路である。
【００１０】
【発明の実施の形態】実施の形態１．本発明は、サージ
電圧の発生を抑制するために、電力用半導体素子が流し
ている電流値によって電流遮断時のゲート電圧波形を調
整できるようにしたものである。そのために、電力用半
導体素子の電流値を推測するためにターンオフ時の半導
体電力素子のゲート電圧（ミラー電圧）を検知できるよ
うにした。さらにこの検知するタイミングを入力制御信
号を用いてサンプリング信号発生回路によって調整でき
るようにした。
電圧の発生を抑制するために、電力用半導体素子が流し
ている電流値によって電流遮断時のゲート電圧波形を調
整できるようにしたものである。そのために、電力用半
導体素子の電流値を推測するためにターンオフ時の半導
体電力素子のゲート電圧（ミラー電圧）を検知できるよ
うにした。さらにこの検知するタイミングを入力制御信
号を用いてサンプリング信号発生回路によって調整でき
るようにした。
【００１１】図１に本発明の実施の形態１に係る電力用
半導体素子の駆動回路の構成を示した回路図を示す。図
１において、１００は電力用半導体素子のオン／オフの
スイッチングを行うメインインバータ回路、７は入力制
御信号からの信号を参照してターンオフのときにだけサ
ンプリング信号を発生するサンプリング信号発生回路、
８は電力用半導体素子のゲートラインに接続され、後述
するゲート電圧検知回路の検知結果に基づいて、ゲート
電圧の制御を行うゲート電圧制御回路、９は電力用半導
体素子のゲートラインに接続され、上記サンプリング信
号が入力された時に、その時点のゲート電圧の検知を行
うゲート電圧検知回路、１０は本発明の駆動回路の駆動
対象である電力用半導体素子であり、本実施の形態にお
いては、ＩＧＢＴを例に挙げて説明する（以降、ＩＧＢ
Ｔ１０とする。）。また、１〜６は、メインインバータ
１００内に設けられており、１は電源、２はアース、３
はＰｃｈのＭＯＳＦＥＴ、４，５は抵抗、６はＮｃｈの
ＭＯＳＦＥＴである。なお、このように、図１において
は、メインインバータ１００が、電源１、アース２、Ｍ
ＯＳＦＥＴ３、抵抗４，５、および、ＭＯＳＦＥＴ６で
構成されている例について示されているが、この場合に
限らず、メインインバータ１００がインバータの機能を
持てばいずれのものでもよく、本発明において上記構成
にとらわれるものではない。また論理を変えればバッフ
ァの構成でもかまわない。
半導体素子の駆動回路の構成を示した回路図を示す。図
１において、１００は電力用半導体素子のオン／オフの
スイッチングを行うメインインバータ回路、７は入力制
御信号からの信号を参照してターンオフのときにだけサ
ンプリング信号を発生するサンプリング信号発生回路、
８は電力用半導体素子のゲートラインに接続され、後述
するゲート電圧検知回路の検知結果に基づいて、ゲート
電圧の制御を行うゲート電圧制御回路、９は電力用半導
体素子のゲートラインに接続され、上記サンプリング信
号が入力された時に、その時点のゲート電圧の検知を行
うゲート電圧検知回路、１０は本発明の駆動回路の駆動
対象である電力用半導体素子であり、本実施の形態にお
いては、ＩＧＢＴを例に挙げて説明する（以降、ＩＧＢ
Ｔ１０とする。）。また、１〜６は、メインインバータ
１００内に設けられており、１は電源、２はアース、３
はＰｃｈのＭＯＳＦＥＴ、４，５は抵抗、６はＮｃｈの
ＭＯＳＦＥＴである。なお、このように、図１において
は、メインインバータ１００が、電源１、アース２、Ｍ
ＯＳＦＥＴ３、抵抗４，５、および、ＭＯＳＦＥＴ６で
構成されている例について示されているが、この場合に
限らず、メインインバータ１００がインバータの機能を
持てばいずれのものでもよく、本発明において上記構成
にとらわれるものではない。また論理を変えればバッフ
ァの構成でもかまわない。
【００１２】動作について説明する。まず、入力制御信
号がメインインバータ１００に入力されると、サンプリ
ング信号発生回路７は、当該入力制御信号からの信号を
参照して、ターンオフであれば、（ミラー期間の開始付
近になるような）所定時間後に、サンプリング信号を発
生する。一方、ターンオンの場合には、信号は発生させ
ない。これにより、ターンオフのときだけ動作させるこ
とができる。次に、当該サンプリング信号がゲート電圧
検知回路９に入力されると、ゲート電圧検知回路９は、
そのときのゲート電圧（すなわち、ミラー電圧）を検知
する。ゲート電圧検知回路９により、ＩＧＢＴ１０に過
電流が流れていると検出された場合には、ゲート電圧制
御回路８に所定の過電流検知信号が出力され、フィード
バックがかかる。これにより、過電流のときだけ、ゲー
ト電圧がフィードバック制御されてＩＧＢＴ１０がゆっ
くり遮断（オフ）される。また、サンプリング信号発生
回路７がミラー期間の開始付近の時刻にサンプリング信
号を発生するようにしたので、ゲート電圧検知回路９お
よびゲート電圧制御回路８の働きにより、通常時は高速
にターンオフするので、ターンオフ損失が小さく、過電
流時は、ゆっくりとＩＧＢＴ１０を遮断できるようにゲ
ート電圧を制御するため、ターンオフ時に発生するサー
ジ電圧を小さくすることができる。
号がメインインバータ１００に入力されると、サンプリ
ング信号発生回路７は、当該入力制御信号からの信号を
参照して、ターンオフであれば、（ミラー期間の開始付
近になるような）所定時間後に、サンプリング信号を発
生する。一方、ターンオンの場合には、信号は発生させ
ない。これにより、ターンオフのときだけ動作させるこ
とができる。次に、当該サンプリング信号がゲート電圧
検知回路９に入力されると、ゲート電圧検知回路９は、
そのときのゲート電圧（すなわち、ミラー電圧）を検知
する。ゲート電圧検知回路９により、ＩＧＢＴ１０に過
電流が流れていると検出された場合には、ゲート電圧制
御回路８に所定の過電流検知信号が出力され、フィード
バックがかかる。これにより、過電流のときだけ、ゲー
ト電圧がフィードバック制御されてＩＧＢＴ１０がゆっ
くり遮断（オフ）される。また、サンプリング信号発生
回路７がミラー期間の開始付近の時刻にサンプリング信
号を発生するようにしたので、ゲート電圧検知回路９お
よびゲート電圧制御回路８の働きにより、通常時は高速
にターンオフするので、ターンオフ損失が小さく、過電
流時は、ゆっくりとＩＧＢＴ１０を遮断できるようにゲ
ート電圧を制御するため、ターンオフ時に発生するサー
ジ電圧を小さくすることができる。
【００１３】ここで、ターンオフ時のゲート波形を図２
に、コレクタ電圧波形を図３に、コレクタ電流波形を図
４にそれぞれ示す。
に、コレクタ電圧波形を図３に、コレクタ電流波形を図
４にそれぞれ示す。
【００１４】図２〜図４を用いてさらに詳細にターンオ
フ時の動作について説明する。まず、ターンオフするた
めに時刻Ｔ１でメインインバータ１００の入力にはＨＩ
ＧＨが入力される。従って、スイッチ３はオフし、スイ
ッチ６がオンするので、ＩＧＢＴ１０のゲートエミッタ
間容量に蓄えられていた電荷は、抵抗５およびスイッチ
６を介してアース２に放電される。この時の放電電流は
スイッチ６のオン抵抗が十分低いので無視でき、抵抗５
の大きさによって決まり、図２のようにゲート電圧が減
少し始める。
フ時の動作について説明する。まず、ターンオフするた
めに時刻Ｔ１でメインインバータ１００の入力にはＨＩ
ＧＨが入力される。従って、スイッチ３はオフし、スイ
ッチ６がオンするので、ＩＧＢＴ１０のゲートエミッタ
間容量に蓄えられていた電荷は、抵抗５およびスイッチ
６を介してアース２に放電される。この時の放電電流は
スイッチ６のオン抵抗が十分低いので無視でき、抵抗５
の大きさによって決まり、図２のようにゲート電圧が減
少し始める。
【００１５】時刻Ｔ２になるとＩＧＢＴ１０のゲートコ
レクタ間に存在する帰還容量を通る変位電流がＩＧＢＴ
１０のゲートから流れ込みはじめる。このためゲートエ
ミッタ間容量の放電が見かけ上停止するために、図２の
ように、ゲート電圧が所定の電圧ＶＭで一定となる。
レクタ間に存在する帰還容量を通る変位電流がＩＧＢＴ
１０のゲートから流れ込みはじめる。このためゲートエ
ミッタ間容量の放電が見かけ上停止するために、図２の
ように、ゲート電圧が所定の電圧ＶＭで一定となる。
【００１６】時刻Ｔ３に近づくと、図３に示すように、
ＩＧＢＴ１０のコレクタ電圧が増加し始める。
ＩＧＢＴ１０のコレクタ電圧が増加し始める。
【００１７】時刻Ｔ３をすぎると再び抵抗５によって決
まる電流でＩＧＢＴ１０のゲートエミッタ間容量が放電
されるので、図２のように、ゲート電圧は低下し始め
る。この間にコレクタ電流は図４に示すように急激に遮
断される。
まる電流でＩＧＢＴ１０のゲートエミッタ間容量が放電
されるので、図２のように、ゲート電圧は低下し始め
る。この間にコレクタ電流は図４に示すように急激に遮
断される。
【００１８】ところでＩＧＢＴ１０が含まれるインバー
タなどの主回路の配線には必ず寄生インダクタンスＬＳ
が存在する。これよりＩＧＢＴ１０のコレクタ端子には
コレクタ電流が急激に遮断されたことによるサージ電圧
（ＶＣＰ−ＶＣ＝ＬＳ×ｄＩ Ｃ／ｄｔ）が発生する。従
って、コレクタ電圧波形は図３に示すように一度ピーク
電圧ＶＣＰとなった後に定常値ＶＣとなる。
タなどの主回路の配線には必ず寄生インダクタンスＬＳ
が存在する。これよりＩＧＢＴ１０のコレクタ端子には
コレクタ電流が急激に遮断されたことによるサージ電圧
（ＶＣＰ−ＶＣ＝ＬＳ×ｄＩ Ｃ／ｄｔ）が発生する。従
って、コレクタ電圧波形は図３に示すように一度ピーク
電圧ＶＣＰとなった後に定常値ＶＣとなる。
【００１９】その後、時刻Ｔ４でＩＧＢＴ１０のゲート
エミッタ間容量の放電が終了するので、ゲート電圧が０
Ｖとなる。
エミッタ間容量の放電が終了するので、ゲート電圧が０
Ｖとなる。
【００２０】従って、ＩＧＢＴ１０に過電流が流れてい
る時に遮断を行った場合、通常時より大きなサージ電圧
が発生するのでＩＧＢＴ１０の耐圧を超えてしまいＩＧ
ＢＴ１０が破壊される。
る時に遮断を行った場合、通常時より大きなサージ電圧
が発生するのでＩＧＢＴ１０の耐圧を超えてしまいＩＧ
ＢＴ１０が破壊される。
【００２１】本発明においては、時刻Ｔ２から時刻Ｔ３
の時間（便宜上「ミラー期間」と称する）とその時のゲ
ート電圧（便宜上「ミラー電圧ＶＭ」と称する）に着目
する。ＩＧＢＴがターンオフするとき、必ず、（ゲート
電圧が所定の電圧ＶＭで一定となる）ミラー期間が存在
し、この期間の終わりにコレクタ電流が下がり始めると
いう事実と、ミラー電圧はＩＧＢＴのコレクタ電流の大
きさに依存して大きくなるという事実がある。
の時間（便宜上「ミラー期間」と称する）とその時のゲ
ート電圧（便宜上「ミラー電圧ＶＭ」と称する）に着目
する。ＩＧＢＴがターンオフするとき、必ず、（ゲート
電圧が所定の電圧ＶＭで一定となる）ミラー期間が存在
し、この期間の終わりにコレクタ電流が下がり始めると
いう事実と、ミラー電圧はＩＧＢＴのコレクタ電流の大
きさに依存して大きくなるという事実がある。
【００２２】そこでミラー電圧を検知して所定の値より
大きい場合は過電流と判断し、ゆっくり遮断できるよう
にゲート電圧を制御すれば、ターンオフ時に発生するサ
ージ電圧を小さくできる。この方式では、通常時はター
ンオフが早く、従って損失も小さくできる。また、過電
流時はミラー期間までの時間は通常時と同様に早いの
で、制御に遅れが生じにくく、また、ミラー期間以降は
ゆっくりと遮断させるため、サージ電圧の発生も抑制さ
れるのでＩＧＢＴが保護できる。また、本発明によれ
ば、コレクタ電流に依存するターンオフ時のミラー電圧
を検出して、その値によって過電流かどうか判断する。
すなわち、ミラー電圧値によって過電流検出レベルを調
節できるので、従来のようなゲート電圧の持ち上がりを
検出する方式よりも低い電流を過電流として検出でき
る。
大きい場合は過電流と判断し、ゆっくり遮断できるよう
にゲート電圧を制御すれば、ターンオフ時に発生するサ
ージ電圧を小さくできる。この方式では、通常時はター
ンオフが早く、従って損失も小さくできる。また、過電
流時はミラー期間までの時間は通常時と同様に早いの
で、制御に遅れが生じにくく、また、ミラー期間以降は
ゆっくりと遮断させるため、サージ電圧の発生も抑制さ
れるのでＩＧＢＴが保護できる。また、本発明によれ
ば、コレクタ電流に依存するターンオフ時のミラー電圧
を検出して、その値によって過電流かどうか判断する。
すなわち、ミラー電圧値によって過電流検出レベルを調
節できるので、従来のようなゲート電圧の持ち上がりを
検出する方式よりも低い電流を過電流として検出でき
る。
【００２３】本発明は、図１に示すように、サンプリン
グ信号発生回路７を設けることにより、入力制御信号か
らの信号を参照することでターンオフのときだけ動作さ
せることができる。これにより、ターンオン時には影響
を与えないので、ターンオン損失は増加することはな
い。
グ信号発生回路７を設けることにより、入力制御信号か
らの信号を参照することでターンオフのときだけ動作さ
せることができる。これにより、ターンオン時には影響
を与えないので、ターンオン損失は増加することはな
い。
【００２４】また、サンプリング信号発生回路７は、ミ
ラー期間の開始付近にサンプリング時刻を合わせる機能
を持つ。この発生したサンプリング信号を受けて、ゲー
ト電圧検知回路９はその時のミラー電圧を検知できる。
ラー期間の開始付近にサンプリング時刻を合わせる機能
を持つ。この発生したサンプリング信号を受けて、ゲー
ト電圧検知回路９はその時のミラー電圧を検知できる。
【００２５】ゲート電圧検知回路９によって、ＩＧＢＴ
１０に過電流が流れていると検知されたときだけ、ゲー
ト電圧制御回路８にフィードバックがかかる。これによ
り過電流時のときだけゲート電圧が制御されてＩＧＢＴ
１０がゆっくり遮断される。これにより、ターンオフ時
に発生するサージ電圧を小さく抑えることができ、サー
ジ電圧によるＩＧＢＴ１０の破壊を防止することができ
る。
１０に過電流が流れていると検知されたときだけ、ゲー
ト電圧制御回路８にフィードバックがかかる。これによ
り過電流時のときだけゲート電圧が制御されてＩＧＢＴ
１０がゆっくり遮断される。これにより、ターンオフ時
に発生するサージ電圧を小さく抑えることができ、サー
ジ電圧によるＩＧＢＴ１０の破壊を防止することができ
る。
【００２６】以上のように、本実施の形態によれば、サ
ンプリング信号発生回路７、ゲート電圧検知回路９、ゲ
ート電圧制御回路８を設けたので、ターンオフの時だけ
にゲート電圧検知回路９が動作するので、ターンオン損
失は小さくすることができる。また、通常時は高速にタ
ーンオフするのでターンオフ損失が小さい。また、ミラ
ー電圧検出レベルを調節することにより、過電流検出レ
ベルをかえることができるので、従来のような大電流で
なく、低い電流でも過電流検出し、サージ電圧の発生を
抑える過電流保護を行うことができる。
ンプリング信号発生回路７、ゲート電圧検知回路９、ゲ
ート電圧制御回路８を設けたので、ターンオフの時だけ
にゲート電圧検知回路９が動作するので、ターンオン損
失は小さくすることができる。また、通常時は高速にタ
ーンオフするのでターンオフ損失が小さい。また、ミラ
ー電圧検出レベルを調節することにより、過電流検出レ
ベルをかえることができるので、従来のような大電流で
なく、低い電流でも過電流検出し、サージ電圧の発生を
抑える過電流保護を行うことができる。
【００２７】実施の形態２．上記実施の形態１のサンプ
リング信号発生回路７の構成例として、ＡＳＩＣを用い
る方法がある。この場合、任意の波形を作ることができ
る。例えば、図５の実線により示すような入力制御信号
９０（実線）がドライバに入力されたとき、ゲート電圧
９１は、図５の破線のようになる。本発明の上記回路は
ターンオフの時だけ働けばよいので、図６に示すような
波形をＡＳＩＣが出力するようにすればよい。
リング信号発生回路７の構成例として、ＡＳＩＣを用い
る方法がある。この場合、任意の波形を作ることができ
る。例えば、図５の実線により示すような入力制御信号
９０（実線）がドライバに入力されたとき、ゲート電圧
９１は、図５の破線のようになる。本発明の上記回路は
ターンオフの時だけ働けばよいので、図６に示すような
波形をＡＳＩＣが出力するようにすればよい。
【００２８】本実施の形態においても、上述の実施の形
態１と同様の効果を得ることができる。
態１と同様の効果を得ることができる。
【００２９】実施の形態３．図７に、上述の実施の形態
２とは別のサンプリング信号発生回路７の例を示す。図
７において、１１は抵抗、１２はキャパシタンス、１３
はバッファ、１４はノードである。図７に示すように、
抵抗１１が入力制御信号の入力側に設けられ、バッファ
１３がゲート電圧検知回路９側に設けられている。抵抗
１１とバッファ１３とは接続されており、その間に設け
られたノード１４とアースとの間にキャパシタンス１２
が接続されている。抵抗１１とキャパシタンス１２はロ
ーパスフィルタを構成するので、図５に示すような入力
制御信号が入力されると、ノード１４の電圧９３（破
線）は、図８に示すようななまった波形（すなわち、変
化点の変化が緩やかな波形）が生じる。ここでバッファ
１３の閾値電圧を入力の半分のＶＤＤ／２として、ノー
ド１４に生じた電圧をバッファに入力することで、図８
に示すような矩形波９２が得られる。この矩形波９２
は、図５に示す入力制御信号９０より一定時間遅れた信
号となり、この遅れ時間は抵抗１１あるいはキャパシタ
ンス１２の値を変化させることで調整可能である。ま
た、この方法は、ＡＳＩＣを用いる場合に比べてコスト
が小さい。尚、遅れ時間が任意に調整できるので、バッ
ファ１３の閾値電圧は厳密にＶＤＤ／２である必要はな
い。
２とは別のサンプリング信号発生回路７の例を示す。図
７において、１１は抵抗、１２はキャパシタンス、１３
はバッファ、１４はノードである。図７に示すように、
抵抗１１が入力制御信号の入力側に設けられ、バッファ
１３がゲート電圧検知回路９側に設けられている。抵抗
１１とバッファ１３とは接続されており、その間に設け
られたノード１４とアースとの間にキャパシタンス１２
が接続されている。抵抗１１とキャパシタンス１２はロ
ーパスフィルタを構成するので、図５に示すような入力
制御信号が入力されると、ノード１４の電圧９３（破
線）は、図８に示すようななまった波形（すなわち、変
化点の変化が緩やかな波形）が生じる。ここでバッファ
１３の閾値電圧を入力の半分のＶＤＤ／２として、ノー
ド１４に生じた電圧をバッファに入力することで、図８
に示すような矩形波９２が得られる。この矩形波９２
は、図５に示す入力制御信号９０より一定時間遅れた信
号となり、この遅れ時間は抵抗１１あるいはキャパシタ
ンス１２の値を変化させることで調整可能である。ま
た、この方法は、ＡＳＩＣを用いる場合に比べてコスト
が小さい。尚、遅れ時間が任意に調整できるので、バッ
ファ１３の閾値電圧は厳密にＶＤＤ／２である必要はな
い。
【００３０】以上のように、本実施の形態によれば、図
１のサンプリング信号発生回路７が抵抗１１、キャパシ
タンス１２を用いた遅延回路、および、バッファ１３に
より構成されているので、コストを小さくすることがで
きる。また、抵抗１１あるいはキャパシタンス１２の値
を変化させることで遅れ時間を任意に調整できる。
１のサンプリング信号発生回路７が抵抗１１、キャパシ
タンス１２を用いた遅延回路、および、バッファ１３に
より構成されているので、コストを小さくすることがで
きる。また、抵抗１１あるいはキャパシタンス１２の値
を変化させることで遅れ時間を任意に調整できる。
【００３１】実施の形態４．上述の実施の形態３の回路
の場合、ＨＩＧＨ（高）からＬＯＷ（低）に変わる時の
遅れ時間とＬＯＷからＨＩＧＨに変わる時の遅れ時間が
同じとなる。従って、ターンオンの時のミラー期間の始
まる時刻がターンオフの時のミラー期間の始まる時刻よ
り十分早い場合には、上記実施の形態３の回路を用いる
とターンオンの時にもサンプリングされてしまうという
問題が生じる。
の場合、ＨＩＧＨ（高）からＬＯＷ（低）に変わる時の
遅れ時間とＬＯＷからＨＩＧＨに変わる時の遅れ時間が
同じとなる。従って、ターンオンの時のミラー期間の始
まる時刻がターンオフの時のミラー期間の始まる時刻よ
り十分早い場合には、上記実施の形態３の回路を用いる
とターンオンの時にもサンプリングされてしまうという
問題が生じる。
【００３２】そこで図９に示すような実施の形態４によ
るサンプリング信号発生回路７の例を示す。図９では、
図７に示す実施の形態３の回路に対して、さらに、ダイ
オード１５が図９の向きのように接続されて追加されて
いる。すなわち、ダイオード１５は、抵抗１１に対して
並列に、かつ、入力制御信号方向が順方向となるよう
に、接続されている。ダイオード１５は順方向には電流
を流すので、キャパシタンス１２から電荷を放電する
時、即ち、入力制御信号がＨＩＧＨからＬＯＷに変化す
る時だけ、放電電流がダイオード１５を介して流れる。
従って、実施の形態３が抵抗１１を介して放電するのに
比べて、本実施の形態は、非常に早く放電できるので、
放電時の遅れ時間がほとんどなくなる。これより図１０
に示すようにＬＯＷからＨＩＧＨに変化する時だけ遅
れ、ＨＩＧＨからＬＯＷに変化する時は入力制御信号と
同期したサンプリング信号が得られる。
るサンプリング信号発生回路７の例を示す。図９では、
図７に示す実施の形態３の回路に対して、さらに、ダイ
オード１５が図９の向きのように接続されて追加されて
いる。すなわち、ダイオード１５は、抵抗１１に対して
並列に、かつ、入力制御信号方向が順方向となるよう
に、接続されている。ダイオード１５は順方向には電流
を流すので、キャパシタンス１２から電荷を放電する
時、即ち、入力制御信号がＨＩＧＨからＬＯＷに変化す
る時だけ、放電電流がダイオード１５を介して流れる。
従って、実施の形態３が抵抗１１を介して放電するのに
比べて、本実施の形態は、非常に早く放電できるので、
放電時の遅れ時間がほとんどなくなる。これより図１０
に示すようにＬＯＷからＨＩＧＨに変化する時だけ遅
れ、ＨＩＧＨからＬＯＷに変化する時は入力制御信号と
同期したサンプリング信号が得られる。
【００３３】この回路を用いると、ターンオフの時に一
定時間遅れてサンプリング信号を発生し、逆にターンオ
ンの時は入力制御信号と同期してオフとなるのでサンプ
リングをすることはない。これにより例１に比べてより
精確なサンプリング信号が得られる。
定時間遅れてサンプリング信号を発生し、逆にターンオ
ンの時は入力制御信号と同期してオフとなるのでサンプ
リングをすることはない。これにより例１に比べてより
精確なサンプリング信号が得られる。
【００３４】以上のように、本実施の形態によれば、実
施の形態３と同様に、上記サンプリング信号発生回路７
が抵抗１１、キャパシタンス１２を用いた遅延回路、バ
ッファ１３により構成されているのでコストを小さくす
ることができる。また、抵抗１１あるいはキャパシタン
ス１２の値を変化させることで遅れ時間を任意に調整す
ることができる。
施の形態３と同様に、上記サンプリング信号発生回路７
が抵抗１１、キャパシタンス１２を用いた遅延回路、バ
ッファ１３により構成されているのでコストを小さくす
ることができる。また、抵抗１１あるいはキャパシタン
ス１２の値を変化させることで遅れ時間を任意に調整す
ることができる。
【００３５】また、本実施の形態においては、サンプリ
ング信号発生回路７が、上記抵抗１１に対して並列に、
入力制御信号方向が順方向となるように接続されたダイ
オード１５をさらに備えているので、ＨＩＧＨからＬＯ
Ｗに変わるときは入力制御信号に同期できる。従って、
電力用半導体素子がターンオンするときに駆動回路が動
作することは確実に無くなる。
ング信号発生回路７が、上記抵抗１１に対して並列に、
入力制御信号方向が順方向となるように接続されたダイ
オード１５をさらに備えているので、ＨＩＧＨからＬＯ
Ｗに変わるときは入力制御信号に同期できる。従って、
電力用半導体素子がターンオンするときに駆動回路が動
作することは確実に無くなる。
【００３６】実施の形態５．図１１に実施の形態５であ
るサンプリング信号発生回路７の例を示す。上記の実施
の形態３及び４のバッファ１３に代えて、コンパレータ
１６と抵抗１７、１８より構成される参照回路とにより
構成される。図１１において、１６はコンパレータ、１
７、１８は、コンパレータ１６の前段に設けられ、電源
１の電圧を分圧するための抵抗、２０はコンパレータ１
６の後段にコンパレータ１６と電源１との間に設けられ
た抵抗である。他の構成については上記の実施の形態と
同じであるため、ここでは説明を省略する。ターンオフ
時に入力制御信号がＬＯＷよりＨＩＧＨに切り替わると
コンデンサ１２が充電される。コンパレータ１６へ入力
されるノード１４の電圧が、参照回路の電源１を抵抗１
７、１８で分圧したノード１９の電圧より高くなると、
コンパレータ１６はサンプリング信号を出力する。出力
の遅れ時間の調整は抵抗１１あるいはキャパシタンス１
２の値を変えて行っても良いし、参照回路の抵抗１７、
１８を調節して参照回路の電圧を調整してもよい。
るサンプリング信号発生回路７の例を示す。上記の実施
の形態３及び４のバッファ１３に代えて、コンパレータ
１６と抵抗１７、１８より構成される参照回路とにより
構成される。図１１において、１６はコンパレータ、１
７、１８は、コンパレータ１６の前段に設けられ、電源
１の電圧を分圧するための抵抗、２０はコンパレータ１
６の後段にコンパレータ１６と電源１との間に設けられ
た抵抗である。他の構成については上記の実施の形態と
同じであるため、ここでは説明を省略する。ターンオフ
時に入力制御信号がＬＯＷよりＨＩＧＨに切り替わると
コンデンサ１２が充電される。コンパレータ１６へ入力
されるノード１４の電圧が、参照回路の電源１を抵抗１
７、１８で分圧したノード１９の電圧より高くなると、
コンパレータ１６はサンプリング信号を出力する。出力
の遅れ時間の調整は抵抗１１あるいはキャパシタンス１
２の値を変えて行っても良いし、参照回路の抵抗１７、
１８を調節して参照回路の電圧を調整してもよい。
【００３７】実施の形態３のようにバッファを用いる場
合にはバッファのしきい値のバラツキによりサンプリン
グ信号の出力の遅れ時間がばらつく可能性があるが、本
実施の形態のようにコンパレータを用いる構成にした場
合には出力のバラツキを少なくすることができ、誤動作
をさらに防ぐことができる。
合にはバッファのしきい値のバラツキによりサンプリン
グ信号の出力の遅れ時間がばらつく可能性があるが、本
実施の形態のようにコンパレータを用いる構成にした場
合には出力のバラツキを少なくすることができ、誤動作
をさらに防ぐことができる。
【００３８】以上のように、本実施の形態によれば、サ
ンプリング信号発生回路７が、予め設定された所定の参
照電圧を出力する参照回路１７，１８と、抵抗１１およ
びキャパシタンス１２よりなる遅延回路と、遅延回路の
出力電圧が参照電圧よりも大きいかまたは小さいかを検
知するコンパレータ１６（電圧比較器）により構成され
ているので、サンプリング信号の出力の遅れ時間のバラ
ツキを少なくすることができ、誤動作をさらに防ぐこと
ができる。
ンプリング信号発生回路７が、予め設定された所定の参
照電圧を出力する参照回路１７，１８と、抵抗１１およ
びキャパシタンス１２よりなる遅延回路と、遅延回路の
出力電圧が参照電圧よりも大きいかまたは小さいかを検
知するコンパレータ１６（電圧比較器）により構成され
ているので、サンプリング信号の出力の遅れ時間のバラ
ツキを少なくすることができ、誤動作をさらに防ぐこと
ができる。
【００３９】実施の形態６．図１２に実施の形態６であ
るサンプリング信号発生回路７の例を示す。抵抗１１、
キャパシタンス１２、ダイオード１５よりなる第１の回
路に加え、入力制御信号を反転させるインバータ２１
と、抵抗２２、キャパシタンス２３により構成される第
２の回路と、ＡＮＤ素子２４とにより構成されている。
第１の回路と第２の回路とは並列に接続されており、そ
れらの出力がＡＮＤ素子２４に入力される。また、第１
の回路の構成は、上記の実施の形態４のバッファ１３を
除いたものと同一である。第２の回路の構成は、インバ
ータ２１に抵抗２２が直列に接続され、抵抗２２とＡＮ
Ｄ素子２４の片側の入力との間に設けられたノード２５
とアースとの間にキャパシタンス２３が設けられてい
る。
るサンプリング信号発生回路７の例を示す。抵抗１１、
キャパシタンス１２、ダイオード１５よりなる第１の回
路に加え、入力制御信号を反転させるインバータ２１
と、抵抗２２、キャパシタンス２３により構成される第
２の回路と、ＡＮＤ素子２４とにより構成されている。
第１の回路と第２の回路とは並列に接続されており、そ
れらの出力がＡＮＤ素子２４に入力される。また、第１
の回路の構成は、上記の実施の形態４のバッファ１３を
除いたものと同一である。第２の回路の構成は、インバ
ータ２１に抵抗２２が直列に接続され、抵抗２２とＡＮ
Ｄ素子２４の片側の入力との間に設けられたノード２５
とアースとの間にキャパシタンス２３が設けられてい
る。
【００４０】ターンオフ時の動作を図１３に示す。ター
ンオフ時に入力制御信号がＬＯＷからＨＩＧＨに切り替
わる場合、ノード１４の電圧は徐々に上昇し、ＡＮＤ素
子２４のしきい値電圧に達する。一方、ノード２５の電
圧はインバータ２１が挿入してあるため、徐々に低下
し、ＡＮＤ素子２４のしきい値以下となる。ノード１４
の電圧がＡＮＤ素子１６のしきい値電圧に達するまでの
時間に対してノード２５の電圧がＡＮＤ素子２４のしき
い値電圧以下に低下するまでの時間を遅くすれば、その
間のみＡＮＤ素子２４よりサンプリング信号が出力され
る。
ンオフ時に入力制御信号がＬＯＷからＨＩＧＨに切り替
わる場合、ノード１４の電圧は徐々に上昇し、ＡＮＤ素
子２４のしきい値電圧に達する。一方、ノード２５の電
圧はインバータ２１が挿入してあるため、徐々に低下
し、ＡＮＤ素子２４のしきい値以下となる。ノード１４
の電圧がＡＮＤ素子１６のしきい値電圧に達するまでの
時間に対してノード２５の電圧がＡＮＤ素子２４のしき
い値電圧以下に低下するまでの時間を遅くすれば、その
間のみＡＮＤ素子２４よりサンプリング信号が出力され
る。
【００４１】以上のように、本実施の形態においては、
このような回路構成にすることにより、サンプリング信
号の出力期間を定めることができる。サンプリング信号
の出力期間をミラー期間より短く設定すればミラー期間
後の電流減少時のノイズにより、誤動作することを防ぐ
ことができる。また、図１には示されていないが過電流
を検知した場合の検知信号を外部回路に出力するような
場合であれば、ミラー期間の終了付近で動作し、ゲート
電圧制御回路８の動作が遅れ、実際には通常遮断してい
るにも関わらず、検出信号を出力することを防ぐことが
できる。
このような回路構成にすることにより、サンプリング信
号の出力期間を定めることができる。サンプリング信号
の出力期間をミラー期間より短く設定すればミラー期間
後の電流減少時のノイズにより、誤動作することを防ぐ
ことができる。また、図１には示されていないが過電流
を検知した場合の検知信号を外部回路に出力するような
場合であれば、ミラー期間の終了付近で動作し、ゲート
電圧制御回路８の動作が遅れ、実際には通常遮断してい
るにも関わらず、検出信号を出力することを防ぐことが
できる。
【００４２】また、本実施の形態によれば、上記サンプ
リング信号発生回路７が、抵抗１１およびキャパシタン
ス１２を用いた遅延回路と、インバータ２１と抵抗２２
とから構成された回路とにより構成されているのでコス
トを小さくすることができる。また、抵抗１１あるいは
キャパシタンス１２の値を変化させることで遅れ時間を
任意に調整できる。
リング信号発生回路７が、抵抗１１およびキャパシタン
ス１２を用いた遅延回路と、インバータ２１と抵抗２２
とから構成された回路とにより構成されているのでコス
トを小さくすることができる。また、抵抗１１あるいは
キャパシタンス１２の値を変化させることで遅れ時間を
任意に調整できる。
【００４３】実施の形態７．上述の実施の形態６ではＡ
ＮＤ素子２４にノード１４、２５から直接入力している
が、実施の形態５で用いたようにコンパレータ（図１
１）を用い、その出力をＡＮＤ素子２４に入力しても良
い。ＡＮＤ素子２４への入力にコンパレータを用いた構
成を図１４に示す。図１４の構成は、図１１に示す回路
からダイオードを削除した回路を２つ並列に設け、それ
ぞれの出力をＡＮＤ素子２４に入力している。なお、Ａ
ＮＤ素子２４への入力の片側には図１２のようにインバ
ータ２１を用いて入力信号を反転させても良いが、コン
パレータへ入力する端子を参照側と入れ替えても良い。
ＮＤ素子２４にノード１４、２５から直接入力している
が、実施の形態５で用いたようにコンパレータ（図１
１）を用い、その出力をＡＮＤ素子２４に入力しても良
い。ＡＮＤ素子２４への入力にコンパレータを用いた構
成を図１４に示す。図１４の構成は、図１１に示す回路
からダイオードを削除した回路を２つ並列に設け、それ
ぞれの出力をＡＮＤ素子２４に入力している。なお、Ａ
ＮＤ素子２４への入力の片側には図１２のようにインバ
ータ２１を用いて入力信号を反転させても良いが、コン
パレータへ入力する端子を参照側と入れ替えても良い。
【００４４】このように、コンパレータを用いた場合に
はＡＮＤ素子２４のしきい値のバラツキによるサンプリ
ング出力のバラツキを低減することができる。
はＡＮＤ素子２４のしきい値のバラツキによるサンプリ
ング出力のバラツキを低減することができる。
【００４５】以上のように、本実施の形態によれば、上
記サンプリング信号発生回路７が、予め設定された所定
の参照電圧を出力する参照回路１７，１８と、抵抗１１
およびキャパシタンス１２によりなる遅延回路と、上記
遅延回路の出力電圧が、上記参照電圧よりも、大きいか
または小さいかを検知するコンパレータ２６とから構成
される第１の回路と第２の回路と、それらの回路の出力
が入力されるＡＮＤ素子２４とにより構成されているの
で、サンプリング信号の出力の遅れ時間のバラツキを少
なくすることができ、誤動作を防ぐことができる。
記サンプリング信号発生回路７が、予め設定された所定
の参照電圧を出力する参照回路１７，１８と、抵抗１１
およびキャパシタンス１２によりなる遅延回路と、上記
遅延回路の出力電圧が、上記参照電圧よりも、大きいか
または小さいかを検知するコンパレータ２６とから構成
される第１の回路と第２の回路と、それらの回路の出力
が入力されるＡＮＤ素子２４とにより構成されているの
で、サンプリング信号の出力の遅れ時間のバラツキを少
なくすることができ、誤動作を防ぐことができる。
【００４６】実施の形態８．実施の形態７ではＡＮＤ素
子の両側入力ともコンパレータを用いたが、図１５のよ
うにモニター期間の開始点のみコンパレータ１６を用い
て設定し、終了点についてはコンパレータ１６の出力を
抵抗３２とキャパシタンス３３よりなる遅延回路にて設
定しても良い。図１５において、３１はインバータ、３
２は抵抗、３３はコンデンサである。他の構成について
は上記の図１１の構成と同じであるため、ここでは説明
を省略する。図１５に示すように、前段部分は図１１の
回路からダイオードを削除したものと同一の構成であ
り、その出力をインバータ３１により反転させたものが
ＡＮＤ素子２４の片側に入力される。ＡＮＤ素子２４の
もう一方の入力には、コンパレータ１６の出力を抵抗３
２とキャパシタンス３３よりなる遅延回路にて遅延させ
たものが入力される。
子の両側入力ともコンパレータを用いたが、図１５のよ
うにモニター期間の開始点のみコンパレータ１６を用い
て設定し、終了点についてはコンパレータ１６の出力を
抵抗３２とキャパシタンス３３よりなる遅延回路にて設
定しても良い。図１５において、３１はインバータ、３
２は抵抗、３３はコンデンサである。他の構成について
は上記の図１１の構成と同じであるため、ここでは説明
を省略する。図１５に示すように、前段部分は図１１の
回路からダイオードを削除したものと同一の構成であ
り、その出力をインバータ３１により反転させたものが
ＡＮＤ素子２４の片側に入力される。ＡＮＤ素子２４の
もう一方の入力には、コンパレータ１６の出力を抵抗３
２とキャパシタンス３３よりなる遅延回路にて遅延させ
たものが入力される。
【００４７】図１５の回路の場合には終了点がＡＮＤ素
子２４のバラツキにより変動するが、コンパレータ１６
を用いない場合に比べれば小さくなる。また、モニター
期間の開始点が変動した場合にはゲート電圧が高い期間
をモニターし、誤動作する可能性があるが、終了点につ
いては多少変動した場合でも誤動作する可能性は少な
い。
子２４のバラツキにより変動するが、コンパレータ１６
を用いない場合に比べれば小さくなる。また、モニター
期間の開始点が変動した場合にはゲート電圧が高い期間
をモニターし、誤動作する可能性があるが、終了点につ
いては多少変動した場合でも誤動作する可能性は少な
い。
【００４８】実施の形態９．図１６に実施の形態９によ
るサンプリング信号発生回路７の別の例を示す。図１５
に示した遅延回路に用いるコンデンサ１２および参照回
路の抵抗１８の一端を、それぞれ、アースではなく、エ
ミッタ電源３４に接続している。一般に電源電圧が変動
した場合でも電源１の電圧の変動に比べて電源１とエミ
ッタ電源３４との間の電圧変動は少なく、一定に保たれ
ている場合が多い。そのためコンデンサ１２および参照
回路の抵抗１８の一端をエミッタ電源に接続すると電源
電圧が変動した場合でも電源１とエミッタ電源３４との
間の電圧変動が少ないため一定の時間でモニター期間を
出力することができる。そのため、電源電圧が変動した
場合でもモニター期間のバラツキにより誤動作すること
を防ぐことができる。なお、ここではエミッタ電源を用
いて構成しているがレギュレータ等を用いた電圧変動の
少ない電源を用いても良い。
るサンプリング信号発生回路７の別の例を示す。図１５
に示した遅延回路に用いるコンデンサ１２および参照回
路の抵抗１８の一端を、それぞれ、アースではなく、エ
ミッタ電源３４に接続している。一般に電源電圧が変動
した場合でも電源１の電圧の変動に比べて電源１とエミ
ッタ電源３４との間の電圧変動は少なく、一定に保たれ
ている場合が多い。そのためコンデンサ１２および参照
回路の抵抗１８の一端をエミッタ電源に接続すると電源
電圧が変動した場合でも電源１とエミッタ電源３４との
間の電圧変動が少ないため一定の時間でモニター期間を
出力することができる。そのため、電源電圧が変動した
場合でもモニター期間のバラツキにより誤動作すること
を防ぐことができる。なお、ここではエミッタ電源を用
いて構成しているがレギュレータ等を用いた電圧変動の
少ない電源を用いても良い。
【００４９】実施の形態１０．図１７に実施の形態１０
によるサンプリング信号発生回路７の別の例を示す。駆
動回路の電源電圧が変動した場合、図１に示すようなメ
インインバータではＭＯＳＦＥＴ３、６の動作時間が変
動し、入力制御信号のオフ指令からゲート電圧が低下す
るまでの時間が変動する場合がある。本発明はその場合
に対応したものである。図１７に示すように、コンデン
サ１２の端子は、図１６と同様にエミッタ電源３４に接
続したままであるが、コンパレータ１６の参照回路の抵
抗１８の一端は、図１５と同様にアース２に接続してい
る。また、コンパレータの参照回路の抵抗１７と電源１
との間にツェナーダイオード３５が設けられている。電
源電圧が変動した場合には入力制御信号、エミッタ電源
３４が変動し、コンパレータ１６への入力であるノード
１４の電圧は電源電圧と同様に変動する。一方、コンパ
レータ１６への参照回路側の入力であるノード１９の電
圧は抵抗１８の一端がアース２に接続されているため電
源電圧と変動量が異なる。そのため電源電圧変動時にサ
ンプリング信号を出力するタイミングが変化する。タイ
ミングの変化量は参照回路の抵抗１７、１８の分圧比、
ツェナーダイオード３５の値を変えることにより調節す
ることができる。そのため、電源電圧変動時に入力制御
信号のオフ時間からゲート電圧が低下するまでの時間の
変動と同程度にサンプリング信号の出力するタイミング
が変化するように調整すれば、電源電圧が変動した場合
でもゲート電圧低下からサンプリング信号の出力までの
時間を一定にすることができる。
によるサンプリング信号発生回路７の別の例を示す。駆
動回路の電源電圧が変動した場合、図１に示すようなメ
インインバータではＭＯＳＦＥＴ３、６の動作時間が変
動し、入力制御信号のオフ指令からゲート電圧が低下す
るまでの時間が変動する場合がある。本発明はその場合
に対応したものである。図１７に示すように、コンデン
サ１２の端子は、図１６と同様にエミッタ電源３４に接
続したままであるが、コンパレータ１６の参照回路の抵
抗１８の一端は、図１５と同様にアース２に接続してい
る。また、コンパレータの参照回路の抵抗１７と電源１
との間にツェナーダイオード３５が設けられている。電
源電圧が変動した場合には入力制御信号、エミッタ電源
３４が変動し、コンパレータ１６への入力であるノード
１４の電圧は電源電圧と同様に変動する。一方、コンパ
レータ１６への参照回路側の入力であるノード１９の電
圧は抵抗１８の一端がアース２に接続されているため電
源電圧と変動量が異なる。そのため電源電圧変動時にサ
ンプリング信号を出力するタイミングが変化する。タイ
ミングの変化量は参照回路の抵抗１７、１８の分圧比、
ツェナーダイオード３５の値を変えることにより調節す
ることができる。そのため、電源電圧変動時に入力制御
信号のオフ時間からゲート電圧が低下するまでの時間の
変動と同程度にサンプリング信号の出力するタイミング
が変化するように調整すれば、電源電圧が変動した場合
でもゲート電圧低下からサンプリング信号の出力までの
時間を一定にすることができる。
【００５０】図１７においてツェナーダイオード３５、
抵抗１７、１８の値を調整（場合によってはツェナーダ
イオード３５の位置を抵抗１８とアース２間に変更）す
れば電源電圧の変動に対してゲート電圧が低下し始めて
から検出するまでの期間を変動するように設定すること
もできる。電源電圧が低下した場合、電流値が同じでも
ミラー期間のゲート電圧は低くなる。そのため、ゲート
線のインダクタンスの影響等によりゲート電圧が一定の
ミラー期間に達するまでの期間が長くなる。そのため電
源電圧が低下した場合に検出期間が遅くなるように設定
しておけば、それらの影響により誤動作することを防止
することができる。また、電源電圧が低下した場合はエ
ミッタに対して接地電位の差が低くなるため、ミラー期
間が長くなる。そのため、電源電圧低下時のミラー期間
の範囲に収まる程度に検出期間を遅らせても検知が遅れ
ることはない。
抵抗１７、１８の値を調整（場合によってはツェナーダ
イオード３５の位置を抵抗１８とアース２間に変更）す
れば電源電圧の変動に対してゲート電圧が低下し始めて
から検出するまでの期間を変動するように設定すること
もできる。電源電圧が低下した場合、電流値が同じでも
ミラー期間のゲート電圧は低くなる。そのため、ゲート
線のインダクタンスの影響等によりゲート電圧が一定の
ミラー期間に達するまでの期間が長くなる。そのため電
源電圧が低下した場合に検出期間が遅くなるように設定
しておけば、それらの影響により誤動作することを防止
することができる。また、電源電圧が低下した場合はエ
ミッタに対して接地電位の差が低くなるため、ミラー期
間が長くなる。そのため、電源電圧低下時のミラー期間
の範囲に収まる程度に検出期間を遅らせても検知が遅れ
ることはない。
【００５１】以上のように、本実施の形態によれば、サ
ンプリング信号発生回路７の出力期間が駆動回路の電源
電圧によらず、上記入力制御信号のオフ指令により、ゲ
ート電圧が低下し始めてから一定の期間で出力されるよ
うにしたのでモニター期間のバラツキにより誤動作する
ことを防ぐことができる。
ンプリング信号発生回路７の出力期間が駆動回路の電源
電圧によらず、上記入力制御信号のオフ指令により、ゲ
ート電圧が低下し始めてから一定の期間で出力されるよ
うにしたのでモニター期間のバラツキにより誤動作する
ことを防ぐことができる。
【００５２】また、サンプリング信号発生回路７の出力
期間が電源電圧に依存し、電源電圧が低下する程、出力
期間が遅れるようにしたので、電源電圧低下時にゲート
電圧が一定のミラー期間に達するまでの時間が長くなっ
た場合でも誤動作することを防止することができる。
期間が電源電圧に依存し、電源電圧が低下する程、出力
期間が遅れるようにしたので、電源電圧低下時にゲート
電圧が一定のミラー期間に達するまでの時間が長くなっ
た場合でも誤動作することを防止することができる。
【００５３】実施の形態１１．上述の実施の形態１〜１
０ではゲート電圧を検知する期間を入力制御信号を用い
て設定しているがゲート電圧から直接設定することも可
能である。
０ではゲート電圧を検知する期間を入力制御信号を用い
て設定しているがゲート電圧から直接設定することも可
能である。
【００５４】図１８に本発明の実施の形態１１に係る電
力用半導体素子の駆動回路の構成を示した回路図を示
す。本実施の形態１１では、上記実施の形態１〜１０で
示したサンプリング信号発生回路７をなくし、その代わ
りにタイミング検知回路２００を新たに設けたものであ
る。他の構成は、図１と同じであるため、ここではその
説明を省略する。
力用半導体素子の駆動回路の構成を示した回路図を示
す。本実施の形態１１では、上記実施の形態１〜１０で
示したサンプリング信号発生回路７をなくし、その代わ
りにタイミング検知回路２００を新たに設けたものであ
る。他の構成は、図１と同じであるため、ここではその
説明を省略する。
【００５５】タイミング検知回路２００はミラー期間に
入ったら信号を出力する回路である。これよりミラー期
間に入ったらすぐにゲート電圧検知回路を動作させるこ
とができ、入力制御信号からターンオフするまでの遅れ
時間をより短くできる。また、本実施の形態１１はゲー
ト電圧から直接タイミングを作れるので、入力制御信号
の発生回路に余分な負荷をかけることが無い。
入ったら信号を出力する回路である。これよりミラー期
間に入ったらすぐにゲート電圧検知回路を動作させるこ
とができ、入力制御信号からターンオフするまでの遅れ
時間をより短くできる。また、本実施の形態１１はゲー
ト電圧から直接タイミングを作れるので、入力制御信号
の発生回路に余分な負荷をかけることが無い。
【００５６】図１９に本発明の実施の形態１１のタイミ
ング検知回路２００の具体的回路例を示す。図１９にお
いて、１は電源、３６はキャパシタンス、３７はノー
ド、３８は抵抗、３９はバッファである。図１９に示す
ように、キャパシタンス３６がゲートラインに接続され
ており、キャパシタンス３６と電源１との間には抵抗３
８が接続されている。抵抗３８とキャパシタンス３６と
の間に設けられたノード３７には、図のように、バッフ
ァ３９が接続されており、バッファ３９から出力される
出力信号は、ゲート電圧検知回路９に入力される。
ング検知回路２００の具体的回路例を示す。図１９にお
いて、１は電源、３６はキャパシタンス、３７はノー
ド、３８は抵抗、３９はバッファである。図１９に示す
ように、キャパシタンス３６がゲートラインに接続され
ており、キャパシタンス３６と電源１との間には抵抗３
８が接続されている。抵抗３８とキャパシタンス３６と
の間に設けられたノード３７には、図のように、バッフ
ァ３９が接続されており、バッファ３９から出力される
出力信号は、ゲート電圧検知回路９に入力される。
【００５７】キャパシタンス３６と抵抗３８はハイパス
フィルタを構成する。これによりゲート電位が急激に変
化した時だけノード３７にパルスが発生する。入力制御
信号がＨＩＧＨになりターンオフが始まるとゲート電圧
は低下し始めるが、この時の変化はミラー期間に入ると
きの変化より緩やかである。従って、キャパシタンス３
６と抵抗３８の値を調整することで、この回路はミラー
期間を精確に検知できる。
フィルタを構成する。これによりゲート電位が急激に変
化した時だけノード３７にパルスが発生する。入力制御
信号がＨＩＧＨになりターンオフが始まるとゲート電圧
は低下し始めるが、この時の変化はミラー期間に入ると
きの変化より緩やかである。従って、キャパシタンス３
６と抵抗３８の値を調整することで、この回路はミラー
期間を精確に検知できる。
【００５８】本実施の形態において抵抗３８は電源１に
接続されている。これは仮にアースに抵抗３８を接続し
てしまうと、ターンオフ時にノード３７の電位がアース
以下の値を取ってしまうからである。タイミング検知回
路２００の出力信号はロジック処理できるようにアース
から電源の範囲にあるべきで、このような場合では信号
を処理できない。
接続されている。これは仮にアースに抵抗３８を接続し
てしまうと、ターンオフ時にノード３７の電位がアース
以下の値を取ってしまうからである。タイミング検知回
路２００の出力信号はロジック処理できるようにアース
から電源の範囲にあるべきで、このような場合では信号
を処理できない。
【００５９】逆に、電源１に接続することでノード３７
の電位はアース以上の電圧を常に持つことになる。特に
ターンオフ時のミラー期間に入るときのゲート電圧変化
によって、ノード３７の電位はキャパシタンス３６を介
して低下し、アース電位を取る。
の電位はアース以上の電圧を常に持つことになる。特に
ターンオフ時のミラー期間に入るときのゲート電圧変化
によって、ノード３７の電位はキャパシタンス３６を介
して低下し、アース電位を取る。
【００６０】上記より、本実施の形態のタイミング検知
回路２００はミラー期間に入った時に信号を出力でき
る。
回路２００はミラー期間に入った時に信号を出力でき
る。
【００６１】以上のように、本実施の形態においては、
タイミング検知回路２００を設けて、ミラー期間に入っ
た時をゲート電圧から直接検知するようにしたので、ミ
ラー期間に入ったら、すぐにゲート電圧検知回路９を動
作させることができ、入力制御信号からターンオフする
までの遅れ時間をより短くすることができるとともに、
入力制御信号の発生回路に余分な負荷をかけることを防
止することができる。
タイミング検知回路２００を設けて、ミラー期間に入っ
た時をゲート電圧から直接検知するようにしたので、ミ
ラー期間に入ったら、すぐにゲート電圧検知回路９を動
作させることができ、入力制御信号からターンオフする
までの遅れ時間をより短くすることができるとともに、
入力制御信号の発生回路に余分な負荷をかけることを防
止することができる。
【００６２】このように、本実施の形態によれば、タイ
ミング検知回路２００、ゲート電圧検知回路９、ゲート
電圧制御回路８を設けたので、ターンオフの時だけに動
作するのでターンオン損失は小さくできる。また、通常
時は高速にターンオフするのでターンオフ損失が小さ
い。また、ミラー電圧検出レベルを調節することによ
り、過電流検出レベルをかえることができるので、従来
のような大電流でなく、低い電流でも過電流検出し、サ
ージ電圧の発生を抑える過電流保護を行うことができ
る。また、ミラー期間に入ったらすぐにゲート電圧検知
回路を動作させることができ、入力制御信号からのター
ンオフするまでの遅れ時間をより短くできる。また、ゲ
ート電圧から直接タイミングを作れるので、入力制御信
号の発生回路に余分な負荷をかけることが無い。
ミング検知回路２００、ゲート電圧検知回路９、ゲート
電圧制御回路８を設けたので、ターンオフの時だけに動
作するのでターンオン損失は小さくできる。また、通常
時は高速にターンオフするのでターンオフ損失が小さ
い。また、ミラー電圧検出レベルを調節することによ
り、過電流検出レベルをかえることができるので、従来
のような大電流でなく、低い電流でも過電流検出し、サ
ージ電圧の発生を抑える過電流保護を行うことができ
る。また、ミラー期間に入ったらすぐにゲート電圧検知
回路を動作させることができ、入力制御信号からのター
ンオフするまでの遅れ時間をより短くできる。また、ゲ
ート電圧から直接タイミングを作れるので、入力制御信
号の発生回路に余分な負荷をかけることが無い。
【００６３】さらに、タイミング検知回路２００が、図
１９に示すように、抵抗３８、キャパシタンス３６を用
いた遅延回路、および、バッファ３９により構成されて
いるのでコストを小さくすることができる。また、抵抗
３８あるいはキャパシタンス３６の値を変化させること
で遅れ時間を任意に調整できる。
１９に示すように、抵抗３８、キャパシタンス３６を用
いた遅延回路、および、バッファ３９により構成されて
いるのでコストを小さくすることができる。また、抵抗
３８あるいはキャパシタンス３６の値を変化させること
で遅れ時間を任意に調整できる。
【００６４】実施の形態１２．ゲート電圧検知回路９
は、ＩＧＢＴ１０のゲート電圧を測定する回路である。
ゲート電圧はアース２から電源１までの値をアナログに
変化する。図２０に実施の形態１２によるゲート電圧検
知回路９の例を示す。図２０において、４０はＩＧＢＴ
１０のゲートラインに接続された電圧増幅器、４１はサ
ンプリング信号発生回路７またはタイミング検知回路２
００から出力されるサンプリング信号に基づいて切り替
わるスイッチである。この例ではゲート電圧は電圧増幅
器４０によって任意のレベルに変化および増幅される。
電圧増幅器４０からの出力信号は上記サンプリング信号
発生回路７またはタイミング検知回路２００によって発
生されたサンプリング信号によって制御されるスイッチ
４１によって出力するかどうかが決められる。この例で
はゲート電圧値を検知してアナログ値として出力するの
で、可変的な制御に応用できる。
は、ＩＧＢＴ１０のゲート電圧を測定する回路である。
ゲート電圧はアース２から電源１までの値をアナログに
変化する。図２０に実施の形態１２によるゲート電圧検
知回路９の例を示す。図２０において、４０はＩＧＢＴ
１０のゲートラインに接続された電圧増幅器、４１はサ
ンプリング信号発生回路７またはタイミング検知回路２
００から出力されるサンプリング信号に基づいて切り替
わるスイッチである。この例ではゲート電圧は電圧増幅
器４０によって任意のレベルに変化および増幅される。
電圧増幅器４０からの出力信号は上記サンプリング信号
発生回路７またはタイミング検知回路２００によって発
生されたサンプリング信号によって制御されるスイッチ
４１によって出力するかどうかが決められる。この例で
はゲート電圧値を検知してアナログ値として出力するの
で、可変的な制御に応用できる。
【００６５】以上のように、本実施の形態によれば、ゲ
ート電圧検知回路９が、電力用半導体素子のゲートライ
ンに接続され、ゲート電圧を所定のレベルに増幅する電
圧増幅器４０と、電圧増幅器４０に接続され、タイミン
グ検知回路２００から出力される信号に基づいて切り替
わるスイッチ４１とを備えているので、ゲート電圧検知
回路９が電圧増幅器４０とサンプリング信号発生回路７
から作られた信号で切り替わるスイッチ４１で構成さ
れ、検知した情報がアナログ値として出力されるので、
可変的な制御に応用できる。
ート電圧検知回路９が、電力用半導体素子のゲートライ
ンに接続され、ゲート電圧を所定のレベルに増幅する電
圧増幅器４０と、電圧増幅器４０に接続され、タイミン
グ検知回路２００から出力される信号に基づいて切り替
わるスイッチ４１とを備えているので、ゲート電圧検知
回路９が電圧増幅器４０とサンプリング信号発生回路７
から作られた信号で切り替わるスイッチ４１で構成さ
れ、検知した情報がアナログ値として出力されるので、
可変的な制御に応用できる。
【００６６】実施の形態１３．図２１に実施の形態１３
であるゲート電圧検知回路９の例を示す。図２１におい
て、４１はサンプリング信号発生回路７またはタイミン
グ検知回路２００から出力されるサンプリング信号に基
づいて切り替わるスイッチ、４２はＩＧＢＴ１０のゲー
トラインに接続され、ゲート電圧が後述する参照電圧発
生調整回路４３から出力される参照電圧に対してＬＯＷ
かＨＩＧＨかを検知する電圧比較器、４３は予め設定さ
れた所定の参照電圧を出力する参照電圧発生調整回路で
ある。この例では、ゲート電圧が、参照電圧発生調整回
路４３が出力する参照電圧より大きいかどうかを電圧比
較器４２が判断して出力をＬＯＷかＨＩＧＨの２値で出
力する。電圧比較器４２からの出力信号は上記サンプリ
ング信号発生回路７またはタイミング検知回路２００に
よって発生されたサンプリング信号によって制御される
スイッチ４１によって出力するかどうかが決められる。
であるゲート電圧検知回路９の例を示す。図２１におい
て、４１はサンプリング信号発生回路７またはタイミン
グ検知回路２００から出力されるサンプリング信号に基
づいて切り替わるスイッチ、４２はＩＧＢＴ１０のゲー
トラインに接続され、ゲート電圧が後述する参照電圧発
生調整回路４３から出力される参照電圧に対してＬＯＷ
かＨＩＧＨかを検知する電圧比較器、４３は予め設定さ
れた所定の参照電圧を出力する参照電圧発生調整回路で
ある。この例では、ゲート電圧が、参照電圧発生調整回
路４３が出力する参照電圧より大きいかどうかを電圧比
較器４２が判断して出力をＬＯＷかＨＩＧＨの２値で出
力する。電圧比較器４２からの出力信号は上記サンプリ
ング信号発生回路７またはタイミング検知回路２００に
よって発生されたサンプリング信号によって制御される
スイッチ４１によって出力するかどうかが決められる。
【００６７】上述したように電流値によってミラー電圧
が一意に決まるので、参照電圧を所定のミラー電圧の値
に設定しておけば、それ以上の電流が流れたときに電圧
比較器４２の出力を切り替えることができる。
が一意に決まるので、参照電圧を所定のミラー電圧の値
に設定しておけば、それ以上の電流が流れたときに電圧
比較器４２の出力を切り替えることができる。
【００６８】この例ではゲート電圧値を検知してディジ
タル値として出力するので、可変的な制御には応用でき
ないが、ノイズに強く、誤動作しにくい回路を構成でき
る。
タル値として出力するので、可変的な制御には応用でき
ないが、ノイズに強く、誤動作しにくい回路を構成でき
る。
【００６９】実施の形態１４．図２２に実施の形態１４
であるゲート電圧検知回路９の例を示す。図２２におい
て、１は電源、２はアース、４４，４９はツェナーダイ
オード、４５，５０はダイオード、４６，４８，５１，
５５は抵抗、４７はＭＯＳトランジスタ、５２はバイポ
ーラトランジスタ、５３はキャパシタンス、５４はバッ
ファである。
であるゲート電圧検知回路９の例を示す。図２２におい
て、１は電源、２はアース、４４，４９はツェナーダイ
オード、４５，５０はダイオード、４６，４８，５１，
５５は抵抗、４７はＭＯＳトランジスタ、５２はバイポ
ーラトランジスタ、５３はキャパシタンス、５４はバッ
ファである。
【００７０】ツェナーダイオード４９、抵抗４８、ＭＯ
Ｓトランジスタ４７は検知回路を動作させるかどうかを
決める回路である。図のように、ツェナーダイオード４
９がサンプリング信号発生回路７またはタイミング検知
回路２００に接続され、当該ツェナーダイオード４９の
他端にＭＯＳトランジスタ４７が接続されている。ツェ
ナーダイオード４９とＭＯＳトランジスタ４７との間に
設けられたノードとアース２との間に抵抗４８が接続さ
れている。ツェナーダイオード４９の降伏電圧とＭＯＳ
トランジスタ４７の閾値電圧の和より大きな電圧がサン
プリング信号より入力されると検知回路はＯＮ状態とな
る。ここでツェナーダイオード４９を入れることでＯＮ
するときの電圧を制御できる。また抵抗４８はツェナー
ダイオード４９とＭＯＳトランジスタ４７の間の電荷を
放電させるためのものである。従って、ツェナーダイオ
ードを使わない場合、これらは無くても良い。
Ｓトランジスタ４７は検知回路を動作させるかどうかを
決める回路である。図のように、ツェナーダイオード４
９がサンプリング信号発生回路７またはタイミング検知
回路２００に接続され、当該ツェナーダイオード４９の
他端にＭＯＳトランジスタ４７が接続されている。ツェ
ナーダイオード４９とＭＯＳトランジスタ４７との間に
設けられたノードとアース２との間に抵抗４８が接続さ
れている。ツェナーダイオード４９の降伏電圧とＭＯＳ
トランジスタ４７の閾値電圧の和より大きな電圧がサン
プリング信号より入力されると検知回路はＯＮ状態とな
る。ここでツェナーダイオード４９を入れることでＯＮ
するときの電圧を制御できる。また抵抗４８はツェナー
ダイオード４９とＭＯＳトランジスタ４７の間の電荷を
放電させるためのものである。従って、ツェナーダイオ
ードを使わない場合、これらは無くても良い。
【００７１】抵抗５５、キャパシタンス５３、バッファ
５４は検知した信号を出力するための回路である。図に
示すように、バッファ５４がゲート電圧制御回路８に接
続されており、バッファ５４と電源１との間には抵抗５
５が接続されている。バッファ５４と抵抗５５との間に
設けられたノードとアースとの間にキャパシタンス５３
が接続されている。ここでキャパシタンス５３の電圧は
抵抗５５を介して電源１に接続されているのでノーマリ
ーＨＩＧＨとなっている。ここでバッファ５４はキャパ
シタンスの信号を受けて電流増幅または電圧増幅するも
のである。従って、バッファ５４の代わりにインバータ
を用いた場合、論理が反転するが、はじめからそのよう
な論理構成の上で回路を組めばよいので問題はない。
５４は検知した信号を出力するための回路である。図に
示すように、バッファ５４がゲート電圧制御回路８に接
続されており、バッファ５４と電源１との間には抵抗５
５が接続されている。バッファ５４と抵抗５５との間に
設けられたノードとアースとの間にキャパシタンス５３
が接続されている。ここでキャパシタンス５３の電圧は
抵抗５５を介して電源１に接続されているのでノーマリ
ーＨＩＧＨとなっている。ここでバッファ５４はキャパ
シタンスの信号を受けて電流増幅または電圧増幅するも
のである。従って、バッファ５４の代わりにインバータ
を用いた場合、論理が反転するが、はじめからそのよう
な論理構成の上で回路を組めばよいので問題はない。
【００７２】ツェナーダイオード４４、ダイオード４
５，５０、抵抗４６，５１、バイポーラトランジスタ５
２は、ゲート電圧を検知するための回路である。図のよ
うに、ツェナーダイオード４４がＩＧＢＴ１０のゲート
ラインに接続されており、ツェナーダイオード４４の他
端にダイオード４５が接続されており、ダイオード４５
の他端には抵抗４６が接続されている。抵抗４６には、
上述のＭＯＳトランジスタ４７が接続されている。ダイ
オード４５と抵抗４６との間に設けられたノードと、上
述したバッファ５４と抵抗５５との間に設けられたノー
ドとの間には、図のように、ダイオード４５側から順
に、ダイオード５０、抵抗５１、バイポーラトランジス
タ５２が接続されている。
５，５０、抵抗４６，５１、バイポーラトランジスタ５
２は、ゲート電圧を検知するための回路である。図のよ
うに、ツェナーダイオード４４がＩＧＢＴ１０のゲート
ラインに接続されており、ツェナーダイオード４４の他
端にダイオード４５が接続されており、ダイオード４５
の他端には抵抗４６が接続されている。抵抗４６には、
上述のＭＯＳトランジスタ４７が接続されている。ダイ
オード４５と抵抗４６との間に設けられたノードと、上
述したバッファ５４と抵抗５５との間に設けられたノー
ドとの間には、図のように、ダイオード４５側から順
に、ダイオード５０、抵抗５１、バイポーラトランジス
タ５２が接続されている。
【００７３】以下に本実施の形態の動作方法を示す。ま
ず、ＭＯＳトランジスタ４７がオフの場合、抵抗４６の
端子間に電圧は生じない。従って、バイポーラトランジ
スタ５２がＯＮしないので、キャパシタンス５３の電荷
は放電されず、ＨＩＧＨのままである。これより出力信
号はＨＩＧＨとなっている。
ず、ＭＯＳトランジスタ４７がオフの場合、抵抗４６の
端子間に電圧は生じない。従って、バイポーラトランジ
スタ５２がＯＮしないので、キャパシタンス５３の電荷
は放電されず、ＨＩＧＨのままである。これより出力信
号はＨＩＧＨとなっている。
【００７４】これに対しサンプリング信号を受けてＭＯ
Ｓトランジスタ４７がオンしたとする。するとＭＯＳト
ランジスタ４７のオン抵抗が十分低い場合、抵抗４６の
一方の端子はアース電位と考えてよい。従って、抵抗４
６にかかる電圧はゲート電圧からツェナーダイオード４
４の降伏電圧とダイオード４５の順方向のオン電圧を引
いた電圧が生じることになる。
Ｓトランジスタ４７がオンしたとする。するとＭＯＳト
ランジスタ４７のオン抵抗が十分低い場合、抵抗４６の
一方の端子はアース電位と考えてよい。従って、抵抗４
６にかかる電圧はゲート電圧からツェナーダイオード４
４の降伏電圧とダイオード４５の順方向のオン電圧を引
いた電圧が生じることになる。
【００７５】これよりゲート電圧が十分大きい場合、抵
抗４６にかかる電圧が十分大きくなりバイポーラトラン
ジスタ５２はＯＮ状態となる。従って、キャパシタンス
５３の電圧はバイポーラトランジスタ５２を介してアー
スに放電されるので、出力信号はＬＯＷとなる。
抗４６にかかる電圧が十分大きくなりバイポーラトラン
ジスタ５２はＯＮ状態となる。従って、キャパシタンス
５３の電圧はバイポーラトランジスタ５２を介してアー
スに放電されるので、出力信号はＬＯＷとなる。
【００７６】逆に、ゲート電圧が十分低い場合、抵抗に
電圧は生じない。従って、バイポーラトランジスタ５２
はＯＦＦ状態のままであるので、キャパシタンス５３の
電荷は放電されず、出力信号はＨＩＧＨのままとなる。
電圧は生じない。従って、バイポーラトランジスタ５２
はＯＦＦ状態のままであるので、キャパシタンス５３の
電荷は放電されず、出力信号はＨＩＧＨのままとなる。
【００７７】即ち、過電流であると判断したい電流値の
ときのミラー電圧に於いて、抵抗４６に電圧が発生する
ようにツェナーダイオード４４の降伏電圧を選ぶ。また
サンプル信号発生回路７またはタイミング検知回路２０
０を調整してミラー期間時のゲート電圧、即ち、ミラー
電圧を検知できるようにする。これらによって本例では
過電流であるかどうかの判断ができる。
ときのミラー電圧に於いて、抵抗４６に電圧が発生する
ようにツェナーダイオード４４の降伏電圧を選ぶ。また
サンプル信号発生回路７またはタイミング検知回路２０
０を調整してミラー期間時のゲート電圧、即ち、ミラー
電圧を検知できるようにする。これらによって本例では
過電流であるかどうかの判断ができる。
【００７８】尚、ＯＮ状態となったバイポーラトランジ
スタ５２はバイアス電流の大きさによってコレクタ電流
値を変えられるが、これは抵抗５１と抵抗４６の調整で
変えることができる。
スタ５２はバイアス電流の大きさによってコレクタ電流
値を変えられるが、これは抵抗５１と抵抗４６の調整で
変えることができる。
【００７９】また、ダイオード５０は逆方向に電流が流
れないように入れているが、無くても良い。
れないように入れているが、無くても良い。
【００８０】また、ダイオード４５はツェナーダイオー
ド４４の温度特性を補正するものであり、温度変化がな
い場合には用いなくても良い。
ド４４の温度特性を補正するものであり、温度変化がな
い場合には用いなくても良い。
【００８１】また、バッファ５４は駆動能力と論理合成
をしやすくするために挿入されているものなので、無く
ても良い。
をしやすくするために挿入されているものなので、無く
ても良い。
【００８２】実施の形態１５．実施の形態１３に示すよ
うな電圧比較器４２としてコンパレータを用いたゲート
電圧検知回路９の具体的回路例を図２３に示す。図にお
いて、５６はゲート電圧の分圧値と参照電圧発生調整回
路４３からの入力を比較し、出力するコンパレータ、５
７、５８は電源１を分圧し、参照電圧発生調整回路４３
を構成する抵抗、５９、６０はゲート電圧を分圧する抵
抗、４７は抵抗６０と並列接続され、サンプリング信号
発生回路７またはタイミング検知回路２００からのサン
プリング信号によって動作するＭＯＳトランジスタ、６
１はフィルタとしてのコンデンサ、６２は電源１とコン
パレータ５６の出力間に接続された抵抗、６３はフィル
タとしてのコンデンサである。
うな電圧比較器４２としてコンパレータを用いたゲート
電圧検知回路９の具体的回路例を図２３に示す。図にお
いて、５６はゲート電圧の分圧値と参照電圧発生調整回
路４３からの入力を比較し、出力するコンパレータ、５
７、５８は電源１を分圧し、参照電圧発生調整回路４３
を構成する抵抗、５９、６０はゲート電圧を分圧する抵
抗、４７は抵抗６０と並列接続され、サンプリング信号
発生回路７またはタイミング検知回路２００からのサン
プリング信号によって動作するＭＯＳトランジスタ、６
１はフィルタとしてのコンデンサ、６２は電源１とコン
パレータ５６の出力間に接続された抵抗、６３はフィル
タとしてのコンデンサである。
【００８３】定常オン状態ではサンプリング信号発生回
路７またはタイミング検知回路２００よりＭＯＳトラン
ジスタ４７にオン指令が入力されており、抵抗６０は短
絡される。本実施の形態ではサンプリング信号をＭＯＳ
トランジスタ４７に直接入力しているが実施の形態１４
に示すようにツェナーダイオード４９、抵抗４８を用い
ても良い。抵抗６０が短絡されるためコンパレータ５６
へのゲート電圧側の入力はほぼ接地電位となり、参照電
圧発生調整回路４３より入力される電圧より低いため検
知されない。オフ動作時のミラー期間にはサンプリング
信号発生回路７またはタイミング検知回路２００よりＭ
ＯＳトランジスタ４７のオフ指令が出され、ＭＯＳトラ
ンジスタ４７はオフする。それによりコンパレータ５６
にはゲート電圧を抵抗５９、６０で分圧した値が入力さ
れる。その値が参照電圧発生調整回路４３からの入力電
圧より高い場合はコンパレータ５６が動作し、検出信号
が出力される。コンパレータ５６の出力は抵抗６２を通
して電源１に接続されており、コンパレータ５６の動作
により、ＨＩＧＨまたはＬＯＷが出力されるが、コンパ
レータ５６の入力側の接続法によって、過電流時にＬＯ
Ｗ、通常時にＨＩＧＨを出力するか、あるいは、過電流
時にＨＩＧＨ、通常時にＬＯＷを出力するかのいずれに
も設定でき、出力信号を受けるゲート電圧設定回路の状
態によって決められる。
路７またはタイミング検知回路２００よりＭＯＳトラン
ジスタ４７にオン指令が入力されており、抵抗６０は短
絡される。本実施の形態ではサンプリング信号をＭＯＳ
トランジスタ４７に直接入力しているが実施の形態１４
に示すようにツェナーダイオード４９、抵抗４８を用い
ても良い。抵抗６０が短絡されるためコンパレータ５６
へのゲート電圧側の入力はほぼ接地電位となり、参照電
圧発生調整回路４３より入力される電圧より低いため検
知されない。オフ動作時のミラー期間にはサンプリング
信号発生回路７またはタイミング検知回路２００よりＭ
ＯＳトランジスタ４７のオフ指令が出され、ＭＯＳトラ
ンジスタ４７はオフする。それによりコンパレータ５６
にはゲート電圧を抵抗５９、６０で分圧した値が入力さ
れる。その値が参照電圧発生調整回路４３からの入力電
圧より高い場合はコンパレータ５６が動作し、検出信号
が出力される。コンパレータ５６の出力は抵抗６２を通
して電源１に接続されており、コンパレータ５６の動作
により、ＨＩＧＨまたはＬＯＷが出力されるが、コンパ
レータ５６の入力側の接続法によって、過電流時にＬＯ
Ｗ、通常時にＨＩＧＨを出力するか、あるいは、過電流
時にＨＩＧＨ、通常時にＬＯＷを出力するかのいずれに
も設定でき、出力信号を受けるゲート電圧設定回路の状
態によって決められる。
【００８４】従って、本実施の形態のような構成とすれ
ば過電流であると判断したい電流値の時のミラー電圧に
於いて、コンパレータ５６のゲート電圧を分圧した入力
が参照電圧発生調整回路４３からの入力より高くなるよ
うに抵抗５７〜６０を調整すれば、過電流であるかどう
か判断し、出力することができる。
ば過電流であると判断したい電流値の時のミラー電圧に
於いて、コンパレータ５６のゲート電圧を分圧した入力
が参照電圧発生調整回路４３からの入力より高くなるよ
うに抵抗５７〜６０を調整すれば、過電流であるかどう
か判断し、出力することができる。
【００８５】以上のように、本実施の形態によれば、ゲ
ート電圧検知回路９が、予め設定された所定の参照電圧
を出力する参照電圧発生調整回路４３と、電力用半導体
素子のゲートラインに接続され、電力用半導体素子のゲ
ート電圧が、上記参照電圧よりも、大きいかまたは小さ
いかを検知するコンパレータ５６と、コンパレータ５６
に接続され、タイミング検知回路２００から出力される
信号に基づいて切り替わるスイッチ４７とを備えている
ので、ゲート電圧検知回路９が、コンパレータと、基準
電圧を発生するための回路と、サンプリング信号発生回
路から作られた信号で切り替わるスイッチで構成され、
検知した情報がディジタル値として出力されるので、ノ
イズに強く、誤動作しにくい回路を構成できる。
ート電圧検知回路９が、予め設定された所定の参照電圧
を出力する参照電圧発生調整回路４３と、電力用半導体
素子のゲートラインに接続され、電力用半導体素子のゲ
ート電圧が、上記参照電圧よりも、大きいかまたは小さ
いかを検知するコンパレータ５６と、コンパレータ５６
に接続され、タイミング検知回路２００から出力される
信号に基づいて切り替わるスイッチ４７とを備えている
ので、ゲート電圧検知回路９が、コンパレータと、基準
電圧を発生するための回路と、サンプリング信号発生回
路から作られた信号で切り替わるスイッチで構成され、
検知した情報がディジタル値として出力されるので、ノ
イズに強く、誤動作しにくい回路を構成できる。
【００８６】実施の形態１６．図２４に実施の形態１５
とはまた別の形態によるゲート電圧検知回路９の具体例
回路例を示す。本実施の形態では実施の形態１３に示す
電圧比較器４２としてバイポーラトランジスタ６４を用
いて参照電圧発生調整回路４３とゲート電圧を比較して
いる。図に於いて、６４はバイポーラトランジスタ、６
５は電流の逆流を防ぐダイオード、６６は参照電圧発生
調整回路４３の出力とバイポーラトランジスタ６４のエ
ミッタ間に接続された抵抗、６７は参照電圧発生調整回
路４３の出力とバイポーラトランジスタ６４のベース間
に接続された抵抗、６８は一端がバイポーラトランジス
タに接続され、他端がＭＯＳトランジスタ４７、抵抗６
０、キャパシタンス６１と接続された抵抗である。他の
構成については、図２３と同様であるため、ここではそ
の説明を省略する。
とはまた別の形態によるゲート電圧検知回路９の具体例
回路例を示す。本実施の形態では実施の形態１３に示す
電圧比較器４２としてバイポーラトランジスタ６４を用
いて参照電圧発生調整回路４３とゲート電圧を比較して
いる。図に於いて、６４はバイポーラトランジスタ、６
５は電流の逆流を防ぐダイオード、６６は参照電圧発生
調整回路４３の出力とバイポーラトランジスタ６４のエ
ミッタ間に接続された抵抗、６７は参照電圧発生調整回
路４３の出力とバイポーラトランジスタ６４のベース間
に接続された抵抗、６８は一端がバイポーラトランジス
タに接続され、他端がＭＯＳトランジスタ４７、抵抗６
０、キャパシタンス６１と接続された抵抗である。他の
構成については、図２３と同様であるため、ここではそ
の説明を省略する。
【００８７】定常オン状態ではサンプリング信号発生回
路７またはタイミング検知回路２００よりＭＯＳトラン
ジスタ４７にオン指令が入力されており、出力信号はほ
ぼアース電位となる。オフ時のミラー期間にはＭＯＳト
ランジスタ４７にオフ指令が入力され、ＭＯＳトランジ
スタ４７はオフする。ミラー期間中のゲート電圧が参照
電圧発生調整回路４３の電圧より高い場合は抵抗６６に
電流が流れ、バイポーラトランジスタ６４のベース−エ
ミッタ間に電圧が生じ、バイポーラトランジスタ６４が
導通する。抵抗６８、６０に電流が流れるため、抵抗６
０に電圧が生じ、その電圧を出力信号として出力する。
路７またはタイミング検知回路２００よりＭＯＳトラン
ジスタ４７にオン指令が入力されており、出力信号はほ
ぼアース電位となる。オフ時のミラー期間にはＭＯＳト
ランジスタ４７にオフ指令が入力され、ＭＯＳトランジ
スタ４７はオフする。ミラー期間中のゲート電圧が参照
電圧発生調整回路４３の電圧より高い場合は抵抗６６に
電流が流れ、バイポーラトランジスタ６４のベース−エ
ミッタ間に電圧が生じ、バイポーラトランジスタ６４が
導通する。抵抗６８、６０に電流が流れるため、抵抗６
０に電圧が生じ、その電圧を出力信号として出力する。
【００８８】従って本実施の形態のような構成としても
過電流であると判断したい電流値の時のミラー電圧に於
いて、ゲートの入力電圧が参照電圧発生調整回路４３の
電圧からの入力より高くなるように抵抗５７、５８を調
整すれば、過電流であるかどうか判断し、出力すること
ができる。
過電流であると判断したい電流値の時のミラー電圧に於
いて、ゲートの入力電圧が参照電圧発生調整回路４３の
電圧からの入力より高くなるように抵抗５７、５８を調
整すれば、過電流であるかどうか判断し、出力すること
ができる。
【００８９】実施の形態１７．上記実施の形態１４〜１
６に示すようなゲート電圧検知回路を用いた場合、ＩＧ
ＢＴ１０を駆動する電源電圧が変動した場合に、ゲート
電圧が変動し、過電流を検知する電流レベルが変動する
場合がある。図２５にＩＧＢＴ１０をターンオフする際
の回路構成を簡略化したものを示す。ＩＧＢＴ１０には
内部にバランス抵抗６９を含んでいる場合があり。ま
た、ＩＧＢＴ１０のエミッタにゲートを駆動する電源と
は別にエミッタ電源７０を用いる場合がある。図ではそ
のような場合を示している。ゲート電圧検知回路８に出
力されるミラー期間中のアース電位から見たゲート電圧
Vgは接地電位から見るとエミッタ電圧Ve、電流によって
決められるオフ時のミラー期間中のゲート−エミッタ間
電圧Vgem、バランス抵抗R1、オフ時のゲート抵抗R2を用
いて次で与えられる。
６に示すようなゲート電圧検知回路を用いた場合、ＩＧ
ＢＴ１０を駆動する電源電圧が変動した場合に、ゲート
電圧が変動し、過電流を検知する電流レベルが変動する
場合がある。図２５にＩＧＢＴ１０をターンオフする際
の回路構成を簡略化したものを示す。ＩＧＢＴ１０には
内部にバランス抵抗６９を含んでいる場合があり。ま
た、ＩＧＢＴ１０のエミッタにゲートを駆動する電源と
は別にエミッタ電源７０を用いる場合がある。図ではそ
のような場合を示している。ゲート電圧検知回路８に出
力されるミラー期間中のアース電位から見たゲート電圧
Vgは接地電位から見るとエミッタ電圧Ve、電流によって
決められるオフ時のミラー期間中のゲート−エミッタ間
電圧Vgem、バランス抵抗R1、オフ時のゲート抵抗R2を用
いて次で与えられる。
【００９０】
Vg ＝ （Ve＋Vgem）R2/(R1+R2) (1)
【００９１】Vgemは電流によって定まり、電源電圧によ
って変化しないが、電源電圧変動によりエミッタ電源７
０の電圧Veが変化する場合には、ゲート電圧Vgが変化す
る。そのため、過電流を検知する電流レベルが変化す
る。
って変化しないが、電源電圧変動によりエミッタ電源７
０の電圧Veが変化する場合には、ゲート電圧Vgが変化す
る。そのため、過電流を検知する電流レベルが変化す
る。
【００９２】そのため、実施の形態１５や１６に示すよ
うに参照電圧発生調整回路４３を用いる場合、電流値が
同じでも電源電圧の変動によりゲート電圧が変動するの
に合わせて出力する電圧が変動する参照電圧発生調整回
路４３を用いれば電源電圧変動時も同じ電流値で検知す
ることが可能となる。
うに参照電圧発生調整回路４３を用いる場合、電流値が
同じでも電源電圧の変動によりゲート電圧が変動するの
に合わせて出力する電圧が変動する参照電圧発生調整回
路４３を用いれば電源電圧変動時も同じ電流値で検知す
ることが可能となる。
【００９３】図２６に本発明の実施の形態１７による電
力用半導体素子の駆動回路を示す。過電流検知回路の具
体的構成を示してある。実施の形態１５や１６に示す参
照電圧発生調整回路４３に加えて、参照電圧発生調整回
路４３の電源１と抵抗５７間にツェナーダイオード７１
が挿入されている。(1)式より一般にエミッタ電圧Veは
電源電圧Vcc、定常時のゲート−エミッタ間電圧Vgeより
Ve = Vcc-Vgeで与えられる。そのため(1)式は以下とな
る。
力用半導体素子の駆動回路を示す。過電流検知回路の具
体的構成を示してある。実施の形態１５や１６に示す参
照電圧発生調整回路４３に加えて、参照電圧発生調整回
路４３の電源１と抵抗５７間にツェナーダイオード７１
が挿入されている。(1)式より一般にエミッタ電圧Veは
電源電圧Vcc、定常時のゲート−エミッタ間電圧Vgeより
Ve = Vcc-Vgeで与えられる。そのため(1)式は以下とな
る。
【００９４】
Vg ＝ (Vcc - (Vge - Vgem)) R2/(R1+R2) (2)
【００９５】これより、ツェナーダイオード７１の電圧
をVge−Vgem、参照電圧発生調整回路４３の抵抗５７、
５８の抵抗比をバランス抵抗６９とオフ時のゲート抵抗
５の抵抗比と同程度にすれば設定したい電流値における
ゲート電圧と同じ、参照電圧発生回路の４３の電圧を得
ることができ、それを電圧比較器で比較することによ
り、電源電圧が変動した場合でも一定の電流で検知する
ことができる。そのため電源電圧が変動した場合でも検
知したい電流値で検知しない、検知したい電流値以下で
検知するというような誤動作を防止することができる。
実施の形態１５のようにゲート電圧をさらに分圧して比
較する場合には(2)にさらに分圧比によって分圧された
値と同様の分圧比となるように参照電圧発生調整回路の
抵抗を設定すればよい。
をVge−Vgem、参照電圧発生調整回路４３の抵抗５７、
５８の抵抗比をバランス抵抗６９とオフ時のゲート抵抗
５の抵抗比と同程度にすれば設定したい電流値における
ゲート電圧と同じ、参照電圧発生回路の４３の電圧を得
ることができ、それを電圧比較器で比較することによ
り、電源電圧が変動した場合でも一定の電流で検知する
ことができる。そのため電源電圧が変動した場合でも検
知したい電流値で検知しない、検知したい電流値以下で
検知するというような誤動作を防止することができる。
実施の形態１５のようにゲート電圧をさらに分圧して比
較する場合には(2)にさらに分圧比によって分圧された
値と同様の分圧比となるように参照電圧発生調整回路の
抵抗を設定すればよい。
【００９６】以上のように、本実施の形態によれば、ゲ
ート電圧検知回路が駆動回路の電源電圧の変動により、
上記ミラー電圧が変動した場合でも、過電流に対する検
知レベルは変化せず、一定以上の電流が流れた場合に過
電流検知信号を出力するようにしたので、電源電圧が変
動した場合でも検知したい電流値で検知しない、検知し
たい電流値以下で検知するというような誤動作を防止す
ることができる。
ート電圧検知回路が駆動回路の電源電圧の変動により、
上記ミラー電圧が変動した場合でも、過電流に対する検
知レベルは変化せず、一定以上の電流が流れた場合に過
電流検知信号を出力するようにしたので、電源電圧が変
動した場合でも検知したい電流値で検知しない、検知し
たい電流値以下で検知するというような誤動作を防止す
ることができる。
【００９７】実施の形態１８．図２７に実施の形態１８
となる電力用半導体素子の駆動回路の過電流検知回路の
具体例を示す。実施の形態１４においてもダイオードを
用いた温度補正について述べているがここでは実施の形
態１６に示す回路を例としてより具体的な方式について
示す。図２７では、上記の実施の形態１６（図２４）の
構成に加えて、参照電圧発生調整回路４３内の抵抗５７
と電源１との間に、ツェナーダイオード７１、ダイオー
ド７４、７３、７２を挿入している。他の構成は、図２
４と同様である。ツェナーダイオード７１は実施の形態
１７で述べた電源電電圧変動時の誤動作を防止するもの
である。一般にツェナーダイオード、ダイオード、バイ
ポーラトランジスタ等の素子は温度によってオン電圧が
変化する。そのためこれらの素子を用いて過電流検知回
路を構成する場合には過電流を検知する電流レベルが変
化する可能性がある。そのため逆の温度特性を持つ素子
を用いたり、電圧比較器４２を用いる場合にはゲート電
圧入力側と参照電圧発生調整回路４３に同じ温度特性を
持つ素子を用いる等で温度によって過電流検知レベルが
変化するのを補正することができる。図２７の回路では
ゲート電圧からの入力に対し、ダイオード６５を用いて
いる。そのため参照電圧発生調整回路４３にダイオード
７２を挿入すれば、温度による特性変化を相殺すること
ができる。また、バイポーラトランジスタ６４を用いて
いるため、参照電圧発生調整回路４３に同様の温度特性
を持つダイオード７３を挿入することで温度による特性
変化を相殺することができる。また、参照電圧発生調整
回路４３に用いるツェナーダイオード７１は用いる電圧
によって温度による電圧変動が異なる。温度による電圧
変動は温度上昇時に電圧が低下する場合と上昇する場合
があり、上昇する場合は図２７のように逆に温度上昇に
よって低下するダイオード７４を参照電圧発生調整回路
４３に挿入すればよい。逆に低下する場合はゲート電圧
入力側にダイオード６５と直列に同様の温度特性を持つ
ダイオードを挿入すればよい。挿入するダイオードは１
つであっても良いし、複数個を用いて温度特性が同程度
になるようにしても良い。
となる電力用半導体素子の駆動回路の過電流検知回路の
具体例を示す。実施の形態１４においてもダイオードを
用いた温度補正について述べているがここでは実施の形
態１６に示す回路を例としてより具体的な方式について
示す。図２７では、上記の実施の形態１６（図２４）の
構成に加えて、参照電圧発生調整回路４３内の抵抗５７
と電源１との間に、ツェナーダイオード７１、ダイオー
ド７４、７３、７２を挿入している。他の構成は、図２
４と同様である。ツェナーダイオード７１は実施の形態
１７で述べた電源電電圧変動時の誤動作を防止するもの
である。一般にツェナーダイオード、ダイオード、バイ
ポーラトランジスタ等の素子は温度によってオン電圧が
変化する。そのためこれらの素子を用いて過電流検知回
路を構成する場合には過電流を検知する電流レベルが変
化する可能性がある。そのため逆の温度特性を持つ素子
を用いたり、電圧比較器４２を用いる場合にはゲート電
圧入力側と参照電圧発生調整回路４３に同じ温度特性を
持つ素子を用いる等で温度によって過電流検知レベルが
変化するのを補正することができる。図２７の回路では
ゲート電圧からの入力に対し、ダイオード６５を用いて
いる。そのため参照電圧発生調整回路４３にダイオード
７２を挿入すれば、温度による特性変化を相殺すること
ができる。また、バイポーラトランジスタ６４を用いて
いるため、参照電圧発生調整回路４３に同様の温度特性
を持つダイオード７３を挿入することで温度による特性
変化を相殺することができる。また、参照電圧発生調整
回路４３に用いるツェナーダイオード７１は用いる電圧
によって温度による電圧変動が異なる。温度による電圧
変動は温度上昇時に電圧が低下する場合と上昇する場合
があり、上昇する場合は図２７のように逆に温度上昇に
よって低下するダイオード７４を参照電圧発生調整回路
４３に挿入すればよい。逆に低下する場合はゲート電圧
入力側にダイオード６５と直列に同様の温度特性を持つ
ダイオードを挿入すればよい。挿入するダイオードは１
つであっても良いし、複数個を用いて温度特性が同程度
になるようにしても良い。
【００９８】ここでは説明上、１つの素子に１つのダイ
オードを用いているが必ずしもそうする必要はなく、全
体で温度特性が同じになるようになればよい。また、ダ
イオードを用いた場合、オン電圧分バイポーラトランジ
スタ６４に入力される電圧が変わるためツェナーダイオ
ード７１の調整が必要である。また、ここではバイポー
ラトランジスタ６４を用いた場合について述べたが、他
の方式に於いても同様に温度に対する補正を行うことが
できる。
オードを用いているが必ずしもそうする必要はなく、全
体で温度特性が同じになるようになればよい。また、ダ
イオードを用いた場合、オン電圧分バイポーラトランジ
スタ６４に入力される電圧が変わるためツェナーダイオ
ード７１の調整が必要である。また、ここではバイポー
ラトランジスタ６４を用いた場合について述べたが、他
の方式に於いても同様に温度に対する補正を行うことが
できる。
【００９９】このように温度に対する補正を行ったため
温度が変化した場合でも検知したい電流値で検知しな
い、検知したい電流値以下で検知するというような誤動
作を防止することができる。
温度が変化した場合でも検知したい電流値で検知しな
い、検知したい電流値以下で検知するというような誤動
作を防止することができる。
【０１００】また、上記ゲート電圧検知回路が駆動回路
の電源電圧の変動により、上記ミラー電圧が変動した場
合でも、過電流に対する検知レベルは変化せず、一定以
上の電流が流れた場合に過電流検知信号を出力するよう
にしたので、電源電圧が変動した場合でも検知したい電
流値で検知しない、検知したい電流値以下で検知すると
いうような誤動作を防止することができる。
の電源電圧の変動により、上記ミラー電圧が変動した場
合でも、過電流に対する検知レベルは変化せず、一定以
上の電流が流れた場合に過電流検知信号を出力するよう
にしたので、電源電圧が変動した場合でも検知したい電
流値で検知しない、検知したい電流値以下で検知すると
いうような誤動作を防止することができる。
【０１０１】また、上記ゲート電圧検知回路が駆動回路
の温度が変動した場合でも、過電流に対する検知レベル
は変化せず、一定以上の電流が流れた場合に過電流検知
信号を出力するようにしたので、温度が変化した場合で
も検知したい電流値で検知しない、検知したい電流値以
下で検知するというような誤動作を防止することができ
る。
の温度が変動した場合でも、過電流に対する検知レベル
は変化せず、一定以上の電流が流れた場合に過電流検知
信号を出力するようにしたので、温度が変化した場合で
も検知したい電流値で検知しない、検知したい電流値以
下で検知するというような誤動作を防止することができ
る。
【０１０２】実施の形態１９．ゲート電圧制御回路は電
流遮断時のゲート電圧を調整するための回路である。図
２８は実施の形態１、１１のゲート電圧制御回路８の具
体例を示す回路図である。図２８において、１は電源、
２はアース、３はＰｃｈのＭＯＳＦＥＴ、４，５は抵
抗、６はＮｃｈのＭＯＳＦＥＴ、１０はＩＧＢＴ、７５
はＭＯＳトランジスタ、７６はツェナーダイオード、７
７は抵抗である。本例において、ゲート電圧制御回路８
は、ＭＯＳトランジスタ７５、ツェナーダイオード７
６、抵抗７７から構成されている。なお、符号１〜６の
構成は、上述した通り、メインインバータ１００を構成
するものである。図に示すように、ＭＯＳトランジスタ
７５はゲート電圧検知回路９に接続されており、ゲート
電圧検知回路９からの検知信号に基づいて、通常時はＨ
ＩＧＨ、過電流時はＬＯＷを出力する。ＭＯＳトランジ
スタ７５には、図のように、ツェナーダイオード７６が
接続されている。抵抗７７は、ツェナーダイオード７６
とＩＧＢＴ１０のゲートラインとに接続されている。タ
ーンオフ時は入力制御信号はＨＩＧＨとなっているの
で、ＭＯＳトランジスタ３はオフ、ＭＯＳトランジスタ
６がオンとなるので、ＩＧＢＴ１０のゲート電荷は抵抗
５を介して放電されることでＩＧＢＴ１０はターンオフ
する。そこで過電流が流れているときに急激にオフした
ときに発生するサージ電圧を抑えるためには、例えば、
ゲートから放電される電荷量と同じくらい、または、よ
り多くの電荷がゲートに流れ込めば、ゲート電圧は急激
に下がることは無くなり、サージ電圧の発生を抑制でき
る。
流遮断時のゲート電圧を調整するための回路である。図
２８は実施の形態１、１１のゲート電圧制御回路８の具
体例を示す回路図である。図２８において、１は電源、
２はアース、３はＰｃｈのＭＯＳＦＥＴ、４，５は抵
抗、６はＮｃｈのＭＯＳＦＥＴ、１０はＩＧＢＴ、７５
はＭＯＳトランジスタ、７６はツェナーダイオード、７
７は抵抗である。本例において、ゲート電圧制御回路８
は、ＭＯＳトランジスタ７５、ツェナーダイオード７
６、抵抗７７から構成されている。なお、符号１〜６の
構成は、上述した通り、メインインバータ１００を構成
するものである。図に示すように、ＭＯＳトランジスタ
７５はゲート電圧検知回路９に接続されており、ゲート
電圧検知回路９からの検知信号に基づいて、通常時はＨ
ＩＧＨ、過電流時はＬＯＷを出力する。ＭＯＳトランジ
スタ７５には、図のように、ツェナーダイオード７６が
接続されている。抵抗７７は、ツェナーダイオード７６
とＩＧＢＴ１０のゲートラインとに接続されている。タ
ーンオフ時は入力制御信号はＨＩＧＨとなっているの
で、ＭＯＳトランジスタ３はオフ、ＭＯＳトランジスタ
６がオンとなるので、ＩＧＢＴ１０のゲート電荷は抵抗
５を介して放電されることでＩＧＢＴ１０はターンオフ
する。そこで過電流が流れているときに急激にオフした
ときに発生するサージ電圧を抑えるためには、例えば、
ゲートから放電される電荷量と同じくらい、または、よ
り多くの電荷がゲートに流れ込めば、ゲート電圧は急激
に下がることは無くなり、サージ電圧の発生を抑制でき
る。
【０１０３】ここではＭＯＳトランジスタ７５はＰｃｈ
であるので、ゲート電圧検知回路９からの出力信号を通
常時にＨＩＧＨにし、過電流が流れたときにＬＯＷとす
る。このようにすると過電流時だけＭＯＳトランジスタ
７５は導通するので、抵抗７７には電源１からツェナー
ダイオード７６の降伏電圧とゲート電圧を引いた電圧が
かかる。これよりＩＧＢＴ１０のゲートに抵抗７７を介
して充電電流が流れ込む。従って、急激にゲート電圧が
低下することがなくなり、サージ電圧の発生を抑制でき
る。
であるので、ゲート電圧検知回路９からの出力信号を通
常時にＨＩＧＨにし、過電流が流れたときにＬＯＷとす
る。このようにすると過電流時だけＭＯＳトランジスタ
７５は導通するので、抵抗７７には電源１からツェナー
ダイオード７６の降伏電圧とゲート電圧を引いた電圧が
かかる。これよりＩＧＢＴ１０のゲートに抵抗７７を介
して充電電流が流れ込む。従って、急激にゲート電圧が
低下することがなくなり、サージ電圧の発生を抑制でき
る。
【０１０４】ここで抵抗７７が流す充電電流が抵抗５が
流す放電電流より小さく設定した場合、ゲート電位はゆ
っくり低下していくのでＩＧＢＴはゆっくり遮断され
る。
流す放電電流より小さく設定した場合、ゲート電位はゆ
っくり低下していくのでＩＧＢＴはゆっくり遮断され
る。
【０１０５】逆に大きく設定した場合、ゲート電位はツ
ェナーダイオード７６の降伏電圧で決まるある電位にク
ランプされ、ターンオフは行われない。この場合、本実
施の形態ではゲート電圧検知回路の出力信号はサンプル
信号によってＯＮ、ＯＦＦを必ず繰り返すので、次のタ
ーンオフ時までにはゲート電圧検知回路９の出力信号は
ＨＩＧＨとなり通常状態に回復している。従って、次の
ターンオフ動作にはまた検知可能な状態に復帰している
ことになる。
ェナーダイオード７６の降伏電圧で決まるある電位にク
ランプされ、ターンオフは行われない。この場合、本実
施の形態ではゲート電圧検知回路の出力信号はサンプル
信号によってＯＮ、ＯＦＦを必ず繰り返すので、次のタ
ーンオフ時までにはゲート電圧検知回路９の出力信号は
ＨＩＧＨとなり通常状態に回復している。従って、次の
ターンオフ動作にはまた検知可能な状態に復帰している
ことになる。
【０１０６】尚、ＭＯＳトランジスタ７５に逆にＮｃｈ
を用いれば、ゲートへの論理を反転するだけで同様の効
果が得られる。
を用いれば、ゲートへの論理を反転するだけで同様の効
果が得られる。
【０１０７】以上のように、本実施の形態によれば、ゲ
ート電圧制御回路８が、ゲート電圧検知回路９に接続さ
れ、ゲート電圧検知回路９からの信号に基づいて切り替
わるＭＯＳトランジスタ７５と、電力用半導体素子のゲ
ートラインとＭＯＳトランジスタ７５との間に接続され
たツェナーダイオード７６とを備えているため、ゲート
電圧制御回路８が、ゲート電圧検知回路９からの出力に
よって切り替わるスイッチと、ツェナーダイオードと、
さらには抵抗を任意につけられるので、ゲート電圧がゆ
っくり低下したり、またはある値にクランプできる。従
って、ゆっくりターンオフできるのでサージ電圧の発生
を抑制できる。また入力制御信号がＨＩＧＨになってか
らミラー期間までは通常のターンオフと同様の遅れ時間
であるので、入力制御信号を発生する制御回路は上記遅
れ時間だけ考慮して設計すればよいので設計が簡単にな
る。
ート電圧制御回路８が、ゲート電圧検知回路９に接続さ
れ、ゲート電圧検知回路９からの信号に基づいて切り替
わるＭＯＳトランジスタ７５と、電力用半導体素子のゲ
ートラインとＭＯＳトランジスタ７５との間に接続され
たツェナーダイオード７６とを備えているため、ゲート
電圧制御回路８が、ゲート電圧検知回路９からの出力に
よって切り替わるスイッチと、ツェナーダイオードと、
さらには抵抗を任意につけられるので、ゲート電圧がゆ
っくり低下したり、またはある値にクランプできる。従
って、ゆっくりターンオフできるのでサージ電圧の発生
を抑制できる。また入力制御信号がＨＩＧＨになってか
らミラー期間までは通常のターンオフと同様の遅れ時間
であるので、入力制御信号を発生する制御回路は上記遅
れ時間だけ考慮して設計すればよいので設計が簡単にな
る。
【０１０８】実施の形態２０．図２９は実施の形態１９
とは異なるゲート電圧制御回路８の具体例を示す回路図
である。図２９において、１は電源、２はアース、３は
ＰｃｈのＭＯＳＦＥＴ、４，５は抵抗、６はＮｃｈのＭ
ＯＳＦＥＴ、１０はＩＧＢＴ、７８は抵抗、７９はＭＯ
Ｓトランジスタである。本例において、ゲート電圧制御
回路８は、ＭＯＳトランジスタ７９、抵抗７８から構成
されている。なお、符号１〜６の構成は、上述した通
り、メインインバータ１００を構成するものである。図
に示すように、ＭＯＳトランジスタ７９はゲート電圧検
知回路９に接続されている。ＭＯＳトランジスタ７９と
ＩＧＢＴ１０のゲートラインには、図のように、抵抗７
８が接続されている。
とは異なるゲート電圧制御回路８の具体例を示す回路図
である。図２９において、１は電源、２はアース、３は
ＰｃｈのＭＯＳＦＥＴ、４，５は抵抗、６はＮｃｈのＭ
ＯＳＦＥＴ、１０はＩＧＢＴ、７８は抵抗、７９はＭＯ
Ｓトランジスタである。本例において、ゲート電圧制御
回路８は、ＭＯＳトランジスタ７９、抵抗７８から構成
されている。なお、符号１〜６の構成は、上述した通
り、メインインバータ１００を構成するものである。図
に示すように、ＭＯＳトランジスタ７９はゲート電圧検
知回路９に接続されている。ＭＯＳトランジスタ７９と
ＩＧＢＴ１０のゲートラインには、図のように、抵抗７
８が接続されている。
【０１０９】本実施の形態では通常時にはＭＯＳトラン
ジスタ７９は導通状態とする。この場合、メインインバ
ータのオフ抵抗は抵抗５と抵抗７８の合成抵抗となる。
またＮｃｈのＭＯＳトランジスタ７９が導通状態となる
ためにゲート電圧検知回路９の出力信号はＨＩＧＨを出
力させる。
ジスタ７９は導通状態とする。この場合、メインインバ
ータのオフ抵抗は抵抗５と抵抗７８の合成抵抗となる。
またＮｃｈのＭＯＳトランジスタ７９が導通状態となる
ためにゲート電圧検知回路９の出力信号はＨＩＧＨを出
力させる。
【０１１０】過電流が流れたとき、ゲート電圧検知回路
９の出力信号はＬＯＷを出力するので、ＭＯＳトランジ
スタ７９はオフになる。従って、メインインバータ１０
０のオフ抵抗は抵抗５だけとなり、抵抗値が通常時より
も大きくなる。これよりＩＧＢＴ１０からの放電電流が
通常時よりも小さくなるので、ＩＧＢＴ１０はゆっくり
遮断されることになり、サージ電圧の発生が抑制され
る。
９の出力信号はＬＯＷを出力するので、ＭＯＳトランジ
スタ７９はオフになる。従って、メインインバータ１０
０のオフ抵抗は抵抗５だけとなり、抵抗値が通常時より
も大きくなる。これよりＩＧＢＴ１０からの放電電流が
通常時よりも小さくなるので、ＩＧＢＴ１０はゆっくり
遮断されることになり、サージ電圧の発生が抑制され
る。
【０１１１】図３０は何も制御をしない時の、ＩＧＢＴ
のターンオフ波形を示す。図３０のように入力制御信号
がＨＩＧＨになってゲート電圧が下がり始める。ミラー
期間の終了近くになると急激にＩＧＢＴのコレクタエミ
ッタ間電圧が上昇する。またＩＧＢＴが遮断し始めるの
でコレクタ電流が急激に減少しだす。これより非常に大
きなサージ電圧が発生することになり、例えば図３０の
場合では４３９Ｖ発生している。
のターンオフ波形を示す。図３０のように入力制御信号
がＨＩＧＨになってゲート電圧が下がり始める。ミラー
期間の終了近くになると急激にＩＧＢＴのコレクタエミ
ッタ間電圧が上昇する。またＩＧＢＴが遮断し始めるの
でコレクタ電流が急激に減少しだす。これより非常に大
きなサージ電圧が発生することになり、例えば図３０の
場合では４３９Ｖ発生している。
【０１１２】一方、図３１は図２２と図２９に示す回路
を用いてＩＧＢＴのゲート電圧を制御した時のＩＧＢＴ
のターンオフ波形である。図３１のように入力制御信号
から遅れてサンプリング信号が発生し、ミラー期間の電
圧を検知できるようになっている。ここでは過電流と検
知されたので、ＭＯＳトランジスタ５４がオフした。従
って、メインインバータ１００のオフ抵抗が抵抗５だけ
になり、放電電流が通常時よりも抑制され始める。これ
によりゲート電圧は一度上昇した後、ゆっくり低下して
いく。図３１より本実施の形態２０の回路を用いた場
合、発生したサージ電圧は小さく、１３８Ｖ程度にな
る。即ち、サージ電圧をおよそ３１％に抑制している。
を用いてＩＧＢＴのゲート電圧を制御した時のＩＧＢＴ
のターンオフ波形である。図３１のように入力制御信号
から遅れてサンプリング信号が発生し、ミラー期間の電
圧を検知できるようになっている。ここでは過電流と検
知されたので、ＭＯＳトランジスタ５４がオフした。従
って、メインインバータ１００のオフ抵抗が抵抗５だけ
になり、放電電流が通常時よりも抑制され始める。これ
によりゲート電圧は一度上昇した後、ゆっくり低下して
いく。図３１より本実施の形態２０の回路を用いた場
合、発生したサージ電圧は小さく、１３８Ｖ程度にな
る。即ち、サージ電圧をおよそ３１％に抑制している。
【０１１３】また上記効果のほかの本例の特徴として、
図３１からわかるように入力制御信号がＨＩＧＨになっ
てからミラー期間までは通常のターンオフと同様の遅れ
時間である。従って、入力制御信号を発生する制御回路
は上記遅れ時間だけ考慮して設計すればよいので設計が
簡単になる。
図３１からわかるように入力制御信号がＨＩＧＨになっ
てからミラー期間までは通常のターンオフと同様の遅れ
時間である。従って、入力制御信号を発生する制御回路
は上記遅れ時間だけ考慮して設計すればよいので設計が
簡単になる。
【０１１４】尚、本例ではゲート電圧検知回路と抵抗７
８とＭＯＳトランジスタ７９は一組だけ用いているが、
もちろん、ゲート電圧検知回路９と抵抗７８とＭＯＳト
ランジスタ７９のペアを並列にいくつも並べて、多段階
に放電電流を制御してゲート電圧を変化させることも同
様に可能である。この場合はより細かい制御ができるこ
とになる。
８とＭＯＳトランジスタ７９は一組だけ用いているが、
もちろん、ゲート電圧検知回路９と抵抗７８とＭＯＳト
ランジスタ７９のペアを並列にいくつも並べて、多段階
に放電電流を制御してゲート電圧を変化させることも同
様に可能である。この場合はより細かい制御ができるこ
とになる。
【０１１５】以上のように、本実施の形態においては、
サンプリング信号発生回路７が入力制御信号からの信号
を参照して、ターンオフのときだけサンプリング信号を
出力するようにしたので、ターンオフの時にだけ動作す
るようにすることができ、ターンオン損失は小さくする
ことができる。また、サンプリング信号発生回路７がミ
ラー期間の開始付近の時刻にサンプリング信号を発生す
るようにしたので、ゲート電圧制御回路８がミラー電圧
を検知することができ、ミラー電圧が所定のしきい値以
上であったときに、ＩＧＢＴ１０に過電流が流れている
と判断することにより、通常時は高速にターンオフする
ので、ターンオフ損失が小さい。過電流時は、ゆっくり
とＩＧＢＴ１０を遮断できるようにゲート電圧制御回路
８によりゲート電圧を制御するため、ターンオフ時に発
生するサージ電圧を小さくすることができ、過電流保護
を実施することができる。
サンプリング信号発生回路７が入力制御信号からの信号
を参照して、ターンオフのときだけサンプリング信号を
出力するようにしたので、ターンオフの時にだけ動作す
るようにすることができ、ターンオン損失は小さくする
ことができる。また、サンプリング信号発生回路７がミ
ラー期間の開始付近の時刻にサンプリング信号を発生す
るようにしたので、ゲート電圧制御回路８がミラー電圧
を検知することができ、ミラー電圧が所定のしきい値以
上であったときに、ＩＧＢＴ１０に過電流が流れている
と判断することにより、通常時は高速にターンオフする
ので、ターンオフ損失が小さい。過電流時は、ゆっくり
とＩＧＢＴ１０を遮断できるようにゲート電圧制御回路
８によりゲート電圧を制御するため、ターンオフ時に発
生するサージ電圧を小さくすることができ、過電流保護
を実施することができる。
【０１１６】また、上記ゲート電圧制御回路が、上記ゲ
ート電圧検知回路に接続され、上記ゲート電圧検知回路
からの信号に基づいて切り替わるＭＯＳトランジスタ
と、上記電力用半導体素子のゲートラインと上記ＭＯＳ
トランジスタとの間に接続された抵抗とを備え、上記抵
抗からの出力が上記メインインバータのオフ側のスイッ
チに接続されているため、ゲート電圧をゆっくり低下で
きる。従って、ゆっくりターンオフできるのでサージ電
圧の発生を抑制できる。また、電力用半導体素子のゲー
トからの放電電流を抑制しているだけなので電力半導体
素子のオン／オフのスイッチングを行う上記回路には貫
通電流が流れず、消費電力があまり増加しない。また入
力制御信号がＨＩＧＨになってからミラー期間までは通
常のターンオフと同様の遅れ時間であるので、入力制御
信号を発生する制御回路は上記遅れ時間だけ考慮して設
計すればよいので設計が簡単になる。
ート電圧検知回路に接続され、上記ゲート電圧検知回路
からの信号に基づいて切り替わるＭＯＳトランジスタ
と、上記電力用半導体素子のゲートラインと上記ＭＯＳ
トランジスタとの間に接続された抵抗とを備え、上記抵
抗からの出力が上記メインインバータのオフ側のスイッ
チに接続されているため、ゲート電圧をゆっくり低下で
きる。従って、ゆっくりターンオフできるのでサージ電
圧の発生を抑制できる。また、電力用半導体素子のゲー
トからの放電電流を抑制しているだけなので電力半導体
素子のオン／オフのスイッチングを行う上記回路には貫
通電流が流れず、消費電力があまり増加しない。また入
力制御信号がＨＩＧＨになってからミラー期間までは通
常のターンオフと同様の遅れ時間であるので、入力制御
信号を発生する制御回路は上記遅れ時間だけ考慮して設
計すればよいので設計が簡単になる。
【０１１７】実施の形態２１．上記実施の形態では遮断
時に生じるサージを抑制するための保護方式について述
べているが本方式ではオン状態で短絡電流等の大きな過
電流が流れ続けた場合には過電流を検知する手段を持た
ないため、電力用半導体素子を保護することができな
い。オン状態での過電流を保護するためには他の検知回
路と組み合わせることが必要となる。
時に生じるサージを抑制するための保護方式について述
べているが本方式ではオン状態で短絡電流等の大きな過
電流が流れ続けた場合には過電流を検知する手段を持た
ないため、電力用半導体素子を保護することができな
い。オン状態での過電流を保護するためには他の検知回
路と組み合わせることが必要となる。
【０１１８】図３２に他の検知回路と組み合わせた例を
示す。図において８０はオン状態で過電流を検知する過
電流検知回路、８１は外部からの入力指令により入力制
御信号を出力する制御回路である。過電流検知回路８０
としては例えば従来例に示されているようなゲート電圧
の上昇を利用した検知方式等が用いられる。オン状態で
過電流が流れた場合には過電流検知回路８０が検知信号
を制御回路８１に出力し、制御回路８１は過電流検知回
路８０からの出力を受けて、ＩＧＢＴ１０を遮断する。
そのため長時間過電流を流すことが無く、装置の破壊を
防ぐことができる。また、同時に過電流検知回路８０の
検知信号はゲート電圧制御回路８に出力され、ゲート電
圧制御回路８は通常よりも遅い速度で遮断する。それに
よりサージを抑制でき、装置の破壊を防ぐことができ
る。
示す。図において８０はオン状態で過電流を検知する過
電流検知回路、８１は外部からの入力指令により入力制
御信号を出力する制御回路である。過電流検知回路８０
としては例えば従来例に示されているようなゲート電圧
の上昇を利用した検知方式等が用いられる。オン状態で
過電流が流れた場合には過電流検知回路８０が検知信号
を制御回路８１に出力し、制御回路８１は過電流検知回
路８０からの出力を受けて、ＩＧＢＴ１０を遮断する。
そのため長時間過電流を流すことが無く、装置の破壊を
防ぐことができる。また、同時に過電流検知回路８０の
検知信号はゲート電圧制御回路８に出力され、ゲート電
圧制御回路８は通常よりも遅い速度で遮断する。それに
よりサージを抑制でき、装置の破壊を防ぐことができ
る。
【０１１９】また、過電流であっても過電流検知回路８
０の検知レベル以下のような場合に、遮断指令が入力さ
れた場合には、ゲート電圧検知回路９が過電流と判断
し、ゲート電圧検知回路９からの検知信号によりゲート
電圧制御回路８が通常よりも遅い速度で遮断する。その
ためサージが抑制され、装置の破壊を防止することがで
きる。
０の検知レベル以下のような場合に、遮断指令が入力さ
れた場合には、ゲート電圧検知回路９が過電流と判断
し、ゲート電圧検知回路９からの検知信号によりゲート
電圧制御回路８が通常よりも遅い速度で遮断する。その
ためサージが抑制され、装置の破壊を防止することがで
きる。
【０１２０】従って、本構成とすることにより、オン状
態で短絡電流のような大きな過電流が流れた場合であっ
ても、過電流検知回路８０が検知できない比較的低い過
電流であっても保護することができる。
態で短絡電流のような大きな過電流が流れた場合であっ
ても、過電流検知回路８０が検知できない比較的低い過
電流であっても保護することができる。
【０１２１】また、電力用半導体素子を駆動させるため
の駆動回路であって、入力制御信号が外部から入力され
て、上記電力用半導体素子のオン／オフのスイッチング
を行う回路と、上記入力制御信号を検知して、上記入力
制御信号がオフを指示するものであった場合に、上記電
力用半導体素子のミラー期間の略々開始時刻にサンプリ
ング信号を出力するサンプリング信号発生回路または上
記電力用半導体素子のゲートラインに接続され、上記電
力用半導体素子のミラー期間を検知して、上記ミラー期
間の略々開始時刻にタイミング信号を出力するタイミン
グ検知回路と、上記電力用半導体素子のゲートラインに
接続され、上記サンプリング信号またはタイミング信号
が入力されるタイミングで上記電力用半導体素子のミラ
ー電圧を検知して、上記ミラー電圧が所定のしきい値以
上であった場合に、過電流検知信号を出力するゲート電
圧検知回路と、オン状態におけるゲート電圧を検知し
て、ゲート電圧の上昇より過電流を検知してオン時過電
流検知信号を出力する過電流検知回路と、電力用半導体
素子のゲートラインに接続され、上記ゲート電圧検知回
路または過電流検知回路からの上記過電流検知信号また
は上記オン時過電流検知信号を受けて、上記電力用半導
体素子を通常時よりも遅い速度でオフするように、上記
電力用半導体素子のゲート電圧を制御するゲート電圧制
御回路とを備えたため、オン状態で短絡電流のような大
きな過電流が流れた場合であっても、過電流検知回路が
検知できない比較的低い過電流であっても保護すること
ができる。
の駆動回路であって、入力制御信号が外部から入力され
て、上記電力用半導体素子のオン／オフのスイッチング
を行う回路と、上記入力制御信号を検知して、上記入力
制御信号がオフを指示するものであった場合に、上記電
力用半導体素子のミラー期間の略々開始時刻にサンプリ
ング信号を出力するサンプリング信号発生回路または上
記電力用半導体素子のゲートラインに接続され、上記電
力用半導体素子のミラー期間を検知して、上記ミラー期
間の略々開始時刻にタイミング信号を出力するタイミン
グ検知回路と、上記電力用半導体素子のゲートラインに
接続され、上記サンプリング信号またはタイミング信号
が入力されるタイミングで上記電力用半導体素子のミラ
ー電圧を検知して、上記ミラー電圧が所定のしきい値以
上であった場合に、過電流検知信号を出力するゲート電
圧検知回路と、オン状態におけるゲート電圧を検知し
て、ゲート電圧の上昇より過電流を検知してオン時過電
流検知信号を出力する過電流検知回路と、電力用半導体
素子のゲートラインに接続され、上記ゲート電圧検知回
路または過電流検知回路からの上記過電流検知信号また
は上記オン時過電流検知信号を受けて、上記電力用半導
体素子を通常時よりも遅い速度でオフするように、上記
電力用半導体素子のゲート電圧を制御するゲート電圧制
御回路とを備えたため、オン状態で短絡電流のような大
きな過電流が流れた場合であっても、過電流検知回路が
検知できない比較的低い過電流であっても保護すること
ができる。
【０１２２】
【発明の効果】この発明は、電力用半導体素子を駆動さ
せるための駆動回路であって、入力制御信号が外部から
入力されて、上記電力用半導体素子のオン／オフのスイ
ッチングを行う回路と、上記入力制御信号を検知して、
上記入力制御信号がオフを指示するものであった場合
に、上記電力用半導体素子のミラー期間の略々開始時刻
にサンプリング信号を出力するサンプリング信号発生回
路と、上記電力用半導体素子のゲートラインに接続さ
れ、上記サンプリング信号が入力されるタイミングで上
記電力用半導体素子のミラー電圧を検知して、上記ミラ
ー電圧が所定のしきい値以上であった場合に、過電流検
知信号を出力するゲート電圧検知回路と、電力用半導体
素子のゲートラインに接続され、上記ゲート電圧検知回
路からの上記過電流検知信号を受けて、上記電力用半導
体素子を通常時よりも遅い速度でオフするように、上記
電力用半導体素子のゲート電圧を制御するゲート電圧制
御回路とを備えた電力用半導体素子の駆動回路であるの
で、サンプリング信号発生回路の働きにより、ゲート電
圧検知回路およびゲート電圧制御回路をターンオフの時
だけに動作させるのでターンオン損失は小さくできる。
また、通常時は高速にターンオフするのでターンオフ損
失が小さい。また、ミラー電圧検出レベルを調節するこ
とにより、過電流検出レベルをかえることができるの
で、従来のような大電流でなく、低い電流でも過電流検
出し、サージ電圧の発生を抑える過電流保護を行うこと
ができる。
せるための駆動回路であって、入力制御信号が外部から
入力されて、上記電力用半導体素子のオン／オフのスイ
ッチングを行う回路と、上記入力制御信号を検知して、
上記入力制御信号がオフを指示するものであった場合
に、上記電力用半導体素子のミラー期間の略々開始時刻
にサンプリング信号を出力するサンプリング信号発生回
路と、上記電力用半導体素子のゲートラインに接続さ
れ、上記サンプリング信号が入力されるタイミングで上
記電力用半導体素子のミラー電圧を検知して、上記ミラ
ー電圧が所定のしきい値以上であった場合に、過電流検
知信号を出力するゲート電圧検知回路と、電力用半導体
素子のゲートラインに接続され、上記ゲート電圧検知回
路からの上記過電流検知信号を受けて、上記電力用半導
体素子を通常時よりも遅い速度でオフするように、上記
電力用半導体素子のゲート電圧を制御するゲート電圧制
御回路とを備えた電力用半導体素子の駆動回路であるの
で、サンプリング信号発生回路の働きにより、ゲート電
圧検知回路およびゲート電圧制御回路をターンオフの時
だけに動作させるのでターンオン損失は小さくできる。
また、通常時は高速にターンオフするのでターンオフ損
失が小さい。また、ミラー電圧検出レベルを調節するこ
とにより、過電流検出レベルをかえることができるの
で、従来のような大電流でなく、低い電流でも過電流検
出し、サージ電圧の発生を抑える過電流保護を行うこと
ができる。
【図１】 本発明の実施の形態１に係る電力用半導体素
子の駆動回路の構成を示した構成図である。
子の駆動回路の構成を示した構成図である。
【図２】 ＩＧＢＴのターンオフした時の、ゲート電圧
の波形を示した説明図である。
の波形を示した説明図である。
【図３】 ＩＧＢＴのターンオフした時の、コレクタ電
圧の波形を示した説明図である。
圧の波形を示した説明図である。
【図４】 ＩＧＢＴのターンオフした時の、コレクタ電
流の波形を示した説明図である。
流の波形を示した説明図である。
【図５】 本発明の実施の形態２における入力制御信号
とゲート電圧の波形を示した説明図である。
とゲート電圧の波形を示した説明図である。
【図６】 本発明の実施の形態２のサンプリング波形を
示した説明図である。
示した説明図である。
【図７】 本発明の実施の形態３のサンプリング信号発
生回路の構成を示した構成図である。
生回路の構成を示した構成図である。
【図８】 本発明の実施の形態３のサンプリング波形を
示した説明図である。
示した説明図である。
【図９】 本発明の実施の形態４のサンプリング信号発
生回路の構成を示した構成図である。
生回路の構成を示した構成図である。
【図１０】 本発明の実施の形態４のサンプリング波形
を示した説明図である。
を示した説明図である。
【図１１】 本発明の実施の形態５のサンプリング信号
発生回路の構成を示した構成図である。
発生回路の構成を示した構成図である。
【図１２】 本発明の実施の形態６のサンプリング信号
発生回路の構成を示した構成図である。
発生回路の構成を示した構成図である。
【図１３】 本発明の実施の形態６のサンプリング波形
を示した説明図である。
を示した説明図である。
【図１４】 本発明の実施の形態７のサンプリング信号
発生回路の構成を示した構成図である。
発生回路の構成を示した構成図である。
【図１５】 本発明の実施の形態８のサンプリング信号
発生回路の構成を示した構成図である。
発生回路の構成を示した構成図である。
【図１６】 本発明の実施の形態９のサンプリング信号
発生回路の構成を示した構成図である。
発生回路の構成を示した構成図である。
【図１７】 本発明の実施の形態１０のサンプリング信
号発生回路の構成を示した構成図である。
号発生回路の構成を示した構成図である。
【図１８】 本発明の実施の形態１１における電力用半
導体素子の駆動回路の構成を示した構成図である。
導体素子の駆動回路の構成を示した構成図である。
【図１９】 本発明の実施の形態１１のタイミング検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２０】 本発明の実施の形態１２のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２１】 本発明の実施の形態１３のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２２】 本発明の実施の形態１４のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２３】 本発明の実施の形態１５のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２４】 本発明の実施の形態１６のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２５】 ＩＧＢＴをターンオフする際の簡略化した
回路構成を示した構成図である。
回路構成を示した構成図である。
【図２６】 本発明の実施の形態１７のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２７】 本発明の実施の形態１８のゲート電圧検知
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２８】 本発明の実施の形態１９のゲート電圧制御
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図２９】 本発明の実施の形態２０のゲート電圧制御
回路の構成を示した構成図である。
回路の構成を示した構成図である。
【図３０】 制御をしない場合のＩＧＢＴのターンオフ
時の、入力制御信号の波形、コレクタエミッタ間電圧の
波形、コレクタ電流の波形、ゲート電圧の波形をそれぞ
れ示した説明図である。
時の、入力制御信号の波形、コレクタエミッタ間電圧の
波形、コレクタ電流の波形、ゲート電圧の波形をそれぞ
れ示した説明図である。
【図３１】 制御をしない場合のＩＧＢＴのターンオフ
時の、入力制御信号の波形、サンプリング信号の波形、
コレクタエミッタ間電圧の波形、コレクタ電流の波形、
ゲート電圧の波形をそれぞれ示した説明図である。
時の、入力制御信号の波形、サンプリング信号の波形、
コレクタエミッタ間電圧の波形、コレクタ電流の波形、
ゲート電圧の波形をそれぞれ示した説明図である。
【図３２】 本発明の実施の形態２１に係る電力用半導
体素子の駆動回路の構成を示した構成図である。
体素子の駆動回路の構成を示した構成図である。
【符号の説明】
１ 電源、２ アース、３ ＭＯＳＦＥＴ、４ 抵抗、
５ 抵抗、６ ＭＯＳＦＥＴ、７ サンプリング信号発
生回路、８ ゲート電圧制御回路、９ ゲート電圧検知
回路、１０ ＩＧＢＴ（電力用半導体素子）、１１ 抵
抗、１２ キャパシタンス、１３ バッファ、１４ ノ
ード、１５ ダイオード、１６ コンパレータ、１７
抵抗、１８ 抵抗、１９ ノード、２０ 抵抗、２１
インバータ、２２ 抵抗、２３ キャパシタンス、２４
ＡＮＤ素子、２５ ノード、２６ コンパレータ、２
７ 抵抗、２８ 抵抗、２９ ノード、３０ 抵抗、３
１インバータ、３２ 抵抗、３３ コンデンサ、３４
エミッタ電源、３５ ツェナー、３６ キャパシタン
ス、３７ ノード、３８ 抵抗、３９ バッファ、４０
電圧増幅器、４１ スイッチ、４２ 電圧比較器、４
３ 参照電圧発生調整回路、４４ ツェナーダイオー
ド、４５ ダイオード、４６ 抵抗、４７ ＭＯＳトラ
ンジスタ、４８ 抵抗、４９ ツェナーダイオード、５
０ ダイオード、５１ 抵抗、５２ バイポーラトラン
ジスタ、５３ キャパシタンス、５４バッファ、５５
抵抗、５６ コンパレータ、５７ 抵抗、５８ 抵抗、
５９抵抗、６０ 抵抗、６１ キャパシタンス、６２
抵抗、６３ キャパシタンス、６４ バイポーラトラン
ジスタ、６５ ダイオード、６６ 抵抗、６７ 抵抗、
６８ 抵抗、６９ バランス抵抗、７０ エミッタ電
源、７１ ツェナーダイオード、７２ ダイオード、７
３ ダイオード、７４ ダイオード、７５ ＭＯＳトラ
ンジスタ、７６ ツェナーダイオード、７７ 抵抗、７
８ 抵抗、７９ＭＯＳトランジスタ、８０ 過電流検知
回路、８１ 制御回路、９０ 入力制御信号、９１ ゲ
ート電圧、９２ バッファの出力、９３ ノードの電
圧、９４ノード１４の電圧、９５ ノード２５の電圧、
１００ メインインバータ、２００ タイミング検知回
路。
５ 抵抗、６ ＭＯＳＦＥＴ、７ サンプリング信号発
生回路、８ ゲート電圧制御回路、９ ゲート電圧検知
回路、１０ ＩＧＢＴ（電力用半導体素子）、１１ 抵
抗、１２ キャパシタンス、１３ バッファ、１４ ノ
ード、１５ ダイオード、１６ コンパレータ、１７
抵抗、１８ 抵抗、１９ ノード、２０ 抵抗、２１
インバータ、２２ 抵抗、２３ キャパシタンス、２４
ＡＮＤ素子、２５ ノード、２６ コンパレータ、２
７ 抵抗、２８ 抵抗、２９ ノード、３０ 抵抗、３
１インバータ、３２ 抵抗、３３ コンデンサ、３４
エミッタ電源、３５ ツェナー、３６ キャパシタン
ス、３７ ノード、３８ 抵抗、３９ バッファ、４０
電圧増幅器、４１ スイッチ、４２ 電圧比較器、４
３ 参照電圧発生調整回路、４４ ツェナーダイオー
ド、４５ ダイオード、４６ 抵抗、４７ ＭＯＳトラ
ンジスタ、４８ 抵抗、４９ ツェナーダイオード、５
０ ダイオード、５１ 抵抗、５２ バイポーラトラン
ジスタ、５３ キャパシタンス、５４バッファ、５５
抵抗、５６ コンパレータ、５７ 抵抗、５８ 抵抗、
５９抵抗、６０ 抵抗、６１ キャパシタンス、６２
抵抗、６３ キャパシタンス、６４ バイポーラトラン
ジスタ、６５ ダイオード、６６ 抵抗、６７ 抵抗、
６８ 抵抗、６９ バランス抵抗、７０ エミッタ電
源、７１ ツェナーダイオード、７２ ダイオード、７
３ ダイオード、７４ ダイオード、７５ ＭＯＳトラ
ンジスタ、７６ ツェナーダイオード、７７ 抵抗、７
８ 抵抗、７９ＭＯＳトランジスタ、８０ 過電流検知
回路、８１ 制御回路、９０ 入力制御信号、９１ ゲ
ート電圧、９２ バッファの出力、９３ ノードの電
圧、９４ノード１４の電圧、９５ ノード２５の電圧、
１００ メインインバータ、２００ タイミング検知回
路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 橋戸 隆一
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5H740 BA11 HH05 JA01 KK01 KK06
MM01 MM11
Claims (16)
- 【請求項１】 電力用半導体素子を駆動させるための駆
動回路であって、 入力制御信号が外部から入力されて、上記電力用半導体
素子のオン／オフのスイッチングを行うスイッチング回
路と、 上記入力制御信号を検知して、上記入力制御信号がオフ
を指示するものであった場合に、上記電力用半導体素子
のミラー期間の略々開始時刻にサンプリング信号を出力
するサンプリング信号発生回路と、 上記電力用半導体素子のゲートラインに接続され、上記
サンプリング信号が入力されるタイミングで上記電力用
半導体素子のミラー電圧を検知して、上記ミラー電圧が
所定のしきい値以上であった場合に、過電流検知信号を
出力するゲート電圧検知回路と、 電力用半導体素子のゲートラインに接続され、上記ゲー
ト電圧検知回路からの上記過電流検知信号を受けて、上
記電力用半導体素子を通常時よりも遅い速度でオフする
ように、上記電力用半導体素子のゲート電圧を制御する
ゲート電圧制御回路とを備えたことを特徴とする電力用
半導体素子の駆動回路。 - 【請求項２】 電力用半導体素子を駆動させるための駆
動回路であって、 入力制御信号が外部から入力されて、上記電力用半導体
素子のオン／オフのスイッチングを行うスイッチング回
路と、 上記電力用半導体素子のゲートラインに接続され、上記
電力用半導体素子のミラー期間を検知して、上記ミラー
期間の略々開始時刻にタイミング信号を出力するタイミ
ング検知回路と、 上記電力用半導体素子のゲートラインに接続され、上記
タイミング信号が入力されるタイミングで上記電力用半
導体素子のミラー電圧を検知して、上記ミラー電圧が所
定のしきい値以上であった場合に、過電流検知信号を出
力するゲート電圧検知回路と、 上記電力用半導体素子のゲートラインに接続され、上記
ゲート電圧検知回路からの上記過電流検知信号を受け
て、上記電力用半導体素子を通常時よりも遅い速度でオ
フするように、上記電力用半導体素子のゲート電圧を制
御するゲート電圧制御回路とを備えたことを特徴とする
電力用半導体素子の駆動回路。 - 【請求項３】 上記サンプリング信号発生回路または上
記タイミング検知回路が、抵抗及びキャパシタンスを有
する遅延回路とバッファとにより構成されていることを
特徴とする請求項１または２に記載の電力用半導体素子
の駆動回路。 - 【請求項４】 上記サンプリング信号発生回路または上
記タイミング検知回路が、予め設定された所定の参照電
圧を出力する参照電圧発生回路と、抵抗及びキャパシタ
ンスを有する遅延回路と、上記遅延回路の出力電圧が、
上記参照電圧よりも、大きいかまたは小さいかを検知す
る電圧比較器とにより構成されていることを特徴とする
請求項１または２に記載の電力用半導体素子の駆動回
路。 - 【請求項５】 上記サンプリング信号発生回路または上
記タイミング検知回路が、上記抵抗に対して並列に、上
記入力制御信号方向が順方向となるように接続されたダ
イオードをさらに備えたことを特徴とする請求項３また
は４に記載の電力用半導体素子の駆動回路。 - 【請求項６】 上記サンプリング信号発生回路または上
記タイミング検知回路の出力期間が、上記電力用半導体
素子のミラー期間より短くなるように設定されているこ
とを特徴とする請求項１ないし５のいずれか１項に記載
の電力用半導体素子の駆動回路。 - 【請求項７】 上記サンプリング信号発生回路または上
記タイミング検知回路の出力期間が、上記入力制御信号
のオフ指令により、ゲート電圧が低下し始めてから一定
の期間になるように設定されていることを特徴とする請
求項１ないし６のいずれか１項に記載の電力用半導体素
子の駆動回路。 - 【請求項８】 上記サンプリング信号発生回路または上
記タイミング検知回路の出力期間が電源電圧に依存し、
電源電圧が低下する程、出力期間が遅れることを特徴と
する請求項１ないし６のいずれか１項に記載の電力用半
導体素子の駆動回路。 - 【請求項９】 上記ゲート電圧検知回路が、 上記電力用半導体素子のゲートラインに接続され、ゲー
ト電圧を所定のレベルに増幅する電圧増幅器と、 上記電圧増幅器に接続され、上記サンプリング信号発生
回路または上記タイミング検知回路から出力される信号
に基づいて切り替わるスイッチとを備えていることを特
徴とする請求項１ないし８のいずれか１項に記載の電力
用半導体素子の駆動回路。 - 【請求項１０】 上記ゲート電圧検知回路が、 予め設定された所定の参照電圧を出力する参照電圧発生
回路と、 上記電力用半導体素子のゲートラインに接続され、上記
電力用半導体素子のゲート電圧が、上記参照電圧より
も、大きいかまたは小さいかを検知する電圧比較器と、 上記電圧比較器に接続され、上記サンプリング信号発生
回路または上記タイミング検知回路から出力される信号
に基づいて切り替わるスイッチとを備えていることを特
徴とする請求項１ないし８のいずれか１項に記載の電力
用半導体素子の駆動回路。 - 【請求項１１】 上記ゲート電圧検知回路が、駆動回路
の電源電圧の変動により上記ミラー電圧が変動した場合
でも過電流に対する検知レベルは変化させずに、一定以
上の電流が流れた場合に過電流検知信号を出力すること
を特徴とする請求項１ないし１０のいずれか１項に記載
の電力用半導体素子の駆動回路。 - 【請求項１２】 上記ゲート電圧検知回路が、駆動回路
の温度が変動した場合でも過電流に対する検知レベルは
変化させずに、一定以上の電流が流れた場合に過電流検
知信号を出力することを特徴とする請求項１ないし１１
のいずれか１項に記載の電力用半導体素子の駆動回路。 - 【請求項１３】 上記ゲート電圧制御回路が、 上記ゲート電圧検知回路に接続され、上記ゲート電圧検
知回路からの信号に基づいて切り替わるＭＯＳトランジ
スタと、 上記電力用半導体素子のゲートラインと上記ＭＯＳトラ
ンジスタとの間に接続されたツェナーダイオードとを備
えたことを特徴とする請求項１ないし１２のいずれか１
項に記載の電力用半導体素子の駆動回路。 - 【請求項１４】 上記ゲート電圧制御回路が、 上記ゲート電圧検知回路に接続され、上記ゲート電圧検
知回路からの信号に基づいて切り替わるＭＯＳトランジ
スタと、 上記電力用半導体素子のゲートラインと上記ＭＯＳトラ
ンジスタとの間に接続された抵抗とを備え、 上記抵抗からの出力が上記スイッチング回路のオフ側の
スイッチに接続されていることを特徴とする請求項１な
いし１２のいずれか１項に記載の電力用半導体素子の駆
動回路。 - 【請求項１５】 電力用半導体素子を駆動させるための
駆動回路であって、 入力制御信号が外部から入力されて、上記電力用半導体
素子のオン／オフのスイッチングを行うスイッチング回
路と、 上記入力制御信号を検知して、上記入力制御信号がオフ
を指示するものであった場合に、上記電力用半導体素子
のミラー期間の略々開始時刻にサンプリング信号を出力
するサンプリング信号発生回路と、 上記電力用半導体素子のゲートラインに接続され、上記
サンプリング信号が入力されるタイミングで上記電力用
半導体素子のミラー電圧を検知して、上記ミラー電圧が
所定のしきい値以上であった場合に、過電流検知信号を
出力するゲート電圧検知回路と、 オン状態におけるゲート電圧を検知して、ゲート電圧の
上昇に基づいて過電流を検知してオン時過電流検知信号
を出力する過電流検知回路と、 電力用半導体素子のゲートラインに接続され、上記ゲー
ト電圧検知回路からの上記過電流検知信号または上記過
電流検知回路からの上記オン時過電流検知信号を受け
て、上記電力用半導体素子を通常時よりも遅い速度でオ
フするように、上記電力用半導体素子のゲート電圧を制
御するゲート電圧制御回路とを備えたことを特徴とする
電力用半導体素子の駆動回路。 - 【請求項１６】 電力用半導体素子を駆動させるための
駆動回路であって、 入力制御信号が外部から入力されて、上記電力用半導体
素子のオン／オフのスイッチングを行うスイッチング回
路と、 上記電力用半導体素子のゲートラインに接続され、上記
電力用半導体素子のミラー期間を検知して、上記ミラー
期間の略々開始時刻にタイミング信号を出力するタイミ
ング検知回路と、 上記電力用半導体素子のゲートラインに接続され、上記
タイミング信号が入力されるタイミングで上記電力用半
導体素子のミラー電圧を検知して、上記ミラー電圧が所
定のしきい値以上であった場合に、過電流検知信号を出
力するゲート電圧検知回路と、 オン状態におけるゲート電圧を検知して、ゲート電圧の
上昇より過電流を検知してオン時過電流検知信号を出力
する過電流検知回路と、 電力用半導体素子のゲートラインに接続され、上記ゲー
ト電圧検知回路からの上記過電流検知信号または上記過
電流検知回路からの上記オン時過電流検知信号を受け
て、上記電力用半導体素子を通常時よりも遅い速度でオ
フするように、上記電力用半導体素子のゲート電圧を制
御するゲート電圧制御回路とを備えたことを特徴とする
電力用半導体素子の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283658A JP3886876B2 (ja) | 2002-01-17 | 2002-09-27 | 電力用半導体素子の駆動回路 |
| US10/345,388 US6967519B2 (en) | 2002-01-17 | 2003-01-16 | Drive circuit for a power semiconductor device |
| DE10301655A DE10301655B4 (de) | 2002-01-17 | 2003-01-17 | Steuerschaltung für eine Leistungshalbleitervorrichtung |
| CNB031017118A CN1314201C (zh) | 2002-01-17 | 2003-01-17 | 功率半导体元件的驱动电路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008596 | 2002-01-17 | ||
| JP2002-8596 | 2002-01-17 | ||
| JP2002283658A JP3886876B2 (ja) | 2002-01-17 | 2002-09-27 | 電力用半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284318A true JP2003284318A (ja) | 2003-10-03 |
| JP3886876B2 JP3886876B2 (ja) | 2007-02-28 |
Family
ID=26625555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002283658A Expired - Fee Related JP3886876B2 (ja) | 2002-01-17 | 2002-09-27 | 電力用半導体素子の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6967519B2 (ja) |
| JP (1) | JP3886876B2 (ja) |
| CN (1) | CN1314201C (ja) |
| DE (1) | DE10301655B4 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253568A (ja) * | 2005-03-14 | 2006-09-21 | Mitsubishi Electric Corp | 電力用半導体モジュールおよびその駆動回路 |
| JP2006340579A (ja) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | 絶縁ゲート型半導体素子のゲート回路 |
| WO2007116900A1 (ja) * | 2006-04-06 | 2007-10-18 | Mitsubishi Electric Corporation | 半導体素子の駆動回路 |
| JP2009261112A (ja) * | 2008-04-15 | 2009-11-05 | Nissan Motor Co Ltd | 電力変換装置 |
| WO2011111262A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| JP2012110125A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | ３レベル電力変換器の保護装置 |
| JP2012253974A (ja) * | 2011-06-06 | 2012-12-20 | Mitsubishi Electric Corp | ゲート駆動回路 |
| US8446207B2 (en) | 2010-11-19 | 2013-05-21 | Sanken Electric Co., Ltd. | Load driving circuit |
| JP2014045598A (ja) * | 2012-08-28 | 2014-03-13 | Denso Corp | 駆動対象スイッチング素子の駆動回路 |
| KR20170031085A (ko) * | 2014-07-09 | 2017-03-20 | 파워 인티그레이션즈 스위츨런드 게엠베하 | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 |
| JP2018007476A (ja) * | 2016-07-06 | 2018-01-11 | 三菱電機株式会社 | パワー半導体モジュールおよびパワーエレクトロニクス機器 |
| JP2018011250A (ja) * | 2016-07-15 | 2018-01-18 | 富士電機株式会社 | 半導体装置 |
| JP2020202667A (ja) * | 2019-06-10 | 2020-12-17 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 |
| JP6865910B1 (ja) * | 2020-07-14 | 2021-04-28 | 三菱電機株式会社 | 電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置 |
| WO2021166415A1 (ja) * | 2020-02-19 | 2021-08-26 | 富士電機株式会社 | 半導体素子の駆動能力切替回路及び半導体素子の駆動装置 |
| JP2021164215A (ja) * | 2020-03-31 | 2021-10-11 | 三菱電機株式会社 | 電力変換回路 |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| JP7472645B2 (ja) | 2020-05-13 | 2024-04-23 | 富士電機株式会社 | 駆動回路内蔵型パワーモジュール |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104743A2 (en) * | 2004-04-26 | 2005-11-10 | Rowan Electric, Inc. | Adaptive gate drive for switching devices of inverter |
| US7479770B2 (en) * | 2005-04-28 | 2009-01-20 | Texas Instruments Incorporated | System and method for driving a power field-effect transistor (FET) |
| TW200741636A (en) * | 2006-04-28 | 2007-11-01 | Innolux Display Corp | Power supplying and discharging circuit for liquid crystal display |
| US7463079B2 (en) * | 2006-05-05 | 2008-12-09 | Honeywell International Inc. | Short circuit protection by gate voltage sensing |
| JP4349398B2 (ja) * | 2006-09-05 | 2009-10-21 | トヨタ自動車株式会社 | スイッチング素子駆動装置及びスイッチング素子駆動方法 |
| JP5157247B2 (ja) * | 2006-10-30 | 2013-03-06 | 三菱電機株式会社 | 電力半導体装置 |
| FI120812B (fi) * | 2007-04-30 | 2010-03-15 | Vacon Oyj | Tehopuolijohdekytkimen ohjaus |
| ITTO20070567A1 (it) * | 2007-07-31 | 2009-02-01 | St Microelectronics Srl | Convertitore dc-dc con circuito di protezione da sovraccarichi di corrente e relativo metodo |
| US7629849B1 (en) * | 2008-06-02 | 2009-12-08 | Mediatek Singapore Pte Ltd. | Driving amplifier circuit with digital control |
| CN101789680B (zh) * | 2010-03-12 | 2012-07-25 | 西安科技大学 | 一种可快速关断耗尽型开关器件的驱动电路 |
| CN102290969B (zh) * | 2011-07-29 | 2013-07-24 | 清华大学 | 一种绝缘栅双极性晶体管串联运行的均压控制电路 |
| US10305377B2 (en) | 2011-10-27 | 2019-05-28 | Infineon Technologies Ag | Digital controller for switched capacitor DC-DC converter |
| US9800150B2 (en) | 2011-10-27 | 2017-10-24 | Infineon Technologies Ag | Digital controller for switched capacitor DC-DC converter |
| US9007791B2 (en) | 2011-10-27 | 2015-04-14 | Infineon Technologies Ag | Digital slope control for switched capacitor dc-dc converter |
| EP2665172B1 (en) | 2012-05-18 | 2016-10-12 | Silergy Corp. | Soft-switching circuit |
| EP2706665A1 (en) * | 2012-09-06 | 2014-03-12 | ABB Oy | Active clamp for a semiconductor switch |
| WO2014097739A1 (ja) * | 2012-12-17 | 2014-06-26 | 富士電機株式会社 | 半導体装置およびその半導体装置を用いた電流検出回路 |
| GB201302407D0 (en) * | 2013-02-12 | 2013-03-27 | Rolls Royce Plc | A thermal controller |
| US9237288B2 (en) * | 2013-12-19 | 2016-01-12 | City University Of Hong Kong | Signal modulating interface for a solid state electronic device |
| JP2015177591A (ja) * | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | 半導体装置及び半導体システム |
| JP6400098B2 (ja) * | 2014-06-30 | 2018-10-03 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
| CN104218924A (zh) * | 2014-09-01 | 2014-12-17 | 长沙景嘉微电子股份有限公司 | 一种应用于实时动态反馈环路的低毛刺电流开关电路 |
| DE102014219470A1 (de) * | 2014-09-25 | 2016-03-31 | Siemens Aktiengesellschaft | Verfahren zur Auswahl von Abschaltgeschwindigkeiten für Abschaltvorgänge in Leistungshalbleitern |
| JP6362996B2 (ja) * | 2014-10-24 | 2018-07-25 | 株式会社日立製作所 | 半導体駆動装置ならびにそれを用いた電力変換装置 |
| WO2016203937A1 (ja) * | 2015-06-16 | 2016-12-22 | 三菱電機株式会社 | 電力用半導体素子の駆動制御回路 |
| CN105119590A (zh) * | 2015-09-18 | 2015-12-02 | 江苏中科君芯科技有限公司 | Igbt高效驱动电路 |
| JP6963556B2 (ja) | 2015-10-21 | 2021-11-10 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | 非飽和又は短絡障害を制御するためのＳｉＣ及びＩＧＢＴパワーデバイス用のゲート駆動制御システム |
| US10530353B2 (en) | 2015-10-21 | 2020-01-07 | Microchip Technology Incorporated | Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults |
| DE102015221101B4 (de) * | 2015-10-28 | 2022-12-08 | Dialog Semiconductor (Uk) Limited | Batterieladeregler, Ladegerät zum Laden einer Batterie, tragbare elektronische Vorrichtung mit Ladegerät und Verfahren für einen Betrieb eines Ladegeräts |
| CN105391276B (zh) * | 2015-12-21 | 2018-01-30 | 哈尔滨工业大学 | 高温碳化硅mosfet驱动电路 |
| WO2018008398A1 (ja) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | 駆動回路およびそれを用いたパワーモジュール |
| CN107612361B (zh) * | 2016-07-12 | 2021-07-30 | 富士电机株式会社 | 半导体装置 |
| CN106452399B (zh) * | 2016-07-25 | 2024-06-18 | 中国船舶集团有限公司第七一六研究所 | 一种应用于全控型电力电子器件的驱动保护电路 |
| DE102017101452A1 (de) * | 2017-01-25 | 2018-07-26 | Eaton Industries (Austria) Gmbh | Niederspannungs-Schutzschaltgerät |
| US9813009B1 (en) * | 2017-02-07 | 2017-11-07 | Ford Global Technologies, Llc | Active gate clamping for inverter switching devices using grounded gate terminals |
| CN108666981A (zh) * | 2017-03-28 | 2018-10-16 | 中国科学院上海微系统与信息技术研究所 | 一种igbt过流保护电路及方法 |
| CN110447171B (zh) * | 2017-04-25 | 2023-06-02 | 新电元工业株式会社 | 开关元件控制电路以及功率模块 |
| DE112017007493T5 (de) * | 2017-04-26 | 2020-01-09 | Mitsubishi Electric Corporation | Halbleiterbauelement ansteuerungsverfahren und treibervorrichtung und leistungswandlergerät |
| CN107204761B (zh) * | 2017-07-26 | 2023-06-16 | 无锡麟力科技有限公司 | 一种功率管驱动电路 |
| WO2019044134A1 (ja) * | 2017-08-29 | 2019-03-07 | 富士電機株式会社 | 検出装置、制御装置およびインバータ装置 |
| JP2019057982A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 半導体素子の駆動回路及び半導体素子の駆動方法 |
| JP7059564B2 (ja) * | 2017-10-17 | 2022-04-26 | 富士電機株式会社 | 半導体装置 |
| JP7073706B2 (ja) * | 2017-12-19 | 2022-05-24 | 富士電機株式会社 | 駆動装置および半導体装置 |
| JP7077649B2 (ja) * | 2018-02-14 | 2022-05-31 | 富士電機株式会社 | 半導体装置 |
| JP6938764B2 (ja) * | 2018-03-16 | 2021-09-22 | 新電元工業株式会社 | 半導体スイッチ制御回路及びスイッチング電源装置 |
| US10469068B1 (en) * | 2018-09-26 | 2019-11-05 | Semiconductor Components Industries, Llc | Adaptive gate driver |
| JP7085453B2 (ja) * | 2018-10-18 | 2022-06-16 | 株式会社日立製作所 | 電力変換装置及び電力変換装置の診断方法 |
| DE112019004618B4 (de) * | 2018-10-23 | 2022-12-29 | Hitachi Astemo, Ltd. | Elektronische steuervorrichtung |
| DE112019003885T5 (de) * | 2019-01-10 | 2021-04-22 | Fuji Electric Co., Ltd. | Gattertreibervorrichtung und schaltvorrichtung |
| US10955445B2 (en) | 2019-05-21 | 2021-03-23 | Nxp B.V. | Automatic miller plateau sampling |
| JP7096792B2 (ja) * | 2019-07-19 | 2022-07-06 | 株式会社日立製作所 | 電流計測器および電力変換装置 |
| US11519954B2 (en) | 2019-08-27 | 2022-12-06 | Analog Devices International Unlimited Company | Apparatus and method to achieve fast-fault detection on power semiconductor devices |
| WO2021070495A1 (ja) * | 2019-10-11 | 2021-04-15 | 富士電機株式会社 | スイッチング制御回路、駆動制御装置及びスイッチング制御方法 |
| CN110707668B (zh) * | 2019-10-12 | 2021-09-24 | 法泰电器（江苏）股份有限公司 | 一种固态断路器的过流检测及开断控制方法 |
| CN111865054B (zh) * | 2020-06-23 | 2022-02-11 | 华源智信半导体(深圳)有限公司 | 基于栅极电压检测的动态驱动方法、电路及开关变换器 |
| US11362646B1 (en) | 2020-12-04 | 2022-06-14 | Skyworks Solutions, Inc. | Variable current drive for isolated gate drivers |
| CN112688674A (zh) * | 2020-12-15 | 2021-04-20 | 郑州嘉晨电器有限公司 | 一种功率开关管的过流保护电路 |
| CN112240346B (zh) * | 2020-12-18 | 2021-03-23 | 天津飞旋科技有限公司 | 磁悬浮轴承控制系统及磁悬浮轴承 |
| US11641197B2 (en) | 2021-04-28 | 2023-05-02 | Skyworks Solutions, Inc. | Gate driver output protection circuit |
| DE102022207192A1 (de) * | 2022-07-14 | 2024-01-25 | Robert Bosch Gesellschaft mit beschränkter Haftung | Überwachungsvorrichtung und Verfahren zur Überwachung eines Sperrwandlers, Sperrwandler |
| DE102022208825A1 (de) * | 2022-08-25 | 2024-03-07 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vorrichtung, Herstellungsverfahren und Verfahren zum Betreiben einer Vorrichtung mit einem Gatetreiber und zumindest einem angebundenen Leistungshalbleiter |
| CN118074485A (zh) * | 2024-04-12 | 2024-05-24 | 深圳市力生美半导体股份有限公司 | 防浪涌电路的控制方法、控制装置及开关电源 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165916A (ja) * | 1990-10-26 | 1992-06-11 | Hitachi Ltd | Ｉｇｂｔのゲート回路 |
| JPH07240637A (ja) * | 1994-02-28 | 1995-09-12 | Nissan Motor Co Ltd | Ｍｏｓトランジスタの過電流診断装置 |
| JPH09182275A (ja) * | 1995-12-12 | 1997-07-11 | Samsung Electro Mech Co Ltd | 電力用半導体トランジスターの過電流保護回路 |
| JP2674355B2 (ja) * | 1991-05-15 | 1997-11-12 | 三菱電機株式会社 | パワー素子の過電流保護装置 |
| JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736267A (en) * | 1986-11-14 | 1988-04-05 | Motorola, Inc. | Fault detection circuit |
| JPH02262822A (ja) * | 1989-03-08 | 1990-10-25 | Hitachi Ltd | 静電誘導形自己消孤素子の過電流保護回路 |
| JP2999887B2 (ja) * | 1992-10-09 | 2000-01-17 | 三菱電機株式会社 | Ｉｇｂｔの過電流保護回路及び半導体集積回路装置 |
| JPH07146722A (ja) * | 1993-10-01 | 1995-06-06 | Fuji Electric Co Ltd | トランジスタ用過電流保護装置 |
| JPH0786577A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | トランジスタの保護装置 |
| JP2881755B2 (ja) * | 1994-04-27 | 1999-04-12 | シャープ株式会社 | パワー素子駆動回路 |
| JPH094344A (ja) * | 1995-06-21 | 1997-01-07 | Fumitane Ichikawa | 横引シャッター装置 |
| JP3421507B2 (ja) | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
| DE19628131C2 (de) * | 1996-07-12 | 2003-07-17 | Semikron Elektronik Gmbh | Gatespannungsbegrenzung für eine Schaltungsanordnung |
| US6088206A (en) | 1998-04-15 | 2000-07-11 | International Business Machines Corporation | Clamp circuit to limit overdrive of off chip driver |
-
2002
- 2002-09-27 JP JP2002283658A patent/JP3886876B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-16 US US10/345,388 patent/US6967519B2/en not_active Expired - Fee Related
- 2003-01-17 DE DE10301655A patent/DE10301655B4/de not_active Expired - Fee Related
- 2003-01-17 CN CNB031017118A patent/CN1314201C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165916A (ja) * | 1990-10-26 | 1992-06-11 | Hitachi Ltd | Ｉｇｂｔのゲート回路 |
| JP2674355B2 (ja) * | 1991-05-15 | 1997-11-12 | 三菱電機株式会社 | パワー素子の過電流保護装置 |
| JPH07240637A (ja) * | 1994-02-28 | 1995-09-12 | Nissan Motor Co Ltd | Ｍｏｓトランジスタの過電流診断装置 |
| JPH09182275A (ja) * | 1995-12-12 | 1997-07-11 | Samsung Electro Mech Co Ltd | 電力用半導体トランジスターの過電流保護回路 |
| JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253568A (ja) * | 2005-03-14 | 2006-09-21 | Mitsubishi Electric Corp | 電力用半導体モジュールおよびその駆動回路 |
| JP4517901B2 (ja) * | 2005-03-14 | 2010-08-04 | 三菱電機株式会社 | 電力用半導体モジュールおよびその駆動回路 |
| JP2006340579A (ja) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | 絶縁ゲート型半導体素子のゲート回路 |
| JP4740320B2 (ja) * | 2006-04-06 | 2011-08-03 | 三菱電機株式会社 | 半導体素子の駆動回路 |
| WO2007116900A1 (ja) * | 2006-04-06 | 2007-10-18 | Mitsubishi Electric Corporation | 半導体素子の駆動回路 |
| US7948277B2 (en) | 2006-04-06 | 2011-05-24 | Mitsubishi Electric Corporation | Drive circuit for semiconductor element |
| JP2009261112A (ja) * | 2008-04-15 | 2009-11-05 | Nissan Motor Co Ltd | 電力変換装置 |
| WO2011111262A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| WO2011111175A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
| US9270193B2 (en) | 2010-03-09 | 2016-02-23 | Mitsubishi Electric Corporation | Power semiconductor module, power converting apparatus, and railway car |
| JP2012110125A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | ３レベル電力変換器の保護装置 |
| US8446207B2 (en) | 2010-11-19 | 2013-05-21 | Sanken Electric Co., Ltd. | Load driving circuit |
| JP2012253974A (ja) * | 2011-06-06 | 2012-12-20 | Mitsubishi Electric Corp | ゲート駆動回路 |
| JP2014045598A (ja) * | 2012-08-28 | 2014-03-13 | Denso Corp | 駆動対象スイッチング素子の駆動回路 |
| KR20170031085A (ko) * | 2014-07-09 | 2017-03-20 | 파워 인티그레이션즈 스위츨런드 게엠베하 | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 |
| KR102336161B1 (ko) | 2014-07-09 | 2021-12-08 | 파워 인티그레이션즈 스위츨런드 게엠베하 | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 |
| JP2020096525A (ja) * | 2014-07-09 | 2020-06-18 | パワー インテグレーションズ スイッツランド ゲーエムベーハーＰｏｗｅｒ Ｉｎｔｅｇｒａｔｉｏｎｓ Ｓｗｉｔｚｅｒｌａｎｄ ＧｍｂＨ | 動的タイミングでの多ステージゲートオフ切り替え |
| JP2018007476A (ja) * | 2016-07-06 | 2018-01-11 | 三菱電機株式会社 | パワー半導体モジュールおよびパワーエレクトロニクス機器 |
| JP2018011250A (ja) * | 2016-07-15 | 2018-01-18 | 富士電機株式会社 | 半導体装置 |
| JP2020202667A (ja) * | 2019-06-10 | 2020-12-17 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 |
| JP7251335B2 (ja) | 2019-06-10 | 2023-04-04 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
| JPWO2021166415A1 (ja) * | 2020-02-19 | 2021-08-26 | ||
| JP7218836B2 (ja) | 2020-02-19 | 2023-02-07 | 富士電機株式会社 | 半導体素子の駆動能力切替回路及び半導体素子の駆動装置 |
| WO2021166415A1 (ja) * | 2020-02-19 | 2021-08-26 | 富士電機株式会社 | 半導体素子の駆動能力切替回路及び半導体素子の駆動装置 |
| JP2021164215A (ja) * | 2020-03-31 | 2021-10-11 | 三菱電機株式会社 | 電力変換回路 |
| JP7472645B2 (ja) | 2020-05-13 | 2024-04-23 | 富士電機株式会社 | 駆動回路内蔵型パワーモジュール |
| WO2022013947A1 (ja) * | 2020-07-14 | 2022-01-20 | 三菱電機株式会社 | 電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置 |
| JP6865910B1 (ja) * | 2020-07-14 | 2021-04-28 | 三菱電機株式会社 | 電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10301655A1 (de) | 2003-08-07 |
| CN1314201C (zh) | 2007-05-02 |
| US6967519B2 (en) | 2005-11-22 |
| CN1445928A (zh) | 2003-10-01 |
| DE10301655B4 (de) | 2009-06-10 |
| JP3886876B2 (ja) | 2007-02-28 |
| US20030180997A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP6197685B2 (ja) | ゲート駆動回路 | |
| JP5761215B2 (ja) | ゲート駆動回路 | |
| US8466734B2 (en) | Gate driving circuit for power semiconductor element | |
| JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
| US7151401B2 (en) | Semiconductor apparatus | |
| CN108809059B (zh) | 半导体元件的驱动装置 | |
| US20060181831A1 (en) | Gate drive circuit, semiconductor module and method for driving switching element | |
| JP3885563B2 (ja) | パワー半導体駆動回路 | |
| JPWO2007116900A1 (ja) | 半導体素子の駆動回路 | |
| JP6780790B2 (ja) | 過電流検出装置、制御装置および過電流検出方法 | |
| JP7408934B2 (ja) | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| US20150365083A1 (en) | Circuit and method for driving a power semiconductor switch | |
| JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
| JP2017079534A (ja) | ゲート制御回路 | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| EP0810731B1 (en) | Voltage-controlled transistor drive circuit | |
| JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
| WO2021124644A1 (ja) | ゲート駆動回路 | |
| JP7346944B2 (ja) | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 | |
| CN115088169A (zh) | 半导体开关元件驱动电路及半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |