CN112821723A - 电压控制型电力用半导体元件的驱动电路 - Google Patents

Abstract

本发明提供一种电压控制型电力用半导体元件的驱动电路，以使得即使在从检测出过电流起到开始保护切断为止的期间有关断信号的输入，也抑制产生高的浪涌电压。在接收到L电平的控制信号Vin而将IGBT(10)导通时，如果过电流检测电路(34)检测出过电流，且在该过电流检出状态还未经过软切断的延迟电路(35)的延迟时间的期间内，接收到将IGBT(10)关断的H电平的控制信号Vin，则慢切断检测电路(39)输出H电平的慢切断检测信号。由此，通过利用通常切断的NMOS晶体管(30)和慢切断的NMOS晶体管(40)来比通常切断更花费时间地进行IGBT(10)关断时的栅极电容的电荷抽取，从而抑制产生高的浪涌电压。

Description

电压控制型电力用半导体元件的驱动电路

技术领域

本发明涉及像IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)那样的电压控制型电力用半导体元件的驱动电路，特别是涉及具备如果因负载短路等而在电压控制型电力用半导体元件流通过电流则进行保护切断的功能的驱动电路。

背景技术

作为对马达等负载进行开关控制的装置，已知将驱动负载的电力用半导体元件与其控制电路集成化而成的IPS(Intelligent Power Switch：智能功率开关)。在将IGBT用作电力用半导体元件的IPS中，IGBT和FWD(Free Wheeling Diode：续流二极管)的芯片与具有驱动和保护功能的控制IC(Integrated Circuit：集成电路)集成在一个封装中。

控制IC通过对IGBT的栅极电容进行充电来对IGBT进行导通控制，并通过抽取累积在栅极电容中的电荷来对IGBT进行关断控制。在对IGBT进行关断控制的情况下，如果使正在流通的电流突然停止，则电流就会无处可去，有时会在IGBT的集电极端子产生浪涌电压，因此，通常，在栅极电容中累积的电荷的抽取分2个阶段进行(例如，参照专利文献1)。

在该专利文献1中，在IGBT未发生异常的通常的动作中，若被输入对IGBT进行关断控制的关断信号，则使两个开关元件在不同的时刻导通。这里，在两个开关元件导通时从IGBT的栅极电容抽取电荷时能够流通的灌电流的大小(以下，将根据开关元件的导通电阻而能够流通电流的能力称为“抽取能力”)设为不同的值。通过使用抽取能力不同的开关元件，在不同的时刻进行电荷的抽取，从而将IGBT分阶段地切断，因此浪涌电压的产生受到抑制。

在专利文献1中，还间接地监视在IGBT流通的集电极电流，并在该集电极电流异常升高的过电流状态持续了预定时间以上时，对IGBT进行保护切断(软切断)。在该软切断中，通过对具有比通常切断时的抽取能力小的抽取能力的开关元件进行导通控制，从而逐渐切断IGBT。

现有技术文献

专利文献

专利文献1：日本特开2012-23899号公报

发明内容

技术问题

在专利文献1的控制IC(栅极驱动电路)中，在过电流状态持续了预定时间以上时，进行软切断来保护IGBT。然而，根据IGBT的开关周期，有可能在过电流状态持续预定时间的期间被输入对IGBT进行关断控制的关断信号。在此情况下，由于IGBT在流通有过电流的状态下被进行关断控制，因此不会进行软切断而成为硬切断，会产生更高的浪涌电压。

本发明是鉴于这一点而完成的，其目的在于提供一种电压控制型电力用半导体元件的驱动电路，即使在过电流检出状态持续预定时间的期间有关断信号的输入，也不会产生高的浪涌电压。

技术方案

在本发明中，为了解决上述问题，在一个方案中，提供一种电压控制型电力用半导体元件的驱动电路，其具备：第一开关元件，根据对电压控制型电力用半导体元件进行关断控制的关断信号的输入而导通，从电压控制型电力用半导体元件的栅极端子抽取累积在栅极电容的电荷；第一延迟电路，在从关断信号的输入起经过了第一预定时间之后输出第一延迟信号；第二开关元件，根据第一延迟信号的输入而导通，从电压控制型电力用半导体元件的栅极端子抽取电荷，且该第二开关元件的抽取能力比第一开关元件大；过电流检测电路，如果检测出电压控制型电力用半导体元件的过电流，则输出过电流检测信号；第二延迟电路，在从接收到过电流检测信号起经过了第二预定时间之后输出第二延迟信号；触发器，保持第二延迟信号；以及第三开关元件，根据被触发器保持的第二延迟信号的输入而导通，从电压控制型电力用半导体元件的栅极端子抽取电荷，且该第三开关元件的抽取能力比第一开关元件小。在该电压控制型电力用半导体元件的驱动电路中还具备：慢切断检测电路，如果在从接收到过电流检测信号起到第二延迟信号被输出为止的期间接收到关断信号，则输出慢切断检测信号；以及第四开关元件，根据慢切断检测信号的输入而导通，从电压控制型电力用半导体元件的栅极端子抽取电荷，且具有第二开关元件的抽取能力与第三开关元件的抽取能力之间的抽取能力。

技术效果

上述构成的电压控制型电力用半导体元件的驱动电路具有以下优点，即在检测出过电流而进行软切断之前接收到对电压控制型电力用半导体元件进行关断控制的关断信号时，取代通常切断的硬切断而进行慢切断，因此能够抑制浪涌电压。

附图说明

图1是示出第一实施方式的IGBT的驱动电路的电路图。

图2是示出软切断时的驱动电路的动作的时序图。

图3是示出慢切断时的驱动电路的动作的时序图。

图4是慢切断时的IGBT的动作波形图。

图5是示出第二实施方式的IGBT的驱动电路的电路图。

图6是示出输入电路的死区时间电路的构成例的图。

图7是慢切断时的IGBT的动作波形图。

符号说明

10：IGBT

20、20a：驱动电路

21：输入电路

21a：死区时间电路

21b：或电路

21c：第一死区时间电路

21d：第二死区时间电路

21e：切换电路

22：基准电压源

23：运算放大器

24：NMOS晶体管

25：电阻

26、27：PMOS晶体管

28、29、30：NMOS晶体管

31：延迟电路

32：与电路

33：电流检测电阻

34：过电流检测电路

34a：比较器

34b：基准电压源

35：延迟电路

36：RS触发器

37：延迟电路

38：NMOS晶体管

39：慢切断检测电路

39a、39b、39c：与电路

40：NMOS晶体管

具体实施方式

以下，以应用于使用IGBT作为电压控制型电力用半导体元件的IPS的情况为例参照附图对本发明的实施方式进行详细说明。应予说明，图中，关于用相同的符号表示的部分，表示了相同的构成要素。

[第一实施方式]

图1是示出第一实施方式的IGBT的驱动电路的电路图，图2是示出软切断时的驱动电路的动作的时序图，图3是示出慢切断时的驱动电路的动作的时序图，图4是慢切断时的IGBT的动作波形图。

图1中示出了IGBT 10和驱动该IGBT 10的驱动电路20。为了能够间接地检测出集电极电流，IGBT 10中一体地形成有感测IGBT，进一步地，虽然省略图示，但反向并联连接有FWD。驱动电路20被IC化。这些IGBT 10、FWD和驱动电路20被收纳在一个封装中而构成IPS。

驱动电路20具有被输入将IGBT 10导通或关断的控制信号Vin的输入电路21。该输入电路21具有在被输入指示关断的控制信号Vin时，将关断的时刻延迟例如300纳秒(ns)的死区时间电路21a和或电路21b。或电路21b在一个输入端子从死区时间电路21a接收到将IGBT 10关断的信号时，以及在IGBT 10导通的情况下进行软切断时，输出禁止生成IGBT 10的栅极电压Vg的信号。

驱动电路20具有将IGBT 10导通的导通控制电路。该导通控制电路包括生成恒定的电流的跨导放大器、将生成的恒定的电流提供给IGBT 10的栅极端子的电流镜电路、以及禁止生成电流的开关元件。跨导放大器具有基准电压源22、运算放大器23、N沟道的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)(以下称为NMOS晶体管)24和电阻25。电流镜电路具有P沟道的MOSFET(以下称为PMOS晶体管)26、27。开关元件由NMOS晶体管28构成。

在导通控制电路中，输出基准电压Vref1的基准电压源22的正极端子连接于运算放大器23的非反相输入端子，基准电压源22的负极端子连接于地。运算放大器23的输出端子连接于NMOS晶体管24的栅极端子，NMOS晶体管24的源极端子连接于运算放大器23的反相输入端子和电阻25的一个端子，电阻25的另一个端子连接于地。NMOS晶体管24的漏极端子连接于电流镜电路的PMOS晶体管26的漏极端子和栅极端子，PMOS晶体管26的源极端子连接于电源Vcc的线。PMOS晶体管26的栅极端子还连接于PMOS晶体管27的栅极端子，PMOS晶体管27的源极端子连接于电源Vcc的线。PMOS晶体管27的漏极端子连接于IGBT 10的栅极端子。运算放大器23的输出端子还连接于NMOS晶体管28的漏极端子，NMOS晶体管28的源极端子连接于地，NMOS晶体管28的栅极端子连接于输入电路21的或电路21b的输出端子。

在该导通控制电路中，在NMOS晶体管28被进行关断控制时，生成与基准电压Vref1成比例的恒定的电流，并将该恒定的电流提供给IGBT 10的栅极端子。即，运算放大器23以使得通过在电阻25流通电流而产生的端子电压与基准电压Vref1相等的方式控制NMOS晶体管24。由此，在NMOS晶体管24流通由基准电压Vref1的电压值和电阻25的电阻值确定的值的漏极电流。该NMOS晶体管24的漏极电流经由PMOS晶体管26、27构成的电流镜电路而将与NMOS晶体管24的漏极电流成比例的电流作为充电电流(源极电流)提供给IGBT 10的栅极端子。提供给IGBT 10的栅极端子的电流对IGBT 10的栅极电容充电，并且在IGBT 10的栅极端子的栅极电压Vg超过IGBT 10的导通阈值时，IGBT 10导通。

连接于运算放大器23的输出端子的NMOS晶体管28从输入电路21的或电路21b接收禁止生成IGBT 10的栅极电压Vg的信号，而被进行导通控制。由此，NMOS晶体管24被进行关断控制，NMOS晶体管24的漏极电流变为零。

将IGBT 10关断的关断控制电路包括作为开关元件发挥功能的NMOS晶体管29、30、输出对例如输入信号施加了350ns的延迟而成的延迟信号的延迟电路31、以及与电路32。NMOS晶体管29的栅极端子连接于输入电路21的死区时间电路21a的输出端子，NMOS晶体管29的漏极端子连接于IGBT 10的栅极端子，NMOS晶体管29的源极端子连接于地。输入电路21的死区时间电路21a的输出端子还连接于延迟电路31的输入端子，延迟电路31的输出端子连接于与电路32的正逻辑输入端子，与电路32的输出端子连接于NMOS晶体管30的栅极端子。NMOS晶体管30的漏极端子连接于IGBT 10的栅极端子，NMOS晶体管30的源极端子连接于地。

在该关断控制电路中，通过通常切断的NMOS晶体管29、30抽取累积在IGBT 10的栅极电容的电荷，从而强制地降低栅极电压而将IGBT 10关断。这里，作为关断控制电路抽取电荷的能力，在将NMOS晶体管29、30两者都导通时的抽取能力设为100％时，将NMOS晶体管29的抽取能力设为10％，将NMOS晶体管30的抽取能力设为90％。因此，关断控制电路如果从输入电路21接收到将IGBT 10关断的信号，则首先NMOS晶体管29以10％的抽取能力来开始抽取电荷。然后，在经过350ns的时间之后，NMOS晶体管30以90％的抽取能力来抽取电荷。应予说明，抽取能力根据NMOS晶体管29、30的尺寸而被调整。

驱动电路20还具有检测IGBT 10的过电流而保护IGBT 10的软切断电路。该软切断电路具有电流检测电阻33、过电流检测电路34、延迟电路35、RS触发器36、延迟电路37和作为开关元件发挥功能的NMOS晶体管38。电流检测电阻33的一个端子连接于IGBT 10所具有的感测IGBT的感测发射极端子，电流检测电阻33的另一个端子连接于地。过电流检测电路34具有比较器34a和基准电压源34b。比较器34a的非反相输入端子连接于电流检测电阻33的一个端子，比较器34a的反相输入端子连接于基准电压源34b的正极端子，基准电压源34b的负极端子连接于地。这里，基准电压源34b的基准电压Vref2被设定为与例如在IGBT 10流过其额定电流的2～3倍的电流时由电流检测电阻33检测出的电压相当的电压。比较器34a的输出端子连接于延迟电路35的输入端子，延迟电路35的输出端子连接于RS触发器36的置位输入端子，RS触发器36的输出端子连接于NMOS晶体管38的栅极端子、延迟电路37的输入端子、以及输入电路21的或电路21b的另一个输入端子。延迟电路37的输出端子连接于RS触发器36的复位输入端子。延迟电路35的延迟时间例如设为3.5微秒(μs)，延迟电路37的延迟时间例如设为2毫秒(ms)。NMOS晶体管38的漏极端子连接于IGBT 10的栅极端子，NMOS晶体管38的源极端子连接于地。该NMOS晶体管38的抽取能力例如设为比NMOS晶体管29的抽取能力10％小的5％。

在该软切断电路中，在过电流检测电路34检测出IGBT 10的过电流并且过电流检出状态从检测时间点开始持续超过3.5μs的情况下，延迟电路35将RS触发器36置位，且RS触发器36保持置位状态。被置位的RS触发器36输出将NMOS晶体管38导通的信号。通过该信号，延迟电路37开始延迟动作，并通过经由输入电路21的或电路21b对NMOS晶体管28进行导通控制，从而使向IGBT 10的栅极端子供给的恒定电流的生成停止。软切断的NMOS晶体管38通过被进行导通控制，从而以5％的抽取能力抽取累积在IGBT 10的栅极电容的电荷，将IGBT10软切断。在IGBT 10被软切断之后，从IGBT10开始软切断起经过了由延迟电路37实现的2ms的延迟时间之后，RS触发器36被复位。

驱动电路20还具有在检测出IGBT 10的过电流而将IGBT 10软切断之前被输入了将IGBT 10关断的控制信号Vin时将IGBT 10慢切断的慢切断电路。该慢切断电路具有慢切断检测电路39和作为开关元件发挥功能的NMOS晶体管40。慢切断检测电路39具有与电路39a。与电路39a的第一正逻辑输入端子连接于过电流检测电路34的输出端子，与电路39a的第二正逻辑输入端子连接于输入电路21的死区时间电路21a的输出端子。与电路39a的负逻辑输入端子连接于RS触发器36的输出端子，与电路39a的输出端子连接于与电路32的负逻辑输入端子和NMOS晶体管40的栅极端子。NMOS晶体管40的漏极端子连接于IGBT 10的栅极端子，NMOS晶体管40的源极端子连接于地。该NMOS晶体管40的抽取能力例如设为比NMOS晶体管30的抽取能力90％小且比NMOS晶体管38的抽取能力5％大的12.5％。

在该慢切断电路中，在IGBT 10处于导通时，不论过电流检测电路34是否检测出过电流，都对NMOS晶体管40进行关断控制，并且与电路32允许延迟电路31所输出的延迟信号的传输。但是，如果在过电流检测电路34检测出过电流的过电流检出状态还未持续延迟电路35的3.5μs的期间内IGBT10被关断，则禁止抽取能力大的NMOS晶体管30的导通控制，并对慢切断的NMOS晶体管40进行导通控制。由此，累积在IGBT 10的栅极电容的电荷被NMOS晶体管29和NMOS晶体管40以22.5％(10％+12.5％)的抽取能力进行抽取。此时，在从NMOS晶体管29被进行导通控制起经过350ns的时间之后，从延迟电路31输出延迟信号，但由于该延迟信号被与电路32阻挡，所以不会对NMOS晶体管30进行导通控制。

接着，对该驱动电路20进行正常的导通动作时的动作进行说明。在过电流检测电路34未检测出过电流时，过电流检测电路34输出低(L)电平的信号。因此，由于延迟电路35不进行动作，所以也不会发生软切断。另外，慢切断检测电路39也由于在与电路39a的第一正逻辑输入端子输入有来自过电流检测电路34的L电平的信号，所以输出L电平的信号，也不会发生慢切断。

接着，参照图2和图3的时序图，说明IGBT 10的负载处于例如短路，该短路持续超过3.5μs时的软切断和该短路不超过3.5μs且将IGBT 10关断时的慢切断的动作。在这些图2和图3中，从上起示出控制信号Vin、NMOS晶体管29、30的栅极电压Vg(A)、Vg(B)、过电流检测电路34的输出、NMOS晶体管38、40的栅极电压Vg(C)、Vg(D)、IGBT 10的栅极电压Vg和集电极电流Ic。

首先，在图2所示的软切断时，如果L电平的控制信号Vin被输入到输入电路21而将IGBT 10导通，则过电流检测电路34检测出过电流而输出高(H)电平的过电流检测信号。在该IGBT 10的导通控制的期间，输入电路21的输出信号为L电平，因此，通常切断的NMOS晶体管29、30的栅极电压Vg(A)、Vg(B)为L电平，被进行关断控制。在IGBT 10的导通控制的初始期间，由于延迟电路35的输出信号为L电平，RS触发器36处于复位状态，因此软切断的NMOS晶体管38的栅极电压Vg(C)为L电平，被进行关断控制。在从检测出过电流起经过了3.5μs的延迟时间之后，延迟电路35的输出信号变为H电平，将RS触发器36设为置位状态，从而栅极电压Vg(C)变为H电平，NMOS晶体管38被进行导通控制。此时，栅极电压Vg(C)的H电平被RS触发器36持续保持，直到经过由延迟电路37实现的2ms的延迟时间为止。慢切断的NMOS晶体管40由于其栅极电压Vg(D)为L电平，因此被进行关断控制。这是因为与电路39a在IGBT 10的导通控制的期间，在第二正逻辑输入端子被输入有输入电路21的L电平的输出信号而在输出端子输出L电平的信号，该L电平的信号成为栅极电压Vg(D)。

由于NMOS晶体管29、30、38和40在IGBT 10的导通控制的初始期间关断，因此IGBT10的栅极电压Vg具有H电平的值。由于检测电流超过了与基准电压Vref2相当的电流的值，因此IGBT 10的集电极电流Ic处于过电流状态。应予说明，即使IGBT 10的栅极电压Vg是恒定的，IGBT 10的集电极电流Ic也会一边受外部的电感成分限制一边持续上升直到饱和为止。

这里，如果在经过了由延迟电路35实现的3.5μs的延迟时间之后软切断的NMOS晶体管38被进行导通控制，则导通控制电路的NMOS晶体管28被进行导通控制，停止由导通控制电路进行的恒定电流的生成。由此，由于导通控制电路被停止并开始软切断，因此IGBT10的栅极电压Vg和集电极电流Ic会逐渐降低。

如果集电极电流Ic的检测电流低于与基准电压Vref2相当的电流，则过电流检测电路34输出L电平的信号，但栅极电压Vg(C)被RS触发器36保持在H电平。

其后，如果想要关断IGBT 10而将H电平的控制信号Vin输入到输入电路21，则在经过由死区时间电路21a实现的300ns的死区时间之后，输入电路21的输出信号变为H电平。由此，关断控制电路试图进行通常切断的关断控制，但由于此时已经开始软切断，因此IGBT10的栅极电压Vg和集电极电流Ic的降低仍在持续。

如果软切断持续而使IGBT 10的栅极电压Vg降低并且低于IGBT 10的导通用阈值电压，则集电极电流Ic变为0。应予说明，由于RS触发器36在从被置位起经过由延迟电路37实现的2ms的延迟时间之后被设为复位状态，因此软切断的NMOS晶体管38的栅极电压Vg(C)成为L电平的信号。在直到栅极电压Vg(C)变为L电平为止的期间，导通控制电路的NMOS晶体管28和软切断的NMOS晶体管38的导通控制一直持续。因此，即使向输入电路21输入将IGBT10导通或关断的控制信号Vin，IGBT 10也保持为关断。

接着，参照图3说明慢切断的动作。慢切断是在IGBT 10的负载处于例如短路的状态下将IGBT 10导通，并在软切断动作之前将IGBT 10关断时的动作。该慢切断具有在将IGBT 10关断时不通过通常切断来进行切断，而是比通常切断慢地降低IGBT 10的栅极电压Vg的特性。

首先，如果输入L电平的控制信号Vin而将IGBT 10导通，并且过电流检测电路34检测出过电流，则过电流检测电路34输出H电平的过电流检测信号。在该IGBT 10处于导通的期间，输入电路21的输出信号是L电平，因此，通常切断的NMOS晶体管29、30的栅极电压Vg(A)、Vg(B)是L电平，被进行关断控制。软切断的NMOS晶体管38在慢切断的动作期间，栅极电压Vg(C)不会变为H电平，因此保持为关断控制。另外，慢切断检测电路39的与电路39a在第二正逻辑输入端子接收输入电路21的L电平的输出信号而输出L电平的输出信号，因此，慢切断的NMOS晶体管40也被进行关断控制。

这里，如果在由延迟电路35实现的3.5μs的延迟时间内，控制信号Vin变为H电平而切换为IGBT 10的关断控制，则在经过300ns的死区时间之后，输入电路21的输出信号变为H电平。由此，通常切断的NMOS晶体管29的栅极电压Vg(A)变为H电平而被进行导通控制。与此同时，慢切断检测电路39的与电路39a在第二正逻辑输入端子接收输入电路21的H电平的输出信号。此时，过电流检测电路34输出H电平的过电流检测信号，RS触发器36输出L电平的信号，因此，与电路39a输出H电平的慢切断检测信号。因此，慢切断的NMOS晶体管40由于栅极电压Vg(D)变为H电平而被进行导通控制。此时，由于在与电路32的负逻辑输入端子接收到H电平的信号，所以禁止将延迟电路31的延迟信号传送到通常切断的NMOS晶体管30的栅极端子，NMOS晶体管30不被进行导通控制。

如果导通控制电路的NMOS晶体管28由于输入电路21的输出信号的H电平而被进行导通控制从而停止导通控制电路的动作，并且通常切断的NMOS晶体管29和慢切断的NMOS晶体管40被进行导通控制，则IGBT 10的栅极电压Vg和集电极电流Ic开始降低。

其后，如果过电流检测电路34变得检测不出过电流，则过电流检测电路34输出L电平。由于过电流检测电路34的输出信号变为L电平，所以慢切断检测电路39输出L电平的慢切断检测信号。由此，慢切断的NMOS晶体管40被进行关断控制，与电路32允许延迟电路31的延迟信号的传输，因此，通常切断的NMOS晶体管30被进行导通控制。此时，由于通常切断的NMOS晶体管29、30以最大的抽取能力进行栅极电容的电荷的抽取，因此IGBT 10的栅极电压Vg和集电极电流Ic迅速下降。

接着，参照图4的动作波形图详细说明慢切断时的IGBT 10的动作。在该图4中，从上起示出了控制信号Vin、IGBT 10的栅极电压Vg、IGBT 10的集电极电流Ic和IGBT 10的集电极-发射极间电压Vce。另外，在IGBT 10的栅极电压Vg、集电极电流Ic以及集电极-发射极间电压Vce的动作波形中，虚线表示没有慢切断功能时的切断动作，实线表示慢切断时的切断动作。

在控制信号Vin从将IGBT 10导通的L电平转变为将IGBT 10关断的H电平的信号时，首先，如果控制信号Vin的电压超过输入电路21的关断用阈值电压Vinth(off)，则启动死区时间电路21a。在经过了由死区时间电路21a设定的死区时间tdoff(＝300ns)的时间之后，通常切断的NMOS晶体管29和慢切断的NMOS晶体管40被进行导通控制，由此，IGBT 10的栅极电压Vg下降。

栅极电压Vg由于在下降的过程中从集电极经由寄生的米勒电容向栅极电容流通充电电流，所以进入电压值暂时不发生变化的米勒区域，同时集电极电流Ic减小，集电极-发射极间电压Vce上升。栅极电压Vg如果过了米勒区域，则再次下降。

根据该驱动电路20，如果控制信号Vin在从过电流检测电路34检测出过电流起3.5μs以内从将IGBT 10导通的导通信号切换为将IGBT 10关断的关断信号，则IGBT 10的关断时间变长。关断时间是指从控制信号Vin的电压超过关断用阈值电压Vinth(off)起到集电极电流Ic降低到10％为止的时间。这里，在没有慢切断功能的情况下，如果在流通有过电流的状态下将IGBT 10关断，则以100％的抽取能力将栅极电容放电，与此相对，在具有慢切断功能的情况下，以22.5％的抽取能力将栅极电容放电。因此，由于栅极电压Vg减小时的倾斜度与没有慢切断功能的情况相比变得缓和，所以相应地，就关断时间而言，与没有慢切断功能的情况下的toff1相比，具有慢切断功能的情况下的toff2变得更长。如果栅极电压Vg减小的倾斜度变得缓和，则在图示的例子中集电极-发射极间电压Vce的浪涌电压从680伏(V)减小到650V。此外，由于浪涌电压减小了30V，因此IGBT 10不仅对于浪涌电压不易损坏，而且还能够不需要或减小用于浪涌对策的保护电路。

[第二实施方式]

图5是示出第二实施方式的IGBT的驱动电路的电路图，图6是示出输入电路的死区时间电路的构成例的图，图7是慢切断时的IGBT的动作波形图。应予说明，在图5中，对于与图1所示的构成要素相同或等价的构成要素标记相同的符号并省略其详细说明。另外，在图7的动作波形中，单点划线表示在未进行死区时间的切换的状态下进行了慢切断的情况，实线表示在进行了死区时间的切换的状态下进行了慢切断的情况。

第二实施方式的IGBT 10的驱动电路20a与第一实施方式的IGBT 10的驱动电路20相比，改变了输入电路21和慢切断检测电路39的构成。

如图6所示，输入电路21的死区时间电路21a包括第一死区时间电路21c、第二死区时间电路21d和切换电路21e。第一死区时间电路21c和第二死区时间电路21d的输入端子连接于接收控制信号Vin的输入电路21的输入端子。第一死区时间电路21c的输出端子连接于切换电路21e的常闭端子，第二死区时间电路21d的输出端子连接于切换电路21e的常开端子。切换电路21e的公共端子连接于输入电路21的输出端子和或电路21b的第一输入端子，切换电路21e的控制端子连接于慢切断检测电路39的与电路39b的输出端子。

第一死区时间电路21c设定与第一实施方式的死区时间电路21a相同的死区时间tdoff(＝300ns)，第二死区时间电路21d设定比第一死区时间电路21c短的死区时间tdoff1。第二死区时间电路21d的死区时间tdoff1优选设定为从死区时间tdoff中减去图4中的关断时间toff1与关断时间toff2之间的时间差而得到的值。在该实施方式中，死区时间tdoff1设定为200ns。

在慢切断的NMOS晶体管40被进行关断控制并且过电流检测电路34未检测出过电流时，切换电路21e选择第一死区时间电路21c的输出。此外，在慢切断的NMOS晶体管40被进行关断控制并且过电流检测电路34检测出过电流时，切换电路21e选择第二死区时间电路21d的输出。

慢切断检测电路39具有与电路39b、39c。与电路39b的正逻辑输入端子连接于过电流检测电路34的输出端子，与电路39b的负逻辑输入端子连接于RS触发器36的输出端子。与电路39b的输出端子连接于与电路39c的一个输入端子和输入电路21的死区时间电路21a的控制端子。与电路39c的另一个输入端子连接于输入电路21的输出端子。与电路39c的输出端子连接于与电路32的负逻辑输入端子、输入电路21的或电路21b的另一个输入端子、以及慢切断的NMOS晶体管40的栅极端子。

在由过电流检测电路34检测出过电流的期间小于3.5μs时，该慢切断检测电路39指示死区时间电路21a选择第二死区时间电路21d。此外，在由过电流检测电路34检测出过电流的期间小于3.5μs时，如果被输入将IGBT 10关断的H电平的控制信号Vin，则慢切断检测电路39输出慢切断检测信号。由此，由导通控制电路进行的恒定电流的生成被禁止，且开始由NMOS晶体管40进行的慢切断。此时，与电路32禁止延迟电路31的延迟信号的传输，以使得抽取能力最高的NMOS晶体管30不会被进行导通控制。

根据该第二实施方式的驱动电路20a，能够将在第一实施方式下的慢切断中从关断时间toff1延长到关断时间toff2的时间恢复到关断时间toff1，成为与没有慢切断功能时相同的特性。

在该驱动电路20a中，如果接收到将IGBT 10导通的L电平的控制信号Vin，且过电流检测电路34检测出过电流，则切换电路21e选择第二死区时间电路21d。在该状态下，如果控制信号Vin转变为将IGBT 10关断的H电平的信号，则如图7所示，在经过200ns的死区时间之后开始慢切断。此后的慢切断动作与图7中单点划线所示的第一实施方式的慢切断动作相同，但关断时间从关断时间toff2缩短为关断时间toff1。

如上所述，在该驱动电路20a中，如果慢切断检测电路39在IGBT 10的关断的期间动作，则IGBT 10的栅极电压Vg的下降与通常切断相比变慢，但相应地，将死区时间从300ns缩短到200ns。由此，关断时间能够与不具备慢切断功能的驱动电路的关断时间toff1(例如1.2μs)一致。由于关断时间在通常切断时和检测出慢切断时没有变化，因此检测出慢切断时的IGBT 10的开关损耗能够成为与通常切断时相同的程度。

在以上实施方式中，对使用IGBT作为IPS的电压控制型电力用半导体元件的情况进行了说明，但并不限于IGBT，MOSFET也能够同样适用。

Claims (5)

1.一种电压控制型电力用半导体元件的驱动电路，其特征在于，具备：

第一开关元件，根据对电压控制型电力用半导体元件进行关断控制的关断信号的输入而导通，从所述电压控制型电力用半导体元件的栅极端子抽取累积在栅极电容的电荷；

第一延迟电路，在从所述关断信号的输入起经过了第一预定时间之后输出第一延迟信号；

第二开关元件，根据所述第一延迟信号的输入而导通，从所述电压控制型电力用半导体元件的栅极端子抽取所述电荷，且该第二开关元件的抽取能力比所述第一开关元件大；

过电流检测电路，如果检测出所述电压控制型电力用半导体元件的过电流，则输出过电流检测信号；

第二延迟电路，在从接收到所述过电流检测信号起经过了第二预定时间之后输出第二延迟信号；

触发器，保持所述第二延迟信号；

第三开关元件，根据被所述触发器保持的所述第二延迟信号的输入而导通，从所述电压控制型电力用半导体元件的栅极端子抽取所述电荷，且该第三开关元件的抽取能力比所述第一开关元件小；

慢切断检测电路，如果在从接收到所述过电流检测信号起到所述第二延迟信号被输出为止的期间接收到所述关断信号，则输出慢切断检测信号；以及

第四开关元件，根据所述慢切断检测信号的输入而导通，从所述电压控制型电力用半导体元件的栅极端子抽取所述电荷，且具有所述第二开关元件的抽取能力与所述第三开关元件的抽取能力之间的抽取能力。

2.根据权利要求1所述的电压控制型电力用半导体元件的驱动电路，其特征在于，

在所述慢切断检测电路输出所述慢切断检测信号时，不将所述第一延迟信号向所述第二开关元件传输。

3.根据权利要求1所述的电压控制型电力用半导体元件的驱动电路，其特征在于，

接收所述第二延迟信号而停止生成对所述电压控制型电力用半导体元件进行导通控制的导通信号。

4.根据权利要求1所述的电压控制型电力用半导体元件的驱动电路，其特征在于，

所述电压控制型电力用半导体元件的驱动电路具备：

第一死区时间电路和第二死区时间电路，使所述关断信号延迟；以及

切换电路，在未接收到所述过电流检测信号时选择所述第一死区时间电路的输出，在从接收到所述过电流检测信号起到所述第二延迟电路输出所述第二延迟信号为止的期间选择所述第二死区时间电路的输出，所述第二死区时间电路设定有比所述第一死区时间电路短的死区时间。

5.根据权利要求4所述的电压控制型电力用半导体元件的驱动电路，其特征在于，

由所述第一死区时间电路和所述第二死区时间电路设定的死区时间之间的时间差，与在所述电压控制型电力用半导体元件的关断控制时所述第一开关元件和所述第二开关元件进行电荷抽取的情况下的关断时间与所述第一开关元件和所述第四开关元件根据所述慢切断检测信号而进行电荷抽取的情况下的关断时间之间的时间差一致。

Images