JP2000295838A - ドライブ回路 - Google Patents

Abstract

(57)【要約】 【課題】電力変換回路等を構成するＩＧＢＴ３０をＭＯ
ＳＦＥＴ１，２を介し夫々オン，オフ駆動するドライブ
回路で、ＩＧＢＴの過電流時にＩＧＢＴを遅滞なく且つ
サージ電圧破壊を防ぎつつ遮断する。 【解決手段】過電流異常時、異常信号入力１１がＬとな
り、ドライブ能力の大きい（オン抵抗の小さい）ＭＯＳ
ＦＥＴ２のゲートは小さい定電流源９により充電され、
このゲート電圧の上昇勾配（従ってＩＧＢＴゲート電圧
とコレクタ電流の下降勾配）は緩やかとなり、ｄｉ／ｄ
ｔによるサージ電圧は発生せず、しかもＭＯＳＦＥＴ２
のオン抵抗が小さいためＩＧＢＴ電流の下降開始の遅れ
も少ない。なおＭＯＳＦＥＴ４のゲートしきい値はＭＯ
ＳＦＥＴ２と等しく、ＭＯＳＦＥＴ４，５，６，８，１
４，１５と定電流源７により、ＭＯＳＦＥＴ２のゲート
電圧がしきい値に達するまではＦＥＴ２のゲートを急速
充電して、ＭＯＳＦＥＴ２のオン開始の遅れを防ぐ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電力変換装置、特に
モータの可変速制御用インバータなどに使用される半導
体スイッチング素子のドライブ回路（外部からのオン／
オフ信号を入力として、半導体スイッチング素子の制御
端子に直接加えるオン／オフ駆動用の信号を生成し印加
する回路）であって、特に負荷短絡などの過電流時に、
大きなｄｉ／ｄｔに基づくサージ電圧による素子の破壊
を防ぐためのソフト遮断機能を備えたドライブ回路に関
する。なお、以下各図において同一の符号は同一もしく
は相当部分を示す。

【０００２】

【従来の技術】図５は従来のドライブ回路の構成例を示
し、駆動対象の半導体スイッチング素子としてＩＧＢＴ
３０をドライブする場合を示している。本例ではＩＧＢ
Ｔ３０をオンさせる手段としてＰチャネルＭＯＳＦＥＴ
１を用い、オフする手段としてＮチャネルＭＯＳＦＥＴ
２を使用している。

【０００３】通常のスイッチング時において、プリドラ
イバ３はオンオフ信号入力端子１２にオン信号が入力さ
れた場合には、ＭＯＳＦＥＴ１をオンする信号と、ＭＯ
ＳＦＥＴ２をオフする信号をそれぞれのＦＥＴ１，２の
ゲートに送出することにより、ＩＧＢＴ３０のゲートを
充電してＩＧＢＴ３０をオンする。

【０００４】また逆に、オンオフ信号入力端子１２にオ
フ信号が入力された場合にはＭＯＳＦＥＴ１をオフする
信号とＭＯＳＦＥＴ２をオンする信号をそれぞれのＦＥ
Ｔ１，２のゲートに送出することにより、ＩＧＢＴ３０
のゲートを放電してＩＧＢＴ３０をオフする。

【０００５】一般にインバータなどの電力変換装置に用
いられる半導体スイッチング素子駆動用のドライブ回路
には、負荷短絡などの事故によりスイッチング素子に過
大な電流が流れてスイッチング素子が破壊するおそれが
有る場合、スイッチング素子を遮断してスイッチング素
子や負荷回路を保護する手段が設けられている。

【０００６】この場合、通常取り扱う電流より大きな電
流が流れているため、通常の方法でスイッチング素子を
遮断すると、大きなｄｉ／ｄｔにより、配線などの持つ
インダクタンスＬによりＬｄｉ／ｄｔのサージ電圧が発
生し、スイッチング素子の耐圧を超えて素子が破壊され
ることがある。

【０００７】図８は半導体スイッチング素子であるＩＧ
ＢＴの負荷側を短絡後、ＩＧＢＴをオン，オフさせたと
きの、ＩＧＢＴのコレクタ電流Ｉ_C とコレクタ・エミッ
タ電圧Ｖ_CEとの時間的推移の例を示す。

【０００８】即ち、ＩＧＢＴの負荷側を短絡状態にして
から、時点ｔ１においてＩＧＢＴをオンさせると、ＩＧ
ＢＴのコレクタ電流Ｉ_C は急激に上昇する。ＩＧＢＴの
電流は高電位領域では定電流性を持っているため、ＩＧ
ＢＴのゲート電圧で決まる電流値に達すると、一定の電
流で制限された領域に達する。( 図８において電流Ｉ _C
がピークに達した後、若干減少しているのは温度上昇な
どの理由による。)しかしながら、 このコレクタ電流Ｉ
_C は通常、定格電流の数倍から１０倍以上に達するた
め、ここで保護のため、時点ｔ２においてＩＧＢＴを通
常の方式で遮断すると非常に高い−ｄｉ／ｄｔにより、
ＩＧＢＴのコレクタ・エミッタ間電圧Ｖ_CEには図の実線
で示す非常に高いサージ電圧が発生して素子が破壊に至
る。

【０００９】これを防止するため、スイッチング素子の
ドライバ回路には、過電流などの異常時にスイッチング
素子を緩やかに遮断する、いわゆるソフト遮断機能を持
っている場合が多い。

【００１０】図５の例では図示していない過電流検知回
路により過電流を検出し、異常信号入力端子１１に異常
信号を与える。プリドライバ３はこの異常信号に基づ
き、ＰチャネルＭＯＳＦＥＴ１をオフする信号を送出す
ると同時に、ＮチャネルＭＯＳＦＥＴ２０をオンする信
号を送出する。

【００１１】このＮチャネルＭＯＳＦＥＴ２０はＮチャ
ネルＭＯＳＦＥＴ２より電流引き抜き能力が低い（つま
り、オン抵抗が大きい）ように設計され、通常のスイッ
チング時よりも緩やかにＩＧＢＴ３０のゲートに蓄積さ
れた電荷を引き抜く。このため、ＩＧＢＴ３０は徐々に
ターンオフし、ｄｉ／ｄｔが大きくなるのを防止する。
この様子を図８の破線で示している。

【００１２】

【発明が解決しようとする課題】図７は上記のようなド
ライブ回路で駆動されるＩＧＢＴを含む一般的なインバ
ータ装置の主回路の例を示している。このインバータ回
路は、３相の逆変換ブリッジ回路を構成するそれぞれ６
個のＩＧＢＴ３０（３０−１〜３０−６）及びフリーホ
イルダイオード（ＦＷＤと略記）４０（４０−１〜４０
−６）と、３個の上アームＩＧＢＴ３０−１〜３０−３
のゲートをそれぞれ制御駆動するＩＣ４１（４１−１〜
４１−３）と、３個の下アームＩＧＢＴ３０−４〜３０
−６のゲートを制御駆動するＩＣ４２などにより構成さ
れている。

【００１３】各ゲート制御駆動ＩＣ４１，４２は図外の
制御回路によりモータ４３の巻線に回転磁界が発生する
ように、６個のＩＧＢＴをオン／オフさせる。例えばＩ
ＧＢＴ３０−１と３０−６がオンの状態から３０−１，
３０−５，３０−６がオンの状態、３０−１，３０−５
がオンの状態、３０−１，３０−３，３０−５がオンの
状態などと順次遷移させることにより回転磁界が発生す
る。さらに、図外の制御回路は、このブリッジ回路の出
力端子４６−１〜４６−３からの出力電流が正弦波形に
近似されるようにＰＷＭ制御を行う。

【００１４】ところで、図７に示す電流検出抵抗４５
は、負荷短絡等の過電流時にこの電流の電圧降下をゲー
ト制御駆動ＩＣ４２により検出し、下アームのＩＧＢＴ
３０−４〜３０−６を遮断することで、全てのＩＧＢＴ
を過電流から保護する目的で設けられている。

【００１５】今たとえば上アームのＩＧＢＴ３０−１，
３０−３と下アームのＩＧＢＴ３０−５がオンの状態で
出力が短絡( 出力端子４６−１〜３の３つが短絡) した
場合を考える。なお、この上アーム２個、下アーム１個
のＩＧＢＴがオン状態での短絡モードを便宜上、モード
１と呼ぶ。

【００１６】短絡により負荷のモータ巻線のインダクタ
ンスが無くなって配線の浮遊インダクタンスのみになる
ため、モータ巻線に印加されるべき電圧はＩＧＢＴに印
加され、電流は急激に増大する。

【００１７】しかしながらこの場合、上アーム側は２個
のＩＧＢＴがオンしているが、下アームは１個のＩＧＢ
Ｔのみがオンしているため、電源４４の電圧Ｖ_D の殆ど
が下アームのＩＧＢＴ３０−５に印加される。

【００１８】図９はこれを説明するためのＩＧＢＴのＩ
−Ｖ特性図で、縦軸はＩＧＢＴのコレクタ電流Ｉ_C 、横
軸はＩＧＢＴのコレクタ・エミッタ電圧Ｖ_CEを示す。こ
こでは簡単のため、上記の３個のＩＧＢＴ３０−１，３
０−３，３０−５が図９に示す全く同一のＩ−Ｖ特性を
持ち、ＩＧＢＴ３０−１，３０−３が均等に電流を分担
している場合を考える。

【００１９】短絡時の電流は短絡時のゲート電圧に応じ
たＩＧＢＴのＩ−Ｖ特性により決定される値Ｉp が流れ
るが、この例では下アームのＩＧＢＴ３０−５にこの電
流Ｉp が流れる。

【００２０】しかしながら上アームでは、この電流I p
を２個のＩＧＢＴ３０−１，３０−３で分担するため、
ＩＧＢＴ３０−１、３０−３の動作点はＡ点となり、Ｉ
ＧＢＴ３０−１，３０−３に印加される電圧はＶ_CE１と
低い値になる。

【００２１】一方、ＩＧＢＴ３０−５の動作点はＩＧＢ
Ｔ３０−５の電圧が電源電圧Ｖ_D からＶ_CE１を差し引い
た値Ｖ_CE２となるため、動作点Ｂとなり、殆どの電圧が
ＩＧＢＴ３０−５に印加される。( 浮遊インダクタンス
に印加される電圧は無視している。)従って、ＩＧＢＴ
３０−５を保護のため遮断すると、そのゲート電圧の低
下に伴い動作点Ｂから動作点Ｃへ、高い印加電圧を維持
したまま遷移する。

【００２２】また、コレクタ電流Ｉ_C はゲート電圧に依
存した電流となっているため、ゲート電圧の低下に従い
直ぐに低下し始める。従って、非常に大きな短絡電流を
遮断するため、大きなｄｉ／ｄｔに起因するサージ電圧
の発生を防止するには、図５のようなソフト遮断回路が
有効に動作する。

【００２３】次に上アームのＩＧＢＴ３０−１と下アー
ムのＩＧＢＴ３０−５、３０−６がオンの状態で同様に
出力短絡が発生した場合を考える。なお、この上アーム
１個、下アーム２個のＩＧＢＴがオン状態での短絡モー
ドを便宜上、モード２と呼ぶ。この場合は逆に、電源４
４の電圧Ｖ_D の殆どが上アームＩＧＢＴ３０−１に印加
され、下アームＩＧＢＴ３０−５、３０−６は図９の動
作点Ａで動作している。

【００２４】ここで短絡に伴う過電流の検出による保護
回路の働きでＩＧＢＴ３０−５、３０−６を遮断する場
合、ＩＧＢＴ３０−５、３０−６の動作点はＡからＣに
遷移するため、遷移の間に大きなコレクタ・エミッタ間
印加電圧Ｖ_CEの上昇がある。

【００２５】このモード２でのＩＧＢＴ３０−５、３０
−６の遮断動作は、遮断のためのゲート電荷の引抜き過
程でこのコレクタ・エミッタ間電圧Ｖ_CEの変化に対応し
たゲート・コレクタ間の帰還容量の充電が行われる影響
で、モード１に比べオフ特性は大きく異なってくる。

【００２６】図６は、モード２の状態でモータなどのイ
ンダクタンスを負荷とする下アームのＩＧＢＴのゲート
電荷を定電流で引き抜き、このＩＧＢＴをターンオフす
る場合における、ＩＧＢＴのゲート・エミッタ間電圧
（単にゲート電圧ともいう）Ｖ _GEと、コレクタ・エミッ
タ間電圧Ｖ_CE及びコレクタ電流Ｉ_C の時間的推移の例を
示す。

【００２７】このようなＩＧＢＴのターンオフを行う
と、図６に示すように、ＩＧＢＴのゲート電圧Ｖ_GEは、
先ず或る傾斜で下降するＡ領域を経てゲートしきい値付
近（厳密にはゲートしきい値より少し高いレベル）に達
し、ここで一旦、ゲート電圧変化が少なくなる期間とし
てのＢ領域を経過し、その後再びＣ領域でゲート電圧が
減少するという経過をたどる。

【００２８】ここで、ゲート電圧変化が少なくなるＢ領
域はＩＧＢＴ３０のコレクタ電位が上昇する期間で、Ｉ
ＧＢＴ３０のコレクタ・ゲート間の容量を通してコレク
タ電位上昇に伴う変位電流がゲートに流れる、いわゆる
ミラー効果によって発生している期間である。ＩＧＢＴ
３０の実際のコレクタ電流Ｉ_C の減少はこのＢ領域が終
了する時点から始まるＣ領域において発生する。

【００２９】（なお、モード１で下アームのＩＧＢＴを
ターンオフした場合のオフ特性は図６におけるＢ領域が
無くなって、Ａ領域とＣ領域がつながり、且つＡ領域か
らコレクタ電流Ｉ_C が減少を開始する波形となる。） ところで前記のモード２において、図５のドライブ回路
により下アームのＩＧＢＴ３０のソフト遮断を行うと、
図５におけるＭＯＳＦＥＴ２０の電流引き抜き能力を少
なくしているので、図６に示す一旦ゲート電圧変化の少
なくなるＢ領域の期間が非常に長くなり、ＩＧＢＴ３０
がオフするまでの過電流状態が長く継続するため、上ア
ームのＩＧＢＴ３０−１が破壊するなどの不都合があっ
た。

【００３０】さらに、オンオフ信号入力端子１２にオフ
信号が入力される直前に出力短絡が生じたような場合、
実際に遮断するまでの時間が長くなるため、この時間
が、ターンオフ対象の下アームのＩＧＢＴに対向する上
アームのＩＧＢＴ (３０−５に対し３０−２、３０−６
に対し３０−３）が同時にオンしないように設けられた
デッドタイムを超えると、上下アームのＩＧＢＴが同時
にオン状態となって電源を短絡する、いわゆるアーム短
絡が発生し、さらに他のＩＧＢＴをも破壊するおそれが
あった。

【００３１】本発明の目的はＩＧＢＴの過電流をソフト
遮断する際、モード１の遮断条件の場合には遮断の開始
時点から（つまり、図６のＡ領域で）、また、ＩＧＢＴ
のゲート電圧Ｖ_GEの変化の少なくなる図６のＢ領域が存
在するモード２の遮断条件の場合には、このＢ領域の期
間を極力短縮して過電流状態の継続時間を短くしなが
ら、Ｂ領域に続くＣ領域で、コレクタ電流Ｉ_C を緩やか
に減少させてＬｄｉ／ｄｔによるサージ電圧の発生を抑
制できるドライブ回路を提供することにある。

【００３２】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のドライブ回路は、駆動対象の半導体ス
イッチング素子（ＩＧＢＴ３０など）の少なくともター
ンオン時にその制御端子（ゲートなど）に電流を供給す
る手段（ＭＯＳＦＥＴ１など）、この半導体スイッチン
グ素子の正常な遮断時にこの制御端子から電流を引き抜
く正常遮断手段、前記半動体スイッチング素子の過電流
などの異常時に、前記制御端子を介してこの半動体スイ
ッチング素子を、その主電流の下降勾配が緩やかになる
ように遮断するソフト遮断手段を持つドライブ回路であ
って、前記ソフト遮断手段が、前記半導体スイッチング
素子の制御端子と、この半導体スイッチング素子の制御
信号の基準電位側となる主端子（エミッタなど）との間
に主回路（ドレイン・ソース回路など）が接続された
〔比較的駆動能力が高い（オン抵抗が低い）〕第１の電
圧駆動型トランジスタ（ＭＯＳＦＥＴ２など）と、第１
の電圧駆動型トランジスタのゲートを、このゲートの電
圧の上昇勾配が緩やかになるように充電する緩充電手段
（定電流源９，ＭＯＳＦＥＴ１０など）とを備えるよう
にする。

【００３３】また請求項２のドライブ回路は、請求項１
に記載のドライブ回路において、第１の電圧駆動型トラ
ンジスタが、前記正常遮断手段の電流引抜き動作を兼ね
行うようにする。

【００３４】また請求項３のドライブ回路は、請求項１
または２に記載のドライブ回路において、前記ソフト遮
断手段が、第１の電圧駆動型トランジスタのゲートを、
このゲートの電圧がしきい値に達するまでは急速に充電
する急速充電手段（ＭＯＳＦＥＴ８，１５など）を備え
るようにする。

【００３５】また請求項４のドライブ回路は、請求項３
に記載のドライブ回路において、前記急速充電手段が、
第１の電圧駆動型トランジスタと同じゲートしきい値を
持って、ゲートとソース（又はエミッタ）を第１の電圧
駆動型トランジスタと共通に接続された第２の電圧駆動
型トランジスタ（ＭＯＳＦＥＴ４など）と、第２の電圧
駆動型トランジスタの主回路に電流が流れ始めたことを
検出して前記の急速充電を停止する手段（ＭＯＳＦＥＴ
５，６，１４、定電流源７など）とを持つようにする。

【００３６】また請求項５のドライブ回路は、請求項１
ないし４のいずれかに記載のドライブ回路において、第
１の電圧駆動型トランジスタのゲートとドレイン（又は
コレクタ）との間にキャパシタ（２１）を接続するよう
にする。

【００３７】また請求項６のドライブ回路は、請求項５
に記載のドライブ回路において、前記ソフト遮断手段
が、前記緩充電手段の作動時にのみ前記キヤパシタの接
続を行う手段（ＭＯＳＦＥＴ２２など）を備えるように
する。

【００３８】また請求項７のドライブ回路は、請求項１
ないし６のいずれかに記載のドライブ回路において、前
記ソフト遮断手段が、前記半導体スイッチング素子の制
御端子の電位がしきい値以下の所定電位に達したのち、
この制御端子の電位を速やかに下げる手段（ゲート電位
検出回路１７，プリドライバ３など）を備えるようにす
る。

【００３９】また請求項８のドライブ回路は、請求項１
ないし７のいずれかに記載のドライブ回路において、第
１の電圧駆動型トランジスタがＭＯＳＦＥＴであるよう
にする。

【００４０】本発明の作用は以下の如くである。ドライ
ブ対象のＩＧＢＴのゲート・エミッタ間に接続した、比
較的ドライブ能力の高い（つまりオン抵抗の小さい）Ｍ
ＯＳＦＥＴのゲートを、ＩＧＢＴの負荷短絡などによる
過電流時においては低電流で緩やかに充電することによ
り、モード１でのＩＧＢＴのミラー効果がない遮断条件
の場合には、ドライブ対象ＩＧＢＴのゲート電位を過電
流検出後直ちに緩やかに低下させ、モード２でのＩＧＢ
Ｔのミラー効果がある遮断条件の場合にも、過電流検出
後、ドライブ能力の高いＭＯＳＦＥＴをオンすること
で、ＩＧＢＴのミラー効果によるコレクタ電流下降開始
の遅れを少なくしながら、ＩＧＢＴのゲート電位、従っ
てコレクタ電流を緩やかに低下させ、過大なｄｉ／ｄｔ
によるスパイク電圧の発生を抑えると共に、遮断時間が
過大になることを防止する。

【００４１】

【発明の実施の形態】（実施例１）図１は本発明の第１
の実施例としての要部の構成を示す回路図で、同図にお
いても図５と同様に、ＯＵＴ端子に接続されたＩＧＢＴ
３０のゲートを充電してＩＧＢＴ３０をオンさせるＰチ
ャネルＭＯＳＦＥＴ１と、ＩＧＢＴ３０のゲートを放電
してＩＧＢＴ３０をオフさせるＮチャネルＭＯＳＦＥＴ
２がプリドライバ３により制御され、ＩＧＢＴ３０の通
常のスイッチングの際には図５と同様のゲート駆動を行
う。

【００４２】図１の図５と異なる点は、過電流などの異
常時にＩＧＢＴ３０を緩やかに遮断するためのドライブ
能力の少ないＮチャネルＭＯＳＦＥＴ２０を用いず、ド
ライブ能力の大きい通常遮断用のＭＯＳＦＥＴ２のゲー
トを少ない電流により充電し、緩やかにＩＧＢＴ３０の
ゲート電荷を引き抜くようにした点である。

【００４３】以下異常時のソフト遮断の動作を、まず図
７における上アームＩＧＢＴ３０−１，３０−３と下ア
ーム３０−５がオンの状態で出力短絡が発生したモード
１の場合について説明する。この場合は図１においてソ
フト遮断の対象となるＩＧＢＴ３０は下アームＩＧＢＴ
３０−５となる。

【００４４】この状態での短絡発生の場合は、先に述べ
たように、遮断対象のＩＧＢＴ３０には既にほぼ全電源
電圧Ｖ_D が加わっており、ＩＧＢＴ３０のゲート電圧Ｖ
_GEが低下するに従って直ちに、そのコレクタ電流Ｉ_C が
減少するため、図６におけるＡ領域のゲート電圧の低下
速度を遅くすることが重要である。

【００４５】図１におけるプリドライバ３のオンオフ入
力端子１２にオン信号が入っている状態で、異常信号入
力端子１１に“異常有り”を示すＬ信号が印加される
と、プリドライバ３はＰチャネルＭＯＳＦＥＴ１を遮断
する信号を送出してＩＧＢＴ３０のゲートの充電回路を
閉じるようにするが、通常時の遮断とは異なり、Ｎチャ
ネルＭＯＳＦＥＴ２をオンするための信号は送出しな
い。

【００４６】ＮチャネルＭＯＳＦＥＴ２をオンするため
の、そのゲートを充電する電流は、異常信号入力端子１
１にＬ信号が印加され、ＰチャネルＭＯＳＦＥＴ１０が
オンすることにより、出力電流値の低い定電流源９によ
り供給される。

【００４７】このためＮチャネルＭＯＳＦＥＴ２のゲー
ト電圧の上昇は緩やかなものになる。さらに、ＭＯＳＦ
ＥＴ２のゲート電圧の上昇に伴うＭＯＳＦＥＴ２のオン
抵抗の低下にしたがって、ＩＧＢＴ３０のゲート電圧、
すなわちＭＯＳＦＥＴ２のドレイン電圧は低下するが、
このドレイン電圧低下によるミラー効果のためにＭＯＳ
ＦＥＴ２のゲートを充電する電流の多くが、図１に帰還
容量１３として示すＭＯＳＦＥＴ２のゲート・ドレイン
間容量を充電するのに使われるため、ＭＯＳＦＥＴ２の
ゲート電圧の上昇速度はさらに遅くなる。従って、ＩＧ
ＢＴ３０のゲート電圧の低下速度は非常に低い値とな
る。

【００４８】しかしながら、先に述べたようにＩＧＢＴ
３０は高いコレクタ・エミッタ電圧Ｖ_CEを維持したまま
遮断されるため、ＩＧＢＴ３０に対するミラー効果は無
く（つまり、図６のＢ領域は無く）、ＩＧＢＴ３０は時
間遅れなく、且つコレクタ電流Ｉ_C の減少は緩やかに遮
断される。

【００４９】次に図７の上アームＩＧＢＴ３０−１と下
アームＩＧＢＴ３０−５，３０−６がオンの状態で出力
短絡が発生したモード２のソフト遮断について説明す
る。この場合は図１においてソフト遮断の対象となるＩ
ＧＢＴ３０は下アームの３０−５及び３０−６となる。

【００５０】この場合も図６におけるＡ領域が終わるま
ではＩＧＢＴ３０のゲート電圧の低下の点ではモード１
の場合と全く同様である。しかしながらこの場合、下ア
ームＩＧＢＴ３０−５，３０−６のコレクタ電流Ｉ
_C は、そのゲート電圧で決まっておらず、上アームＩＧ
ＢＴ３０−１のコレクタ電流Ｉ_C をＩＧＢＴ３０−５，
３０−６で分担しているにすぎない。

【００５１】従って、ＩＧＢＴ３０−５，３０−６に流
れるコレクタ電流Ｉ_C は図６に示すようにＡ領域では低
下しない。また、ＩＧＢＴ３０−５，３０−６はゲート
電圧の低下に従い、エツミタ・コレクタ間電圧Ｖ_CEが上
昇する( 図９における動作点ＡからＣへ遷移する) ため
ミラー効果が発生し、ＩＧＢＴ３０のゲートから電荷を
引き抜いてもゲート電圧が低下しなくなる図６における
Ｂ領域が存在する。

【００５２】しかしながら、ＩＧＢＴ３０−５，３０−
６のゲート電圧、すなわち図１のＭＯＳＦＥＴ２のドレ
イン電圧が低下しなくなると、ＭＯＳＦＥＴ２に対する
ミラー効果はなくなり、ＭＯＳＦＥＴ２のゲートを充電
する電流は主にそのゲート・ソース間容量を充電するの
に使われ、ＭＯＳＦＥＴ２のゲート電圧は比較的急速に
上昇する。

【００５３】ＭＯＳＦＥＴ２は元々ドライブ能力が高い
( オン抵抗が低い) 素子であるので、ゲート電圧が上昇
すれば低いオン抵抗になるため、ＩＧＢＴ３０−５，３
０−６のゲート電荷を比較的急速に放電することが可能
となり、従来例のように図６のＢ領域が極端に長くなる
ことはない。

【００５４】このモード２ではＩＧＢＴのコレクタ電流
Ｉ_C が実際に下降するのは図６のＣ領域に入ってからで
あり、電流Ｉ_C が下降を開始する時のＭＯＳＦＥＴ２の
オン抵抗は前に説明したモード１に比較して低くなって
いるため、電流Ｉ_C が下降する勾配はモード１の場合よ
り大きくなる。しかし、ＭＯＳＦＥＴ２のオン抵抗は通
常遮断の場合に比較すれば、まだ十分低下していないた
め、通常遮断に比較すれば緩やかに遮断することができ
る。

【００５５】また、このモード２ではＩＧＢＴ３０−
５，３０−６のコレクタ電流Ｉ_C は前に説明したモード
１に比較して低くなっているため、電流Ｉ_C を比較的大
きな下降勾配で遮断してもサージ電圧の発生は少なく、
素子が破壊されることは無い。

【００５６】ところで、上述のようにＭＯＳＦＥＴ２の
ゲートを低い電流で充電すると、ＭＯＳＦＥＴ２のゲー
ト電位がゲートしきい値に達し、ＭＯＳＦＥＴ２がオン
し出すまでの時間が長くなり、ＩＧＢＴ３０が過電流状
態になってからＩＧＢＴ３０を実際に遮断開始するまで
の時間が長くなり、ＩＧＢＴ３０の保護が困難になる可
能性が生ずる。

【００５７】図１ではこれを次に述べる方法で防止して
いる。即ち図１において、プリドライバ３のオンオフ入
力端子１２にオン信号が入っている状態で、異常信号入
力端子１１にＬ信号（アクティブ）が印加されると、Ｎ
ＯＴ回路１６によりＮチャネルＭＯＳＦＥＴ１４，１５
がオンする。ＭＯＳＦＥＴ４はＭＯＳＦＥＴ２と同じゲ
ートしきい値を持ったＭＯＳＦＥＴで、ＭＯＳＦＥＴ２
のゲート電位が、そのゲートしきい値まで達しない間は
ＭＯＳＦＥＴ４にも電流が流れず、カレントミラー回路
を構成するＭＯＳＦＥＴ５，６にも電流が流れない。

【００５８】従って、ＰチャネルＭＯＳＦＥＴ８のゲー
トは定電流源７によりＧＮＤ電位となりＭＯＳＦＥＴ８
がオンするので、ＭＯＳＦＥＴ８，１５を通してＭＯＳ
ＦＥＴ２のゲートは急速に充電される。ＭＯＳＦＥＴ２
のゲート電位がしきい値に達するとＭＯＳＦＥＴ４にも
ＭＯＳＦＥＴ５，１４を経て電流が流れ、カレントミラ
ー回路により、ＭＯＳＦＥＴ６にも電流が流れる。

【００５９】そして、この電流が定電流源７の電流値を
越えると、ＭＯＳＦＥＴ８のゲート電位は上昇し、ＭＯ
ＳＦＥＴ８はオフする。このため、ＭＯＳＦＥＴ２の充
電電流は電流源９から供給される電流のみに低下する。

【００６０】以上の動作によりＭＯＳＦＥＴ２のゲート
を、その電位がゲートしきい値に達するまでは急速に充
電し、ゲートしきい値に達したあとは緩やかに充電する
ので、ＩＧＢＴ３０の異常過電流発生直後からＭＯＳＦ
ＥＴ２のターンオンによりＩＧＢＴ電流が下降し始める
までの遅れ時間を短くしながら、ＩＧＢＴ電流の減少の
勾配を緩やかにすることが可能となる。

【００６１】なお、ＭＯＳＦＥＴ１５はＭＯＳＦＥＴ２
の通常の動作時にＭＯＳＦＥＴ８によりＭＯＳＦＥＴ２
のゲートが充電されることを防止するためのスイッチ
で、ＭＯＳＦＥＴ１４はＭＯＳＦＥＴ２の通常の動作時
にカレントミラー回路に電流が流れることを防止するた
めのスイッチとして動作する。

【００６２】また、図１においてゲート電位検出回路１
７はＩＧＢＴ３０のゲート電圧がしきい値以下の所定電
圧（実際はしきい値より所定の余裕電圧分だけ低下した
電圧）になったことを検出し、プリドライバ３に信号を
送出し、通常のスイッチング時と同様のゲート充電電流
によりＭＯＳＦＥＴ２のゲートを充電させる役割を持
つ。これにより急峻なｄｉ／ｄｔが発生する恐れのなく
なった時点以後もＩＧＢＴ３０の電流の緩やかな遮断を
継続し、いたずらにスイッチング時間が長くなることを
防止する。

【００６３】なお、図１においてＭＯＳＦＥＴ１は本図
の様にＰチャネルＭＯＳＦＥＴであってもＮチャネルＭ
ＯＳＦＥＴのソースフォロアであっても、あるいはその
組み合わせなどであっても良く、ＩＧＢＴ３０をターン
オンさせる手段はどのようなものであっても本発明の効
果は期待できる。

【００６４】また、本実施例では図５の従来のドライブ
回路と異なり、ソフト遮断用のＭＯＳＦＥＴ２０を持っ
ていないが、図５と同様にＭＯＳＦＥＴ２とは別に新た
なソフト遮断用ＭＯＳＦＥＴ２０を設け、このＭＯＳＦ
ＥＴに対して本実施例と同様の定電流駆動を行ってもよ
い。

【００６５】しかし、この場合、新たに設けるＭＯＳＦ
ＥＴ２０は図５の場合よりも駆動能力が大きい必要があ
り、図１のように十分ドライブ能力のある通常ドライブ
用のＭＯＳＦＥＴ２をソフト遮断用ＭＯＳＦＥＴと共用
することが効率的である。

【００６６】（実施例２）図２は本発明の第２の実施例
としての要部の構成を示す回路図である。同図の図１と
異なる主な点は、ＮチャネルＭＯＳＦＥＴ２のゲート・
ドレイン間にコンデンサ２１が接続されている点と、Ｍ
ＯＳＦＥＴ２のゲートしきい値に達しない領域でＭＯＳ
ＦＥＴ２のゲートを急速に充電する回路が無い点であ
る。

【００６７】本実施例ではＭＯＳＦＥＴ２の帰還容量(
図１の１３で、図２では図示していない) に並列にコン
デンサが挿入されており、ＭＯＳＦＥＴ２にミラー効果
がより強く現れ、ＭＯＳＦＥＴ２のゲート・ソース間容
量に対する帰還容量の比率が増加する。

【００６８】従って、定電流源９の電流値を大きくする
ことにより、ＭＯＳＦＥＴ２のドレイン電圧（従ってＩ
ＧＢＴ３０のゲート電圧）の下降速度を緩やかに保ちな
がら、ＭＯＳＦＥＴ２のゲート・ソース間容量のみを充
電する時間としての、ＭＯＳＦＥＴ２のゲート電位がし
きい値に達するまでの時間を短縮することが可能とな
り、図１のようなＭＯＳＦＥＴ２のゲートを急速に充電
する回路がなくても、比較的短い時間でＩＧＢＴ３０の
遮断を開始することが可能となる。

【００６９】もちろん、図２にＭＯＳＦＥＴ２のゲート
を急速に充電する回路を追加して、さらにＭＯＳＦＥＴ
２のゲート電位がしきい値に達するまでの時間を短縮す
ることも可能である。

【００７０】（実施例３）図３は本発明の第３の実施例
としての要部の構成を示す回路図で、同図の図２と異な
る点は、図２より容量の大きいコンデンサ２１にスイッ
チとしてのＮチャネルＭＯＳＦＥＴ２２が接続され、異
常信号入力端子１１がＬ（アクティブ）になったときの
みコンデンサ2 1 がＭＯＳＦＥＴ２のゲート・ドレイン
間に接続される点と、ＭＯＳＦＥＴ２のゲートが専用の
定電流源で充電されるのではなく、図２の定電流源９よ
り電流供給能力の大きいプリドライバ３の通常スイッチ
ング用信号により充電される点である。

【００７１】すなわち、異常信号入力端子１１がＨ（ノ
ンアクティブ）の通常時には、ＭＯＳＦＥＴ２２がオフ
状態でコンデンサ２１が接続されてない状態と等価であ
るため、通常の速度でＭＯＳＦＥＴ２はオンする。

【００７２】一方、異常信号入力端子１１にＬの異常信
号が印加された場合は、ＭＯＳＦＥＴ２２がオンするこ
とにより、コンデンサ２１がＭＯＳＦＥＴ２のゲート・
ドレイン間に接続され、この容量によりＭＯＳＦＥＴ２
のミラー効果が大きくなるため、ＭＯＳＦＥＴ２のドレ
イン電圧、すなわちＩＧＢＴ３０のゲート電圧の下降速
度は緩やかになるが、図２と比べた場合、コンデンサ２
１の容量が大きい分、プリドライバ３の電流供給能力が
大きいので、ＭＯＳＦＥＴ２のゲート電圧がしきい値に
達する時間やＩＧＢＴ３０のゲート電圧の下降速度を同
等にすることができる。

【００７３】（実施例４）図４は本発明の第４の実施例
としての要部の構成を示す回路図で、同図の図３と異な
る点はコンデンサ２１とＭＯＳＦＥＴ２２の間にダイオ
ード２４が接続され、ダイオード２４とコンデンサ２１
との接続点とグランドＧＮＤの間にＭＯＳＦＥＴ２５が
接続されている点である。

【００７４】即ち、図３においてはＭＯＳＦＥＴ２２の
寄生ダイオード２３により、ＭＯＳＦＥＴ２のターンオ
フ時には、常にコンデンサ２１がＭＯＳＦＥＴ２のゲー
ト・ドレイン間に接続されている状態になり、ＭＯＳＦ
ＥＴ２のターンオフが遅くなる。

【００７５】図４のダイオード２４は、このターンオフ
の遅れを防止するために挿入されたもので、ＭＯＳＦＥ
Ｔ２のドレインからゲートに流れる電流を遮断するもの
である。また、ＭＯＳＦＥＴ２５は異常信号入力端子１
１に異常信号（Ｌ）が無い状態でコンデンサ２１の電荷
を放電しておくための回路である。

【００７６】

【発明の効果】本発明（請求項１）によれば、駆動対象
の半導体スイッチング素子（例えばＩＧＢＴとする）の
過電流などの異常時に、このＩＧＢＴのゲートとコレク
タとの間に設けた、比較的ドライブ能力の大きい（オン
抵抗の小さい）電圧制御型トランジスタ（例えばＭＯＳ
ＦＥＴとする）のゲート電圧の上昇勾配が緩やかになる
ようにこのＭＯＳＦＥＴのゲートを充電するようにし、
さらに必要に応じて、前記ＭＯＳＦＥＴのゲートを、ゲ
ート電圧がしきい値に達するまでは急速に充電するよう
にしたり（請求項３，４）、また、ＭＯＳＦＥＴのゲー
トの充電電源に電流供給能力の大きい通常遮断時の電源
を共用したい場合には、このゲートとドレイン間にキャ
パシタを接続するようにしたり（請求項５，６）、また
前記ＩＧＢＴのゲートの電位がしきい値以下の所定電位
に達したのちは、このゲートの電位を速やかに下げるよ
うにしたので（請求項７）、ＩＧＢＴの過電流検出後、
速やかに遮断を開始して過電流の継続時間を短縮すると
共に、ＩＧＢＴ電流の下降速度を緩やかにして、急峻な
ｄｉ／ｄｔによるサージ電圧の発生を抑え、かつＩＧＢ
Ｔのゲート電圧がしきい値以下に下降してサージ発生の
おそれがなくなった時点からは速やかに遮断を終えるこ
とができ、結果として駆動対象半導体スイッチング素子
のサージ電圧破壊を防止しながら、可能な限り短い過電
流持続時間で半導体スイッチング素子の電流を遮断する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例としての要部の構成を示
す回路図

【図２】本発明の第２の実施例としての要部の構成を示
す回路図

【図３】本発明の第３の実施例としての要部の構成を示
す回路図

【図４】本発明の第４の実施例としての要部の構成を示
す回路図

【図５】従来のドライブ回路におけるソフト遮断回路の
例を示す図

【図６】ＩＧＢＴのターンオフ特性の説明図

【図７】半導体スイッチング素子としてＩＧＢＴを用い
たインバータ装置の主回路構成例を示す図

【図８】ＩＧＢＴの出力短絡時における電流電圧波形の
説明図

【図９】インバータ装置の出力短絡時におけるＩＧＢＴ
の動作点の説明図

【符号の説明】

１ ＰチャネルＭＯＳＦＥＴ ２ ＮチャネルＭＯＳＦＥＴ ３ プリドライバ ４ ＮチャネルＭＯＳＦＥＴ ５，６ ＰチャネルＭＯＳＦＥＴ ７ 定電流源 ８ ＰチャネルＭＯＳＦＥＴ ９ 定電流源 １０ ＰチャネルＭＯＳＦＥＴ １１ 異常信号入力端子 １２ オンオフ信号入力端子 １３ 帰還容量 １４，１５ ＮチャネルＭＯＳＦＥＴ １６ ＮＯＴ回路 １７ ゲート電位検出回路 ２１ コンデンサ ２２ ＮチャネルＭＯＳＦＥＴ ２３ 寄生ダイオード ２４ ダイオード ２５ ＮチャネルＭＯＳＦＥＴ ３０ ＩＧＢＴ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 幸雄 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5H740 AA08 BA11 BC01 BC02 MM12

Claims (8)

【特許請求の範囲】
1. 【請求項１】駆動対象の半導体スイッチング素子の少な
   くともターンオン時にその制御端子に電流を供給する手
   段、この半導体スイッチング素子の正常な遮断時にこの
   制御端子から電流を引き抜く正常遮断手段、前記半動体
   スイッチング素子の過電流などの異常時に、前記制御端
   子を介してこの半動体スイッチング素子を、その主電流
   の下降勾配が緩やかになるように遮断するソフト遮断手
   段を持つドライブ回路であって、 前記ソフト遮断手段が、前記半導体スイッチング素子の
   制御端子と、この半導体スイッチング素子の制御信号の
   基準電位側となる主端子との間に主回路が接続された第
   １の電圧駆動型トランジスタと、 第１の電圧駆動型トランジスタのゲートを、このゲート
   の電圧の上昇勾配が緩やかになるように充電する緩充電
   手段とを備えたことを特徴とするドライブ回路。
2. 【請求項２】請求項１に記載のドライブ回路において、
   第１の電圧駆動型トランジスタが、前記正常遮断手段の
   電流引抜き動作を兼ね行うようにしたことを特徴とする
   ドライブ回路。
3. 【請求項３】請求項１または２に記載のドライブ回路に
   おいて、前記ソフト遮断手段が、第１の電圧駆動型トラ
   ンジスタのゲートを、このゲートの電圧がしきい値に達
   するまでは急速に充電する急速充電手段を備えたことを
   特徴とするドライブ回路。
4. 【請求項４】請求項３に記載のドライブ回路において、 前記急速充電手段が、第１の電圧駆動型トランジスタと
   同じゲートしきい値を持って、ゲートとソース（又はエ
   ミッタ）を第１の電圧駆動型トランジスタと共通に接続
   された第２の電圧駆動型トランジスタと、 第２の電圧駆動型トランジスタの主回路に電流が流れ始
   めたことを検出して前記の急速充電を停止する手段とを
   持つことを特徴とするドライブ回路。
5. 【請求項５】請求項１ないし４のいずれかに記載のドラ
   イブ回路において、第１の電圧駆動型トランジスタのゲ
   ートとドレイン（又はコレクタ）との間にキャパシタを
   接続するようにしたことを特徴とするドライブ回路。
6. 【請求項６】請求項５に記載のドライブ回路において、
   前記ソフト遮断手段が、前記緩充電手段の作動時にのみ
   前記キヤパシタの接続を行う手段を備えたことを特徴と
   するドライブ回路。
7. 【請求項７】請求項１ないし６のいずれかに記載のドラ
   イブ回路において、前記ソフト遮断手段が、前記半導体
   スイッチング素子の制御端子の電位がしきい値以下の所
   定電位に達したのち、この制御端子の電位を速やかに下
   げる手段を備えたことを特徴とするドライブ回路。
8. 【請求項８】請求項１ないし７のいずれかに記載のドラ
   イブ回路において、第１の電圧駆動型トランジスタがＭ
   ＯＳＦＥＴであることを特徴とするドライブ回路。