JP2016059036A - 短絡保護用の回路、システム、及び方法 - Google Patents

短絡保護用の回路、システム、及び方法 Download PDF

Info

Publication number
JP2016059036A
JP2016059036A JP2015144795A JP2015144795A JP2016059036A JP 2016059036 A JP2016059036 A JP 2016059036A JP 2015144795 A JP2015144795 A JP 2015144795A JP 2015144795 A JP2015144795 A JP 2015144795A JP 2016059036 A JP2016059036 A JP 2016059036A
Authority
JP
Japan
Prior art keywords
igbt
circuit
short
terminal
short circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015144795A
Other languages
English (en)
Inventor
ビン・ツァン
Bin Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of JP2016059036A publication Critical patent/JP2016059036A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Abstract

【課題】絶縁ゲートバイポーラトランジスタを短絡イベントから保護するためのシステム、回路及び方法を提供する。【解決手段】スイッチ、抵抗、コンデンサー及びオプションとしての電流バッファを備える短絡保護回路８０４は、短絡イベントの検出に応答して絶縁ゲートバイポーラトランジスタＱ１に強いプルダウンを提供し、その後、ターンオフ電流が減少する速さを制御し、これによって、絶縁ゲートバイポーラトランジスタＱ１のピーク電圧を最小にする。【選択図】図８

Description

本開示は、一般的には、ＩＧＢＴ駆動回路及び短絡保護回路に関する。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、主に電子スイッチとして最近の装置において使用されている３端子電力半導体デバイスであり、効率が高くかつスイッチングが高速であることで知られている。ＩＧＢＴは、可変周波数駆動装置（Variable-Frequency drives(VFDs)、電気自動車、電車、可変速冷蔵庫、ランプ安定器、エアコン、及びスイッチング・アンプを有するステレオシステムなどの多くの現代の機器において電力を切り換える。
ＩＧＢＴは、しばしば、高電圧（たとえば６００Ｖ以上）用途及び大電流電力変換器用途で使用される。これらのタイプの用途では、負荷線と電源との短絡は、ＩＧＢＴに大電流を流す結果となり、これによって、ＩＧＢＴを損傷する可能性がある。ＩＧＢＴを損傷する可能性があるので、ゲート駆動回路によって、ＩＧＢＴの短絡状態を検出して、ＩＧＢＴを安全にオフにし、これによって、ＩＧＢＴの損傷を防止する必要がある。
図１には、短絡保護機能がない一般的なＩＧＢＴ駆動回路１００が示されており、この場合、負荷１１２はＩＧＢＴ１０８からの電流によって駆動され、該ＩＧＢＴは、ゲートドライバ１０４によって駆動される。図示の回路１００は、しばしば、ハーフブリッジ回路と呼ばれ、電力駆動装置にとっては最も重要な回路構成の一つである。図示の回路１００は、該回路１００の中間点において互いに接続された２つのＩＧＢＴ１０８を備えており、負荷１１２は該中間点に接続されている。該中間点は回路ノードに対応し、該回路ノードにおいて、一方のＩＧＢＴ１０８のエミッタＥが、他方のＩＧＢＴ１０８のコレクタＣに接続されている。
問題は、図１に示されているように、回路１００が（たとえば、グランドまたは共通電圧（共通の電圧）と回路１００の中間点との間で）短絡した場合に、過度の電流が上側のＩＧＢＴ１０８に流れ、これによって、大抵の場合、該ＩＧＢＴが損傷することである。
図２は、短絡検出回路２０８を備える例示的な回路２００を示しており、該検出回路２０８は、回路２００内の第１のＩＧＢＴ Ｑ１に損傷を与える可能性がある短絡イベント（短絡事象）の検出を可能にする。第１のＩＧＢＴ Ｑ１を、図１に示されているＩＧＢＴ１０８と同じかまたは類似の構成要素に対応付けることができることが理解されるべきである。同様に、回路２００内に示されている第２のＩＧＢＴ Ｑ２を、図１に示されているＩＧＢＴ１０８と同じかまたは類似の構成要素に対応付けることができる。
図１と同様に、回路２００は、ハーフブリッジ構成で構成されており、該構成において、第１のドライバ２０４ａが第１のＩＧＢＴ Ｑ１を駆動しており、第２のドライバ２０４ｃが第２のＩＧＢＴ Ｑ２を駆動している。図示の短絡検出回路２０８は、第１のＩＧＢＴ Ｑ１のコレクタ−エミッタ間電圧Vceを検出する第２のドライバ２０４ｂを備えている。短絡検出回路２０８が短絡イベントを検出した場合には、第２のドライバ２０４ｂの出力は、第１のドライバ２０４ａに（それに関する）情報を提供する。ほとんどの場合、短絡検出回路２０８によって検出される短絡イベントは、ハーフブリッジ回路の中間点２１６とグランド（接地）との間の短絡に該当する。そのような状態が検出されたときには、第２のドライバ２０４ｂは、第１のドライバ２０４ａをオフにする信号を第１のドライバ２０４ａに提供する。（コレクタ−エミッタ電流Iceとして知られている）コレクタＣからエミッタＥに流れる電流の増加に起因する過熱及び／または損傷から第１のＩＧＢＴ Ｑ１を保護するために、第１のドライバ２０４ａはオフにされる。
回路２００における短絡イベントに関する短絡保護試験の間、第３のドライバ２０４ｃは非作動状態を維持し、これによって、下側の第２のＩＧＢＴ Ｑ２をオフ状態に維持する。図示の回路２００は２つのＩＧＢＴ Ｑ１、Ｑ２を備えているが、これより多くの数または少ない数のＩＧＢＴを有する回路も、短絡検出及び短絡保護技術によって利益を受けうることが理解されるべきである。
図３は、短絡イベントが短絡検出回路２０８によって検出され、その後第１のドライバ２０４ａがオフにされるときの電流波形を示している。具体的には、短絡ターンオフ処理中に、第１のドライバ２０４ａは、先ず、時刻t0で第１のＩＧＢＴ Ｑ１をオンにする。その後のある時点で、第１のＩＧＢＴ Ｑ１が短絡イベントに入り、コレクタ−エミッタ電流Iceが急速に増大する。時刻t1において、短絡検出回路２０８が、高いコレクタ−エミッタ間電圧Vceを検出して、短絡シャットダウンをトリガする。この短絡シャットダウンに応答して、ゲート−エミッタ間電圧Vgeが低下し始める。上昇しているコレクタ−エミッタ間電圧Vceによって、第１のＩＧＢＴ Ｑ１のコレクタ−ゲート間容量（コレクタ−ゲート間キャパシタンス）Cgcを流れるミラー電流（Miller current）が発生する。第１のＩＧＢＴ Ｑ１のゲートＧに注入されるこのミラー電流によって、ゲート−エミッタ間電圧Vgeにミラープラトー（Miller Plateau）が発生する。
時刻t2において、ミラー電流は、ミラー容量（ミラーキャパシタンス）Cgcが急速に低減して、ゲート−コレクタ間電圧Vgcの逆バイアスが上昇するにつれて、減少する。これによって、ゲート−エミッタ間電圧Vgeが再び減少し始めて、第１のＩＧＢＴ Ｑ１をオフにする。この結果、コレクタ−エミッタ電流Iceが急激に減少して、ゲート−エミッタ間電圧Vgeが急速に低下する。コレクタ−エミッタ電流Iceのこの急激な減少と寄生配線インダクタンスLsによって、コレクタ−エミッタ間電圧Vceにスパイクが生じ、これによって、最終的に、コレクタ−エミッタ間電圧Vceが最大値Vce_peakに達する。
時刻t3において、ゲート−エミッタ間電圧Vgeが、第１のＩＧＢＴ Ｑ１のターンオフ閾値に達し、これによって、コレクタ−エミッタ電流Iceがゼロまで減少する。このことは、コレクタ−エミッタ間電圧Vceが終端バス電圧Vbusに落ち着くことを可能にし、ターンオフ処理が終了する。
以上のことを考慮すると、ＩＧＢＴを利用することに関心がある回路設計者は、２つの主要な懸念を持っている。第１は、ピークコレクタ−エミッタ間電圧Vce_peakは、ＩＧＢＴの規定された降伏電圧（または破壊電圧。たとえば６５０Ｖ）よりも小さくなければないことである。第２は、ＩＧＢＴは、限られた短絡時間だけ耐えることができるが、これは、時刻t0と時刻t3の間の持続時間が、ＩＧＢＴについて規定された時間（たとえば１０マイクロ秒）よりも短くなければならないことを意味するということである。これまでのところ、コレクタ−エミッタ間電圧Vceを妥当な閾値未満に維持すると同時に、短絡時間（たとえば時刻t0と時刻t3の間の時間）を最小化するために、多くのシステムトレードオフを行わなければならない。
（補充可能性あり）
添付の図面に関連して本開示を説明する。添付の図面は必ずしも一定の縮尺で描かれているわけではない。
第１の従来技術の回路を表す回路図である。 第２の従来技術の回路を表す回路図である。 短絡イベント中に図２の回路で生成された電流及び電圧波形を示すタイミング図である。 従来技術において既知のソフトシャットダウン回路を表す回路図である。 短絡イベント中に図４の回路で生成された電流及び電圧波形を示すタイミング図である。 従来技術において既知のアクティブクランプダイオードを有するハードシャットダウン回路を表す回路図である。 図６の回路で生成された電流及び電圧波形を示すタイミング図である。 本開示の実施形態にしたがう回路構成を表す回路図である。 本開示の実施形態にしたがう短絡保護回路の第１の例を表す回路図である。 図９の回路で生成された電流及び電圧波形を示すタイミング図である。 本開示の実施形態にしたがう短絡保護回路の第２の例を表す回路図である。 本開示の実施形態にしたがう短絡イベントに応答するための処理を示すフローチャートである。
本開示の実施形態は、上記の課題に関して検討されたものである。具体的には、従来技術の短絡保護回路に伴う欠点を解消するシステム、回路、及び、そのような回路を動作させる方法が提供される。
本開示の実施形態は、主として、ＩＧＢＴまたはＩＧＢＴを含む回路用の短絡保護回路に関連して説明されるが、本開示の実施形態は、それらには限定されないことが理解されるべきである。
本明細書では、本開示の種々の側面が、理想的な構成の概略図である図面を参照して説明される。本明細書では、特定の回路構成及び回路要素が記述されているが、本開示の実施形態は、本明細書及び図面に示されている例示的な回路構成及び／または回路要素には限定されないことが理解されるべきである。具体的には、本開示の範囲から逸脱することなく、同様の機能を達成するために、特定のタイプもしくは機能の回路要素を、１または複数の他の回路要素で置き換えることができることが理解されるべきである。
本明細書に記載されている実施形態を、任意の数のフォームファクターで実施できることも理解されるべきである。具体的には、本明細書に開示されている回路全体を、完全一体型のソリューション（たとえば、単一の集積回路（ＩＣ）チップまたは複数のＩＣチップ）としてシリコンで実施することができ、または、それらを、プリント回路基板（ＰＣＢ）に接続された個別の部品として実施することができる。
次に、図４及び図５を参照して、ソフトシャットダウン回路４００について説明する。図示のソフトシャットダウン回路４００は、負荷１１２を駆動することができるハーフブリッジ構成をなす（またはハーフブリッジ構成内に）２つのＩＧＢＴ Ｑ１、Ｑ２を備えている。負荷１１２の非限定的な例には、ＶＦＤモーター、電気自動車用モーター、電車用モーター、産業用モーター、可変速冷蔵庫用モーター、ランプ安定器、エアコン、及び／または、スイッチング・アンプを有するステレオシステムを含めることができる。
従来技術の他のドライバ回路（駆動回路）と同様に、回路４００は、短絡検出回路２０８を備えている。ＩＧＢＴ Ｑ１における短絡イベントを検出するために、本技術分野において既知の任意のタイプの検出回路を使用できることが理解されるべきである。短絡検出回路２０８は、単に、例示的な回路として、及び、説明を簡単にするために使用されているに過ぎない。
ソフトシャットダウン回路４００は、ターンオフ時間５０４（たとえば、時刻t2とt3の間の時間）を延ばし、これによってピーク電圧Vce_peakを低下させるために抵抗（抵抗器）Ｒ１及びスイッチＭ１を使用する。具体的には、Vce_peak＝（Ls×Ice_peak／（t3−t2））＋Vbusであるので、ターンオフ時間５０４が長くなると、第１のＩＧＢＴ Ｑ１のVce_peakを低下させることができる。Vce_peakのその他の要素（たとえば、Ls、Ice_peak、及びVbus）は、システム制約条件や適用要件によって決まり、そのため、通常は変更できない。
ソフトシャットダウン回路４００は、代替の電流路を提供することによって、Vce_peakを低下させる（これによって、第１のＩＧＢＴ Ｑ１のゲートＧの弱いプルダウン（weak pull-down）をもたらす）という望ましい目的を達成する。具体的には、短絡検出回路２０８によって短絡イベントが検出されると、スイッチＭ１がオンになると共に、第１のドライバ２０４ａがオフになる。これによって、抵抗Ｒ１及びスイッチＭ１を電流が流れる。
スイッチＭ１は、ＮＭＯＳトランジスタに合致ないし相当するものとして図示されているが、本開示の範囲から逸脱することなく、任意のスイッチング部品または部品の集合を使用できることが理解されるべきである。
図５は、回路４００によって達成されたソフトシャットダウン中に得られた（実線で示されている）波形（電流及び電圧）を、回路２００によって達成された通常のシャットダウン中の（点線で示されている）波形と比較して示している。抵抗Ｒ１によって設定された弱いプルダウンのために、ゲートターンオフ時間５０４（たとえば、時刻t2とt3の間の時間）が長くなり、それに合わせて電流Iceも減少する（たとえば、電流Iceの減少の度合いを表す傾きが小さくなる）。この弱いプルダウンの結果、スイッチＭ１及び抵抗Ｒ１がない場合に得られた波形に比べて、ピーク電圧Vce_peakが小さくなる。しかしながら、より大きな抵抗Ｒ１に起因して、ミラー容量Cgcを充電するのにより長い時間が必要になるので、ミラープラトー５００の長さは長くなる。
要するに、ソフトシャットダウンは、短絡時間（たとえば、時刻t0とt3の間の時間）を長くするという犠牲の下で、ピーク電圧Vce_peakを減少させるという望ましい効果を達成する。このことは、比較的小さいＩＧＢＴ（たとえば、定格の処理電圧が５００Ｖ未満のＩＧＢＴ）の場合は問題にはならないだろう。なぜなら、十分なタイミングマージンがあって、シャットダウン時間の延長を許容できるからである。しかしながら、比較的大電力のＩＧＢＴの場合は、ソフトシャットダウン回路４００は、ＩＧＢＴを適時にオフにするには弱すぎる可能性がある。
次に、図６及び図７を参照して、アクティブクランプダイオードを有するハードシャットダウン回路６００について説明する。より大電力のＩＧＢＴの場合は、設計の優先事項は、短絡シャットダウン時間を指定された持続時間内に維持することである。該大電力のＩＧＢＴ負荷に起因して、ハードシャットダウンが、シャットダウン時間要件を満たようにミラープラトー７００を短く維持し、かつ、ピーク電流Ice_peakを小さくするために、しばしば使用される。しかしながら、短絡イベント中にＩＧＢＴをあまりに早くターンオフすると、ピーク電圧Vce_peakがより高くなりえ、これによって、ＩＧＢＴが故障（ないし破壊）する可能性もある。
このため、図６に示すようなハードシャットダウン回路６００を使用することができる。具体的には、過度電圧抑制（TVS：Transient Voltage Suppressor）ダイオード６０４が、第１のＩＧＢＴ Ｑ１のゲートＧとコレクタＣの間に接続されている。ＴＶＳダイオード６０４はまた、第２のドライバ２０４ｂの一方の入力と第１のＩＧＢＴ Ｑ１のゲートＧの間に配置されている。ＴＶＳダイオード６０４は、回路６００に、短絡イベント中にＩＧＢＴが故障（ないし破壊）するのを防止する機能を提供する。短絡イベントが検出されると、初めに、時刻t1において、第１のＩＧＢＴ Ｑ１がオフにされる。その後、ミラー電流が第１のＩＧＢＴ Ｑ１に流れ始めて、該ＩＧＢＴの初期の強いプルダウンのために（持続時間が）短いミラープラトー７００が生じる。時刻t2の後、電圧Vceが急速に上昇し始めるが、上述した他のシャットダウン回路とは異なり、電圧VceがＴＶＳダイオード６０４の降伏電圧（または破壊電圧）を超えると、第１のＩＧＢＴ Ｑ１がオンになって、電圧Vceをクランプされた電圧７０４にクランプする。これは、電圧Vgeが減少する勾配を変更し（７０８）、これによって、ピーク電圧Vce_peakをクリップする。
有利なことに、ＴＶＳダイオード６０４は、全体的なシャットダウン時間（たとえば、時刻t0とt3の間の時間）について妥協することなく、ミラープラトー７００を初期の強いプルダウンに起因して比較的短い状態に維持する。また、ピーク電圧Vce_peakが、ＴＶＳダイオード６０４を降伏（ブレークダウン）させることによって制限されて、ターンオフ処理の終了時付近において（または、ターンオフ処理の終わりに近づくにつれて）、第１のＩＧＢＴ Ｑ１のターンオフ（の速さ）が遅くなる。ＴＶＳダイオード６０４は、所定の閾値を越えるピーク電圧VceからＩＧＢＴを保護するのに有効であるが、ＴＶＳダイオード６０４を実装することによって、ＩＧＢＴの実効使用電圧（または実効動作電圧）が低下する。これは、ＩＧＢＴの使用電圧の定格が６００Ｖである場合には、ＴＶＳダイオード６０４の導入によって、ＩＧＢＴの使用電圧がそれより低い電圧（たとえば５５０Ｖ）に事実上制限されることを意味する。したがって、同じ用途に対しては、定格電圧がより高いＩＧＢＴを使用しなければならず、このことは、システムのコストを高くし、かつ、該システムの全体的な効率を低下させる。
次に、図８〜図１２を参照して、上記の欠点を克服する（１以上の）改良された短絡保護回路について説明する。初めに図８を参照すると、図示の回路８００は、第１のＩＧＢＴ Ｑ１のゲートＧとエミッタＥの間に配置された短絡保護回路８０４を有している。具体的には、短絡保護回路８０４は、第1のＩＧＢＴ Ｑ１のエミッタ、第１のＩＧＢＴ Ｑ１のゲートＧ、及び、第１のドライバ２０４ａに接続されている。短絡保護回路８０４は、回路８００に、ミラープラトー１０００の期間中にハードシャットダウンを利用する機能を提供する。これは、時刻t1とt2の間の時間を比較的短くして、ピーク電流Ice_peakを小さくするように作用する。短絡保護回路８０４はまた、回路８００が、ミラープラトー１０００の終了時に第１のＩＧＢＴ Ｑ１のターンオフ（の速さ）を遅くすることができるようにする。ターンオフ１００４の期間中のコレクタ電流Iceの変化の速さ（ないし変化率）を小さくすることによって、ピーク電圧Vce_peakは、ソフトシャットダウンを使用した場合よりも低い値に維持される。
短絡保護回路８０４は、短いターンオフ時間、及び低下したピーク電圧Vce_peakを可能にし、これによって、回路８００が、ＩＧＢＴの実効使用電圧を犠牲にする（たとえば低くする）ことなく、第２のドライバ２０４ｂによって検出された短絡イベントに対してより良好に応答できるようにする。
図９は、本開示の実施形態にしたがう短絡保護回路８０４の１例を示している。具体的には、図示の短絡保護回路８０４は、抵抗Ｒ１に並列に接続されたコンデンサーＣ１を備えている。コンデンサーＣ１の第１の端子及び抵抗Ｒ１の第１の端子は、第１のＩＧＢＴ Ｑ１のゲート（Ｇ）ノードに共通に直接接続されている。同様に、コンデンサーＣ１の第２の端子及び抵抗Ｒ１の第２の端子は、スイッチＭ１の入力に共通に直接接続されている。スイッチＭ１をＮＭＯＳトランジスタに合致ないし相当するものとすることができるが、ＮＰＮもしくはＰＮＰトランジスタ、または、電気的スイッチング機能を実行することができる任意のタイプの他の電気部品とすることができることも理解されるべきである。
スイッチＭ１の第１の端子は、抵抗Ｒ１の第２の端子及びコンデンサーＣ１の第２の端子に共通に接続され、スイッチＭ１の第２の端子は、第１のドライバ２０４ａに接続され、スイッチＭ１の第３の端子は、第１のＩＧＢＴのエミッタＥに接続されている。スイッチＭ１の第３の端子はまた、２つのＩＧＢＴ Ｑ１、Ｑ２によって形成されたハーフブリッジ回路の中間点に接続されていると見ることができる。
図９に示されている短絡保護回路８０４は、第２のドライバ２０４ｂによる短絡イベントの検出に応答して強いプルダウン（strong pull-down）を実施する能力を促進する。しかしながら、コンデンサーＣ１及び抵抗Ｒ１はまた、ＩＧＢＴ Ｑ１に短絡電流が流れる時間を最小（最短）にするという望ましい効果を達成する。具体的には、短絡イベントが検出されると、第２のドライバ２０４ｂは、第１のドライバ２０４ａをオフにする。この時点で、スイッチＭ１がオンに切り替わって強いプルダウンを提供する。抵抗Ｒ１は、コンデンサーＣ１及びゲート−エミッタ間容量（キャパシタンス）Cgeと共に、ターンオフ電流をプログラム（ないし設定）し、及びターンオフ時定数を設定するように接続されている。強いプルダウンの間（たとえば、時刻t1とt2の間）、ミラープラトー１０００は、比較的短い時間（たとえば、ハードシャットダウン回路６００を用いて達成されるミラープラトー７００の持続時間と同程度の時間）に維持される。その後、ターンオフ時間１００４（たとえば、時刻t2とt3の間の時間）が、コンデンサーＣ１の追加に起因して長くなる。ターンオフ時間が長くなるのは、電圧VgeのターンオフがＲ１×（Ｃ１＋Cge）時定数によって決定されるからである。したがって、コンデンサーＣ１の追加によって実効ゲート−エミッタ間容量が大きくなると、ターンオフ時間１００４はよりゆっくりと進行する。長くされたターンオフ時間１００４は、回路９００が、ピーク電圧Vce_peakをある閾値未満（たとえば、ハードシャットダウン回路６００を用いて達成可能なピーク電圧Vce_peakと同程度の値）に維持することを可能にする。要するに、ピーク電圧Vce_peak及びターンオフ時間に関連する挙動は、ＴＶＳダイオード６０４の実施によって提供される挙動に類似している。しかしながら、回路６００と比べた場合の回路９００の利点は、ＩＧＢＴの実効使用電圧が低下しないことである。したがって、定格が６００ＶのＩＧＢＴを、６００Ｖを必要とする用途で使用することができ、一方、ＴＶＳダイオード６０４が使用される場合には、同じ用途に対してはより大きなＩＧＢＴが必要になるだろう。
さらに、短絡保護回路８０４の抵抗Ｒ１は、ソフトシャットダウンにおけるＲ１が比較的大きい（たとえば、１００オームよりも大きい）ことを除いて、ソフトシャットダウンで使用される抵抗Ｒ１に類似している。回路９００では、ミラープラトー１０００を短くするために、比較的小さい抵抗Ｒ１（たとえば、１０〜５０オーム）が使用される。
例示的な回路９００には、１つの短絡保護回路８０４だけが示されているが、本開示の範囲から逸脱することなく、複数の短絡保護回路８０４を回路９００に組み込むことができることが理解されるべきである。たとえば、第２の短絡保護回路８０４を、第２のＩＧＢＴ Ｑ２を保護するために実装することができる。さらに、回路９００は、負荷１１２を駆動するために３以上のＩＧＢＴを備えることができ、その場合、追加のＩＧＢＴの各々に、短絡保護回路８０４を設けても設けなくてもよい。
図１１は、本開示の実施形態にしたがう短絡保護回路８０４の別の例を示している。図１１に示されている回路１１００は、ターンオフ電流を増加させて、ミラープラトー１０００の（持続）時間をさらに短くするために電流バッファＱ３が設けられていることを除けば、図９の回路に類似している。電流バッファＱ３はＰＮＰトランジスタとして示されているが、任意のタイプのスイッチング素子を電流バッファＱ３用に使用できることが理解されるべきである。図示の実施形態では、電流バッファＱ３の第１の端子は、第１のＩＧＢＴ Ｑ１のゲートＧに接続されている。電流バッファＱ３の第２の端子は、抵抗Ｒ１及びコンデンサーＣ１の第１の端子に接続されている。したがって、この特定の実施例では、抵抗Ｒ１及びコンデンサーＣ１は、第１のＩＧＢＴ Ｑ１のゲートＧに直接には接続されていない。電流バッファＱ３の第３の端子は、第１のＩＧＢＴ Ｑ１のエミッタＥに接続されており、すなわち換言すれば、電流バッファＱ３の第３の端子は、第１のＩＧＢＴ Ｑ１のエミッタに接続されている。スイッチＭ１に対する抵抗Ｒ１及びコンデンサーＣ１の相対的な配置関係は、回路９００内のものと同じままである。
回路１１００は回路９００と同じ利点をもたらすが、回路１１００は、増幅されたターンオフ電流によってミラープラトー１０００の持続時間（たとえば、時刻t1とt2の間の時間）を比較的短く維持するという追加の利点をもたらす。一方、電流バッファＱ３は、第１のＩＧＢＴ Ｑ１をコンデンサーＣ１から分離する。これは、時定数が、抵抗Ｒ１とコンデンサーＣ１によって明確かつ厳密に決定されることを意味する。この設計では、ＩＧＢＴ負荷（たとえば容量（キャパシタンス）Cge）は、時刻t2からt3までのソフトシャットダウン時間の一環ないし一部として考慮されない。ここで、t2からt3までの時間の調整はＩＧＢＴとは無関係である。これは、t2とt3の間の時間がＩＧＢＴには依存しないことを事実上意味し、これによって、応用のための実装及び設計がはるかに容易になりかつ予測可能となる。
次に、図１２を参照して、本開示の少なくともいくつかの実施形態にしたがう、短絡イベントを検出して該短絡イベントに応答する方法１２００を説明する。該方法は、短絡イベントが検出されたときに開始する（ステップ１２０４）。この検出を、ドライバ２０４ｂを備える短絡検出回路２０８、または、本技術分野において知られている任意の他のタイプの短絡検出回路によって行うことができる。
該方法は、ＩＧＢＴ（たとえば第１のＩＧＢＴ Ｑ１）を駆動しているドライバ（たとえば第１のドライバ２０４ａ）を切り離すステップ（ステップ１２０８）に進む。その後、または、ステップ１２０８と同時に、スイッチＭ１を作動させて、ＩＧＢＴに強いプルダウンを提供する（ステップ１２１２）。強いプルダウンに続いて、抵抗Ｒ１及びコンデンサーＣ１を、該ＩＧＢＴのゲートＧとエミッタＥ間に接続して、ターンオフ電流をプログラム（たとえば設定）し、及びターンオフ時間を制御する（ステップ１２１６）。ターンオフ電流を綿密に制御することによって、短絡保護回路８０４は、ピーク電圧Vce_peakを所定の電圧（たとえば最大動作電圧）未満に制限することが可能になる（ステップ１２２０）。
該方法はさらに、電流バッファＱ３を用いて、ターンオフ電流を増加させて、ミラープラトー時間をさらに短くするためのオプションのステップ（ステップ１２２４）を含むことができる。いくつかの実施形態では、電流バッファＱ３はさらに、コンデンサーＣ１を該ＩＧＢＴから切り離すためのメカニズムを提供し、これによって、ターンオフ時間をＩＧＢＴ負荷とは無関係にすることができる。
本説明において、実施形態を完全に理解できるようにするために特定の細部を提供した。しかしながら、当業者には、それらの特定の細部がなくてもそれらの実施形態を実施できることが明らかであろう。他の例では、それらの実施形態が不明瞭にならないようにするために、周知の回路、処理、アルゴリズム、構造、及び技術を不必要な細部を省いて示している場合がある。
本明細書において本開示の例示的な実施形態を詳しく説明したが、本発明の概念を別のやり方でさまざまに具現化して利用できること、及び、特許請求の範囲は、従来技術によって制限されるものを除いて、そのような変形形態を含むものとして解釈されるべきであることが理解されるべきである。
以下に、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．ゲート、コレクタ、及びエミッタを有する少なくとも１つの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）と、
前記少なくとも１つのＩＧＢＴ用の第１のドライバであって、前記ＩＧＢＴのゲートに駆動電流を提供するように構成された第１のドライバと、
前記少なくとも１つのＩＧＢＴのエミッタに接続された負荷と、
前記少なくとも１つのＩＧＢＴのゲートとエミッタ間に接続された短絡保護回路
とを備える回路であって、
前記短絡保護回路はさらに、前記第１のドライバに接続され、
前記短絡保護回路は、前記回路における短絡イベントの検出に応答して、前記少なくとも１つのＩＧＢＴに強いプルダウン（たとえば、グランドへの電流の強い引き込み）を提供するためのスイッチを備え、
前記短絡保護回路はさらに、前記少なくとも１つのＩＧＢＴのゲートに提供されるターンオフ電流を制御するコンデンサー及び抵抗を備えることからなる、回路。
２．前記抵抗と前記コンデンサーは、互いに並列に接続され、前記抵抗と前記コンデンサーの各々は、前記スイッチの第１の端子に接続された端子を有することからなる、上項１の回路。
３．前記スイッチの第２の端子は、前記第１のドライバに接続され、前記スイッチの第３の端子は、前記少なくとも１つのＩＧＢＴのエミッタに接続される、上項２の回路。
４．前記抵抗及び前記コンデンサーはさらに、前記少なくとも１つのＩＧＢＴのゲートに直接接続する端子を有することからなる、上項３の回路。
５．前記スイッチと前記ＩＧＢＴの間に接続された電流バッファをさらに備える上項３の回路。
６．前記電流バッファは、前記少なくとも１つのＩＧＢＴのエミッタに接続された第１の端子と、前記抵抗の端子と前記コンデンサーの端子の両方に接続された第２の端子と、前記少なくとも１つのＩＧＢＴのエミッタに接続された第３の端子とを備えることからなる、上項５の回路。
７．前記電流バッファは、前記短絡イベント中に、前記少なくとも１つのＩＧＢＴのターンオフ電流を増加させ、及び、前記少なくとも１つのＩＧＢＴのミラープラトー時間を短くするトランジスタを備えることからなる、上項５の回路。
８．前記少なくとも１つのＩＧＢＴがピーク電圧に達した後、前記スイッチはオン状態を維持することからなる、上項１の回路。
９．前記スイッチは、ＮＰＮトランジスタから構成される、上項１の回路。
１０．前記少なくとも１つのＩＧＢＴは、ハーフブリッジ回路構成をなすように構成された第１のＩＧＢＴ及び第２のＩＧＢＴを備え、
前記短絡保護回路は、前記第１のＩＧＢＴのエミッタ、及び、前記第２のＩＧＢＴのコレクタに接続される、上項１の回路。
１１．前記スイッチは、前記第１のドライバが前記少なくとも１つのＩＧＢＴから切り離されたことに応答してオンになる、上項１の回路。
１２．前記短絡イベントは、前記少なくとも１つのＩＧＢＴのエミッタが、共通電圧とグランドの少なくとも一方に短絡している状態に対応する、上項１の回路。
１３．短絡イベント中にＩＧＢＴの損傷を防ぐように構成された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）短絡保護回路であって、
前記ＩＧＢＴは、ドライバによって駆動され、前記ドライバから受信した信号に応答して負荷を駆動し、
前記ＩＧＢＴは、ゲート、コレクタ、及びエミッタを備え、
前記短絡保護回路は、
前記短絡イベントの間オンになって、前記ＩＧＢＴを通る電流経路の代替となる電流経路を提供するように構成されたスイッチと、
第１の端子及び第２の端子を有する抵抗と、
前記抵抗に並列に接続されたコンデンサー
を備え、
前記抵抗の第１の端子は、前記ＩＧＢＴのゲートに接続された第１の回路ノードから電流を受け取り、
前記抵抗の第２の端子は、前記ＩＧＢＴに接続された前記第１の回路ノードから受け取った電流を前記スイッチの第１の端子に提供することからなる、短絡保護回路。
１４．前記抵抗及びコンデンサーは、前記ＩＧＢＴのゲートに提供されるターンオフ電流を制御することからなる、上項１３の短絡保護回路。
１５．前記スイッチは、前記短絡イベントの検出に応答して、前記ＩＧＢＴに強いプルダウンを提供することからなる、上項１４の短絡保護回路。
１６．前記抵抗の第２の端子及び前記コンデンサーの第２の端子は、前記スイッチの第１の端子に直接接続される、上項１３の短絡保護回路。
１７．前記スイッチの第２の端子は、前記ドライバから制御信号を受信し、該制御信号に応答して、前記抵抗及び前記コンデンサーと前記ＩＧＢＴのエミッタとの間の伝導経路を閉じることからなる、上項１６の短絡保護回路。
１８．前記ＩＧＢＴのゲートと、前記抵抗及び前記コンデンサーの組み合わせとの間に配置された電流バッファをさらに備える、上項１３の短絡保護回路。
１９．短絡保護回路を動作させるための方法であって、
回路内の短絡イベントの発生を検出するステップであって、前記回路は、ドライバ、短絡検出回路、及び、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を備え、該ＩＧＢＴは、ゲート、コレクタ、及びエミッタを有し、
前記方法が、
前記短絡イベントの発生を検出したことに応答して、前記ドライバを前記ＩＧＢＴから切り離すステップと、
前記短絡イベントの発生を検出したことに応答して、前記短絡保護回路内のスイッチを作動させて、前記ＩＧＢＴに強い電流プルダウンを提供するステップであって、前記強い電流プルダウンによって、前記ＩＧＢＴの内部キャパシタンスが完全に充電されるまでの時間ミラー電流が前記ＩＧＢＴを流れ、その後、前記ＩＧＢＴのゲート−エミッタ間電圧が所定の速さで低下することからなる、ステップと、
前記ＩＧＢＴのゲートと前記スイッチの間に接続された抵抗及びコンデンサーを用いて、前記ＩＧＢＴのゲート−エミッタ間電圧が低下する前記速さを制御するステップであって、前記ミラー電流が前記ＩＧＢＴを流れなくなったときと前記ＩＧＢＴが完全にターンオフされたときとの間の時間を長くし、これによって、前記ＩＧＢＴに提供されるピーク電圧が低下するようにするステップ
を含むことからなる、方法。
２０．電流バッファを用いて前記ＩＧＢＴのターンオフ電流を増加させ、これによって、前記ミラー電流が前記ＩＧＢＴに提供される時間を短くするステップをさらに含む、上項１９の方法。
本開示は、一般的には、ＩＧＢＴ駆動回路及び短絡保護回路に関する。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、主に電子スイッチとして最近の装置において使用されている３端子電力半導体デバイスであり、効率が高くかつスイッチングが高速であることで知られている。ＩＧＢＴは、可変周波数駆動装置（Variable-Frequency drives(VFDs)、電気自動車、電車、可変速冷蔵庫、ランプ安定器、エアコン、及びスイッチング・アンプを有するステレオシステムなどの多くの現代の機器において電力を切り換える。
ＩＧＢＴは、しばしば、高電圧（たとえば６００Ｖ以上）用途及び大電流電力変換器用途で使用される。これらのタイプの用途では、負荷線と電源との短絡は、ＩＧＢＴに大電流を流す結果となり、これによって、ＩＧＢＴを損傷する可能性がある。ＩＧＢＴを損傷する可能性があるので、ゲート駆動回路によって、ＩＧＢＴの短絡状態を検出して、ＩＧＢＴを安全にオフにし、これによって、ＩＧＢＴの損傷を防止する必要がある。
図１には、短絡保護機能がない一般的なＩＧＢＴ駆動回路１００が示されており、この場合、負荷１１２はＩＧＢＴ１０８からの電流によって駆動され、該ＩＧＢＴは、ゲートドライバ１０４によって駆動される。図示の回路１００は、しばしば、ハーフブリッジ回路と呼ばれ、電力駆動装置にとっては最も重要な回路構成の一つである。図示の回路１００は、該回路１００の中間点において互いに接続された２つのＩＧＢＴ１０８を備えており、負荷１１２は該中間点に接続されている。該中間点は回路ノードに対応し、該回路ノードにおいて、一方のＩＧＢＴ１０８のエミッタＥが、他方のＩＧＢＴ１０８のコレクタＣに接続されている。
問題は、図１に示されているように、回路１００が（たとえば、グランドまたは共通電圧（共通の電圧）と回路１００の中間点との間で）短絡した場合に、過度の電流が上側のＩＧＢＴ１０８に流れ、これによって、大抵の場合、該ＩＧＢＴが損傷することである。
図２は、短絡検出回路２０８を備える例示的な回路２００を示しており、該検出回路２０８は、回路２００内の第１のＩＧＢＴ Ｑ１に損傷を与える可能性がある短絡イベント（短絡事象）の検出を可能にする。第１のＩＧＢＴ Ｑ１を、図１に示されているＩＧＢＴ１０８と同じかまたは類似の構成要素に対応付けることができることが理解されるべきである。同様に、回路２００内に示されている第２のＩＧＢＴ Ｑ２を、図１に示されているＩＧＢＴ１０８と同じかまたは類似の構成要素に対応付けることができる。
図１と同様に、回路２００は、ハーフブリッジ構成で構成されており、該構成において、第１のドライバ２０４ａが第１のＩＧＢＴ Ｑ１を駆動しており、第２のドライバ２０４ｃが第２のＩＧＢＴ Ｑ２を駆動している。図示の短絡検出回路２０８は、第１のＩＧＢＴ Ｑ１のコレクタ−エミッタ間電圧Vceを検出する第２のドライバ２０４ｂを備えている。短絡検出回路２０８が短絡イベントを検出した場合には、第２のドライバ２０４ｂの出力は、第１のドライバ２０４ａに（それに関する）情報を提供する。ほとんどの場合、短絡検出回路２０８によって検出される短絡イベントは、ハーフブリッジ回路の中間点２１６とグランド（接地）との間の短絡に該当する。そのような状態が検出されたときには、第２のドライバ２０４ｂは、第１のドライバ２０４ａをオフにする信号を第１のドライバ２０４ａに提供する。（コレクタ−エミッタ電流Iceとして知られている）コレクタＣからエミッタＥに流れる電流の増加に起因する過熱及び／または損傷から第１のＩＧＢＴ Ｑ１を保護するために、第１のドライバ２０４ａはオフにされる。
回路２００における短絡イベントに関する短絡保護試験の間、第３のドライバ２０４ｃは非作動状態を維持し、これによって、下側の第２のＩＧＢＴ Ｑ２をオフ状態に維持する。図示の回路２００は２つのＩＧＢＴ Ｑ１、Ｑ２を備えているが、これより多くの数または少ない数のＩＧＢＴを有する回路も、短絡検出及び短絡保護技術によって利益を受けうることが理解されるべきである。
図３は、短絡イベントが短絡検出回路２０８によって検出され、その後第１のドライバ２０４ａがオフにされるときの電流波形を示している。具体的には、短絡ターンオフ処理中に、第１のドライバ２０４ａは、先ず、時刻t0で第１のＩＧＢＴ Ｑ１をオンにする。その後のある時点で、第１のＩＧＢＴ Ｑ１が短絡イベントに入り、コレクタ−エミッタ電流Iceが急速に増大する。時刻t1において、短絡検出回路２０８が、高いコレクタ−エミッタ間電圧Vceを検出して、短絡シャットダウンをトリガする。この短絡シャットダウンに応答して、ゲート−エミッタ間電圧Vgeが低下し始める。上昇しているコレクタ−エミッタ間電圧Vceによって、第１のＩＧＢＴ Ｑ１のコレクタ−ゲート間容量（コレクタ−ゲート間キャパシタンス）Cgcを流れるミラー電流（Miller current）が発生する。第１のＩＧＢＴ Ｑ１のゲートＧに注入されるこのミラー電流によって、ゲート−エミッタ間電圧Vgeにミラープラトー（Miller Plateau）が発生する。
時刻t2において、ミラー電流は、ミラー容量（ミラーキャパシタンス）Cgcが急速に低減して、ゲート−コレクタ間電圧Vgcの逆バイアスが上昇するにつれて、減少する。これによって、ゲート−エミッタ間電圧Vgeが再び減少し始めて、第１のＩＧＢＴ Ｑ１をオフにする。この結果、コレクタ−エミッタ電流Iceが急激に減少して、ゲート−エミッタ間電圧Vgeが急速に低下する。コレクタ−エミッタ電流Iceのこの急激な減少と寄生配線インダクタンスLsによって、コレクタ−エミッタ間電圧Vceにスパイクが生じ、これによって、最終的に、コレクタ−エミッタ間電圧Vceが最大値Vce_peakに達する。
時刻t3において、ゲート−エミッタ間電圧Vgeが、第１のＩＧＢＴ Ｑ１のターンオフ閾値に達し、これによって、コレクタ−エミッタ電流Iceがゼロまで減少する。このことは、コレクタ−エミッタ間電圧Vceが終端バス電圧Vbusに落ち着くことを可能にし、ターンオフ処理が終了する。
以上のことを考慮すると、ＩＧＢＴを利用することに関心がある回路設計者は、２つの主要な懸念を持っている。第１は、ピークコレクタ−エミッタ間電圧Vce_peakは、ＩＧＢＴの規定された降伏電圧（または破壊電圧。たとえば６５０Ｖ）よりも小さくなければないことである。第２は、ＩＧＢＴは、限られた短絡時間だけ耐えることができるが、これは、時刻t0と時刻t3の間の持続時間が、ＩＧＢＴについて規定された時間（たとえば１０マイクロ秒）よりも短くなければならないことを意味するということである。これまでのところ、コレクタ−エミッタ間電圧Vceを妥当な閾値未満に維持すると同時に、短絡時間（たとえば時刻t0と時刻t3の間の時間）を最小化するために、多くのシステムトレードオフを行わなければならない。
（補充可能性あり）
添付の図面に関連して本開示を説明する。添付の図面は必ずしも一定の縮尺で描かれているわけではない。
第１の従来技術の回路を表す回路図である。 第２の従来技術の回路を表す回路図である。 短絡イベント中に図２の回路で生成された電流及び電圧波形を示すタイミング図である。 従来技術において既知のソフトシャットダウン回路を表す回路図である。 短絡イベント中に図４の回路で生成された電流及び電圧波形を示すタイミング図である。 従来技術において既知のアクティブクランプダイオードを有するハードシャットダウン回路を表す回路図である。 図６の回路で生成された電流及び電圧波形を示すタイミング図である。 本開示の実施形態にしたがう回路構成を表す回路図である。 本開示の実施形態にしたがう短絡保護回路の第１の例を表す回路図である。 図９の回路で生成された電流及び電圧波形を示すタイミング図である。 本開示の実施形態にしたがう短絡保護回路の第２の例を表す回路図である。 本開示の実施形態にしたがう短絡イベントに応答するための処理を示すフローチャートである。
本開示の実施形態は、上記の課題に関して検討されたものである。具体的には、従来技術の短絡保護回路に伴う欠点を解消するシステム、回路、及び、そのような回路を動作させる方法が提供される。
本開示の実施形態は、主として、ＩＧＢＴまたはＩＧＢＴを含む回路用の短絡保護回路に関連して説明されるが、本開示の実施形態は、それらには限定されないことが理解されるべきである。
本明細書では、本開示の種々の側面が、理想的な構成の概略図である図面を参照して説明される。本明細書では、特定の回路構成及び回路要素が記述されているが、本開示の実施形態は、本明細書及び図面に示されている例示的な回路構成及び／または回路要素には限定されないことが理解されるべきである。具体的には、本開示の範囲から逸脱することなく、同様の機能を達成するために、特定のタイプもしくは機能の回路要素を、１または複数の他の回路要素で置き換えることができることが理解されるべきである。
本明細書に記載されている実施形態を、任意の数のフォームファクターで実施できることも理解されるべきである。具体的には、本明細書に開示されている回路全体を、完全一体型のソリューション（たとえば、単一の集積回路（ＩＣ）チップまたは複数のＩＣチップ）としてシリコンで実施することができ、または、それらを、プリント回路基板（ＰＣＢ）に接続された個別の部品として実施することができる。
次に、図４及び図５を参照して、ソフトシャットダウン回路４００について説明する。図示のソフトシャットダウン回路４００は、負荷１１２を駆動することができるハーフブリッジ構成をなす（またはハーフブリッジ構成内に）２つのＩＧＢＴ Ｑ１、Ｑ２を備えている。負荷１１２の非限定的な例には、ＶＦＤモーター、電気自動車用モーター、電車用モーター、産業用モーター、可変速冷蔵庫用モーター、ランプ安定器、エアコン、及び／または、スイッチング・アンプを有するステレオシステムを含めることができる。
従来技術の他のドライバ回路（駆動回路）と同様に、回路４００は、短絡検出回路２０８を備えている。ＩＧＢＴ Ｑ１における短絡イベントを検出するために、本技術分野において既知の任意のタイプの検出回路を使用できることが理解されるべきである。短絡検出回路２０８は、単に、例示的な回路として、及び、説明を簡単にするために使用されているに過ぎない。
ソフトシャットダウン回路４００は、ターンオフ時間５０４（たとえば、時刻t2とt3の間の時間）を延ばし、これによってピーク電圧Vce_peakを低下させるために抵抗（抵抗器）Ｒ１及びスイッチＭ１を使用する。具体的には、Vce_peak＝（Ls×Ice_peak／（t3−t2））＋Vbusであるので、ターンオフ時間５０４が長くなると、第１のＩＧＢＴ Ｑ１のVce_peakを低下させることができる。Vce_peakのその他の要素（たとえば、Ls、Ice_peak、及びVbus）は、システム制約条件や適用要件によって決まり、そのため、通常は変更できない。
ソフトシャットダウン回路４００は、代替の電流路を提供することによって、Vce_peakを低下させる（これによって、第１のＩＧＢＴ Ｑ１のゲートＧの弱いプルダウン（weak pull-down）をもたらす）という望ましい目的を達成する。具体的には、短絡検出回路２０８によって短絡イベントが検出されると、スイッチＭ１がオンになると共に、第１のドライバ２０４ａがオフになる。これによって、抵抗Ｒ１及びスイッチＭ１を電流が流れる。
スイッチＭ１は、ＮＭＯＳトランジスタに合致ないし相当するものとして図示されているが、本開示の範囲から逸脱することなく、任意のスイッチング部品または部品の集合を使用できることが理解されるべきである。
図５は、回路４００によって達成されたソフトシャットダウン中に得られた（実線で示されている）波形（電流及び電圧）を、回路２００によって達成された通常のシャットダウン中の（点線で示されている）波形と比較して示している。抵抗Ｒ１によって設定された弱いプルダウンのために、ゲートターンオフ時間５０４（たとえば、時刻t2とt3の間の時間）が長くなり、それに合わせて電流Iceも減少する（たとえば、電流Iceの減少の度合いを表す傾きが小さくなる）。この弱いプルダウンの結果、スイッチＭ１及び抵抗Ｒ１がない場合に得られた波形に比べて、ピーク電圧Vce_peakが小さくなる。しかしながら、より大きな抵抗Ｒ１に起因して、ミラー容量Cgcを充電するのにより長い時間が必要になるので、ミラープラトー５００の長さは長くなる。
要するに、ソフトシャットダウンは、短絡時間（たとえば、時刻t0とt3の間の時間）を長くするという犠牲の下で、ピーク電圧Vce_peakを減少させるという望ましい効果を達成する。このことは、比較的小さいＩＧＢＴ（たとえば、定格の処理電圧が５００Ｖ未満のＩＧＢＴ）の場合は問題にはならないだろう。なぜなら、十分なタイミングマージンがあって、シャットダウン時間の延長を許容できるからである。しかしながら、比較的大電力のＩＧＢＴの場合は、ソフトシャットダウン回路４００は、ＩＧＢＴを適時にオフにするには弱すぎる可能性がある。
次に、図６及び図７を参照して、アクティブクランプダイオードを有するハードシャットダウン回路６００について説明する。より大電力のＩＧＢＴの場合は、設計の優先事項は、短絡シャットダウン時間を指定された持続時間内に維持することである。該大電力のＩＧＢＴ負荷に起因して、ハードシャットダウンが、シャットダウン時間要件を満たようにミラープラトー７００を短く維持し、かつ、ピーク電流Ice_peakを小さくするために、しばしば使用される。しかしながら、短絡イベント中にＩＧＢＴをあまりに早くターンオフすると、ピーク電圧Vce_peakがより高くなりえ、これによって、ＩＧＢＴが故障（ないし破壊）する可能性もある。
このため、図６に示すようなハードシャットダウン回路６００を使用することができる。具体的には、過度電圧抑制（TVS：Transient Voltage Suppressor）ダイオード６０４が、第１のＩＧＢＴ Ｑ１のゲートＧとコレクタＣの間に接続されている。ＴＶＳダイオード６０４はまた、第２のドライバ２０４ｂの一方の入力と第１のＩＧＢＴ Ｑ１のゲートＧの間に配置されている。ＴＶＳダイオード６０４は、回路６００に、短絡イベント中にＩＧＢＴが故障（ないし破壊）するのを防止する機能を提供する。短絡イベントが検出されると、初めに、時刻t1において、第１のＩＧＢＴ Ｑ１がオフにされる。その後、ミラー電流が第１のＩＧＢＴ Ｑ１に流れ始めて、該ＩＧＢＴの初期の強いプルダウンのために（持続時間が）短いミラープラトー７００が生じる。時刻t2の後、電圧Vceが急速に上昇し始めるが、上述した他のシャットダウン回路とは異なり、電圧VceがＴＶＳダイオード６０４の降伏電圧（または破壊電圧）を超えると、第１のＩＧＢＴ Ｑ１がオンになって、電圧Vceをクランプされた電圧７０４にクランプする。これは、電圧Vgeが減少する勾配を変更し（７０８）、これによって、ピーク電圧Vce_peakをクリップする。
有利なことに、ＴＶＳダイオード６０４は、全体的なシャットダウン時間（たとえば、時刻t0とt3の間の時間）について妥協することなく、ミラープラトー７００を初期の強いプルダウンに起因して比較的短い状態に維持する。また、ピーク電圧Vce_peakが、ＴＶＳダイオード６０４を降伏（ブレークダウン）させることによって制限されて、ターンオフ処理の終了時付近において（または、ターンオフ処理の終わりに近づくにつれて）、第１のＩＧＢＴ Ｑ１のターンオフ（の速さ）が遅くなる。ＴＶＳダイオード６０４は、所定の閾値を越えるピーク電圧VceからＩＧＢＴを保護するのに有効であるが、ＴＶＳダイオード６０４を実装することによって、ＩＧＢＴの実効使用電圧（または実効動作電圧）が低下する。これは、ＩＧＢＴの使用電圧の定格が６００Ｖである場合には、ＴＶＳダイオード６０４の導入によって、ＩＧＢＴの使用電圧がそれより低い電圧（たとえば５５０Ｖ）に事実上制限されることを意味する。したがって、同じ用途に対しては、定格電圧がより高いＩＧＢＴを使用しなければならず、このことは、システムのコストを高くし、かつ、該システムの全体的な効率を低下させる。
次に、図８〜図１２を参照して、上記の欠点を克服する（１以上の）改良された短絡保護回路について説明する。初めに図８を参照すると、図示の回路８００は、第１のＩＧＢＴ Ｑ１のゲートＧとエミッタＥの間に配置された短絡保護回路８０４を有している。具体的には、短絡保護回路８０４は、第1のＩＧＢＴ Ｑ１のエミッタ、第１のＩＧＢＴ Ｑ１のゲートＧ、及び、第１のドライバ２０４ａに接続されている。短絡保護回路８０４は、回路８００に、ミラープラトー１０００の期間中にハードシャットダウンを利用する機能を提供する。これは、時刻t1とt2の間の時間を比較的短くして、ピーク電流Ice_peakを小さくするように作用する。短絡保護回路８０４はまた、回路８００が、ミラープラトー１０００の終了時に第１のＩＧＢＴ Ｑ１のターンオフ（の速さ）を遅くすることができるようにする。ターンオフ１００４の期間中のコレクタ電流Iceの変化の速さ（ないし変化率）を小さくすることによって、ピーク電圧Vce_peakは、ソフトシャットダウンを使用した場合よりも低い値に維持される。
短絡保護回路８０４は、短いターンオフ時間、及び低下したピーク電圧Vce_peakを可能にし、これによって、回路８００が、ＩＧＢＴの実効使用電圧を犠牲にする（たとえば低くする）ことなく、第２のドライバ２０４ｂによって検出された短絡イベントに対してより良好に応答できるようにする。
図９は、本開示の実施形態にしたがう短絡保護回路８０４の１例を示している。具体的には、図示の短絡保護回路８０４は、抵抗Ｒ１に並列に接続されたコンデンサーＣ１を備えている。コンデンサーＣ１の第１の端子及び抵抗Ｒ１の第１の端子は、第１のＩＧＢＴ Ｑ１のゲート（Ｇ）ノードに共通に直接接続されている。同様に、コンデンサーＣ１の第２の端子及び抵抗Ｒ１の第２の端子は、スイッチＭ１の入力に共通に直接接続されている。スイッチＭ１をＮＭＯＳトランジスタに合致ないし相当するものとすることができるが、ＮＰＮもしくはＰＮＰトランジスタ、または、電気的スイッチング機能を実行することができる任意のタイプの他の電気部品とすることができることも理解されるべきである。
スイッチＭ１の第１の端子は、抵抗Ｒ１の第２の端子及びコンデンサーＣ１の第２の端子に共通に接続され、スイッチＭ１の第２の端子は、第１のドライバ２０４ａに接続され、スイッチＭ１の第３の端子は、第１のＩＧＢＴのエミッタＥに接続されている。スイッチＭ１の第３の端子はまた、２つのＩＧＢＴ Ｑ１、Ｑ２によって形成されたハーフブリッジ回路の中間点に接続されていると見ることができる。
図９に示されている短絡保護回路８０４は、第２のドライバ２０４ｂによる短絡イベントの検出に応答して強いプルダウン（strong pull-down）を実施する能力を促進する。しかしながら、コンデンサーＣ１及び抵抗Ｒ１はまた、ＩＧＢＴ Ｑ１に短絡電流が流れる時間を最小（最短）にするという望ましい効果を達成する。具体的には、短絡イベントが検出されると、第２のドライバ２０４ｂは、第１のドライバ２０４ａをオフにする。この時点で、スイッチＭ１がオンに切り替わって強いプルダウンを提供する。抵抗Ｒ１は、コンデンサーＣ１及びゲート−エミッタ間容量（キャパシタンス）Cgeと共に、ターンオフ電流をプログラム（ないし設定）し、及びターンオフ時定数を設定するように接続されている。強いプルダウンの間（たとえば、時刻t1とt2の間）、ミラープラトー１０００は、比較的短い時間（たとえば、ハードシャットダウン回路６００を用いて達成されるミラープラトー７００の持続時間と同程度の時間）に維持される。その後、ターンオフ時間１００４（たとえば、時刻t2とt3の間の時間）が、コンデンサーＣ１の追加に起因して長くなる。ターンオフ時間が長くなるのは、電圧VgeのターンオフがＲ１×（Ｃ１＋Cge）時定数によって決定されるからである。したがって、コンデンサーＣ１の追加によって実効ゲート−エミッタ間容量が大きくなると、ターンオフ時間１００４はよりゆっくりと進行する。長くされたターンオフ時間１００４は、回路９００が、ピーク電圧Vce_peakをある閾値未満（たとえば、ハードシャットダウン回路６００を用いて達成可能なピーク電圧Vce_peakと同程度の値）に維持することを可能にする。要するに、ピーク電圧Vce_peak及びターンオフ時間に関連する挙動は、ＴＶＳダイオード６０４の実施によって提供される挙動に類似している。しかしながら、回路６００と比べた場合の回路９００の利点は、ＩＧＢＴの実効使用電圧が低下しないことである。したがって、定格が６００ＶのＩＧＢＴを、６００Ｖを必要とする用途で使用することができ、一方、ＴＶＳダイオード６０４が使用される場合には、同じ用途に対してはより大きなＩＧＢＴが必要になるだろう。
さらに、短絡保護回路８０４の抵抗Ｒ１は、ソフトシャットダウンにおけるＲ１が比較的大きい（たとえば、１００オームよりも大きい）ことを除いて、ソフトシャットダウンで使用される抵抗Ｒ１に類似している。回路９００では、ミラープラトー１０００を短くするために、比較的小さい抵抗Ｒ１（たとえば、１０〜５０オーム）が使用される。
例示的な回路９００には、１つの短絡保護回路８０４だけが示されているが、本開示の範囲から逸脱することなく、複数の短絡保護回路８０４を回路９００に組み込むことができることが理解されるべきである。たとえば、第２の短絡保護回路８０４を、第２のＩＧＢＴ Ｑ２を保護するために実装することができる。さらに、回路９００は、負荷１１２を駆動するために３以上のＩＧＢＴを備えることができ、その場合、追加のＩＧＢＴの各々に、短絡保護回路８０４を設けても設けなくてもよい。
図１１は、本開示の実施形態にしたがう短絡保護回路８０４の別の例を示している。図１１に示されている回路１１００は、ターンオフ電流を増加させて、ミラープラトー１０００の（持続）時間をさらに短くするために電流バッファＱ３が設けられていることを除けば、図９の回路に類似している。電流バッファＱ３はＰＮＰトランジスタとして示されているが、任意のタイプのスイッチング素子を電流バッファＱ３用に使用できることが理解されるべきである。図示の実施形態では、電流バッファＱ３の第１の端子は、第１のＩＧＢＴ Ｑ１のゲートＧに接続されている。電流バッファＱ３の第２の端子は、抵抗Ｒ１及びコンデンサーＣ１の第１の端子に接続されている。したがって、この特定の実施例では、抵抗Ｒ１及びコンデンサーＣ１は、第１のＩＧＢＴ Ｑ１のゲートＧに直接には接続されていない。電流バッファＱ３の第３の端子は、第１のＩＧＢＴ Ｑ１のエミッタＥに接続されており、すなわち換言すれば、電流バッファＱ３の第３の端子は、第１のＩＧＢＴ Ｑ１のエミッタに接続されている。スイッチＭ１に対する抵抗Ｒ１及びコンデンサーＣ１の相対的な配置関係は、回路９００内のものと同じままである。
回路１１００は回路９００と同じ利点をもたらすが、回路１１００は、増幅されたターンオフ電流によってミラープラトー１０００の持続時間（たとえば、時刻t1とt2の間の時間）を比較的短く維持するという追加の利点をもたらす。一方、電流バッファＱ３は、第１のＩＧＢＴ Ｑ１をコンデンサーＣ１から分離する。これは、時定数が、抵抗Ｒ１とコンデンサーＣ１によって明確かつ厳密に決定されることを意味する。この設計では、ＩＧＢＴ負荷（たとえば容量（キャパシタンス）Cge）は、時刻t2からt3までのソフトシャットダウン時間の一環ないし一部として考慮されない。ここで、t2からt3までの時間の調整はＩＧＢＴとは無関係である。これは、t2とt3の間の時間がＩＧＢＴには依存しないことを事実上意味し、これによって、応用のための実装及び設計がはるかに容易になりかつ予測可能となる。
次に、図１２を参照して、本開示の少なくともいくつかの実施形態にしたがう、短絡イベントを検出して該短絡イベントに応答する方法１２００を説明する。該方法は、短絡イベントが検出されたときに開始する（ステップ１２０４）。この検出を、ドライバ２０４ｂを備える短絡検出回路２０８、または、本技術分野において知られている任意の他のタイプの短絡検出回路によって行うことができる。
該方法は、ＩＧＢＴ（たとえば第１のＩＧＢＴ Ｑ１）を駆動しているドライバ（たとえば第１のドライバ２０４ａ）を切り離すステップ（ステップ１２０８）に進む。その後、または、ステップ１２０８と同時に、スイッチＭ１を作動させて、ＩＧＢＴに強いプルダウンを提供する（ステップ１２１２）。強いプルダウンに続いて、抵抗Ｒ１及びコンデンサーＣ１を、該ＩＧＢＴのゲートＧとエミッタＥ間に接続して、ターンオフ電流をプログラム（たとえば設定）し、及びターンオフ時間を制御する（ステップ１２１６）。ターンオフ電流を綿密に制御することによって、短絡保護回路８０４は、ピーク電圧Vce_peakを所定の電圧（たとえば最大動作電圧）未満に制限することが可能になる（ステップ１２２０）。
該方法はさらに、電流バッファＱ３を用いて、ターンオフ電流を増加させて、ミラープラトー時間をさらに短くするためのオプションのステップ（ステップ１２２４）を含むことができる。いくつかの実施形態では、電流バッファＱ３はさらに、コンデンサーＣ１を該ＩＧＢＴから切り離すためのメカニズムを提供し、これによって、ターンオフ時間をＩＧＢＴ負荷とは無関係にすることができる。
本説明において、実施形態を完全に理解できるようにするために特定の細部を提供した。しかしながら、当業者には、それらの特定の細部がなくてもそれらの実施形態を実施できることが明らかであろう。他の例では、それらの実施形態が不明瞭にならないようにするために、周知の回路、処理、アルゴリズム、構造、及び技術を不必要な細部を省いて示している場合がある。
本明細書において本開示の例示的な実施形態を詳しく説明したが、本発明の概念を別のやり方でさまざまに具現化して利用できること、及び、特許請求の範囲は、従来技術によって制限されるものを除いて、そのような変形形態を含むものとして解釈されるべきであることが理解されるべきである。

Claims (20)

  1. ゲート、コレクタ、及びエミッタを有する少なくとも１つの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）と、
    前記少なくとも１つのＩＧＢＴ用の第１のドライバであって、前記ＩＧＢＴのゲートに駆動電流を提供するように構成された第１のドライバと、
    前記少なくとも１つのＩＧＢＴのエミッタに接続された負荷と、
    前記少なくとも１つのＩＧＢＴのゲートとエミッタ間に接続された短絡保護回路
    とを備える回路であって、
    前記短絡保護回路はさらに、前記第１のドライバに接続され、
    前記短絡保護回路は、前記回路における短絡イベントの検出に応答して、前記少なくとも１つのＩＧＢＴに強いプルダウンを提供するためのスイッチを備え、
    前記短絡保護回路はさらに、前記少なくとも１つのＩＧＢＴのゲートに提供されるターンオフ電流を制御するコンデンサー及び抵抗を備えることからなる、回路。
  2. 前記抵抗と前記コンデンサーは、互いに並列に接続され、前記抵抗と前記コンデンサーの各々は、前記スイッチの第１の端子に接続された端子を有することからなる、請求項１の回路。
  3. 前記スイッチの第２の端子は、前記第１のドライバに接続され、前記スイッチの第３の端子は、前記少なくとも１つのＩＧＢＴのエミッタに接続される、請求項２の回路。
  4. 前記抵抗及び前記コンデンサーはさらに、前記少なくとも１つのＩＧＢＴのゲートに直接接続する端子を有することからなる、請求項３の回路。
  5. 前記スイッチと前記ＩＧＢＴの間に接続された電流バッファをさらに備える請求項３の回路。
  6. 前記電流バッファは、前記少なくとも１つのＩＧＢＴのエミッタに接続された第１の端子と、前記抵抗の端子と前記コンデンサーの端子の両方に接続された第２の端子と、前記少なくとも１つのＩＧＢＴのエミッタに接続された第３の端子とを備えることからなる、請求項５の回路。
  7. 前記電流バッファは、前記短絡イベント中に、前記少なくとも１つのＩＧＢＴのターンオフ電流を増加させ、及び、前記少なくとも１つのＩＧＢＴのミラープラトー時間を短くするトランジスタを備えることからなる、請求項５の回路。
  8. 前記少なくとも１つのＩＧＢＴがピーク電圧に達した後、前記スイッチはオン状態を維持することからなる、請求項１の回路。
  9. 前記スイッチは、ＮＰＮトランジスタから構成される、請求項１の回路。
  10. 前記少なくとも１つのＩＧＢＴは、ハーフブリッジ回路構成をなすように構成された第１のＩＧＢＴ及び第２のＩＧＢＴを備え、
    前記短絡保護回路は、前記第１のＩＧＢＴのエミッタ、及び、前記第２のＩＧＢＴのコレクタに接続される、請求項１の回路。
  11. 前記スイッチは、前記第１のドライバが前記少なくとも１つのＩＧＢＴから切り離されたことに応答してオンになる、請求項１の回路。
  12. 前記短絡イベントは、前記少なくとも１つのＩＧＢＴのエミッタが、共通電圧とグランドの少なくとも一方に短絡している状態に対応する、請求項１の回路。
  13. 短絡イベント中にＩＧＢＴの損傷を防ぐように構成された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）短絡保護回路であって、
    前記ＩＧＢＴは、ドライバによって駆動され、前記ドライバから受信した信号に応答して負荷を駆動し、
    前記ＩＧＢＴは、ゲート、コレクタ、及びエミッタを備え、
    前記短絡保護回路は、
    前記短絡イベントの間オンになって、前記ＩＧＢＴを通る電流経路の代替となる電流経路を提供するように構成されたスイッチと、
    第１の端子及び第２の端子を有する抵抗と、
    前記抵抗に並列に接続されたコンデンサー
    を備え、
    前記抵抗の第１の端子は、前記ＩＧＢＴのゲートに接続された第１の回路ノードから電流を受け取り、
    前記抵抗の第２の端子は、前記ＩＧＢＴに接続された前記第１の回路ノードから受け取った電流を前記スイッチの第１の端子に提供することからなる、短絡保護回路。
  14. 前記抵抗及びコンデンサーは、前記ＩＧＢＴのゲートに提供されるターンオフ電流を制御することからなる、請求項１３の短絡保護回路。
  15. 前記スイッチは、前記短絡イベントの検出に応答して、前記ＩＧＢＴに強いプルダウンを提供することからなる、請求項１４の短絡保護回路。
  16. 前記抵抗の第２の端子及び前記コンデンサーの第２の端子は、前記スイッチの第１の端子に直接接続される、請求項１３の短絡保護回路。
  17. 前記スイッチの第２の端子は、前記ドライバから制御信号を受信し、該制御信号に応答して、前記抵抗及び前記コンデンサーと前記ＩＧＢＴのエミッタとの間の伝導経路を閉じることからなる、請求項１６の短絡保護回路。
  18. 前記ＩＧＢＴのゲートと、前記抵抗及び前記コンデンサーの組み合わせとの間に配置された電流バッファをさらに備える、請求項１３の短絡保護回路。
  19. 短絡保護回路を動作させるための方法であって、
    回路内の短絡イベントの発生を検出するステップであって、前記回路は、ドライバ、短絡検出回路、及び、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を備え、該ＩＧＢＴは、ゲート、コレクタ、及びエミッタを有し、
    前記方法が、
    前記短絡イベントの発生を検出したことに応答して、前記ドライバを前記ＩＧＢＴから切り離すステップと、
    前記短絡イベントの発生を検出したことに応答して、前記短絡保護回路内のスイッチを作動させて、前記ＩＧＢＴに強い電流プルダウンを提供するステップであって、前記強い電流プルダウンによって、前記ＩＧＢＴの内部キャパシタンスが完全に充電されるまでの時間ミラー電流が前記ＩＧＢＴを流れ、その後、前記ＩＧＢＴのゲート−エミッタ間電圧が所定の速さで低下することからなる、ステップと、
    前記ＩＧＢＴのゲートと前記スイッチの間に接続された抵抗及びコンデンサーを用いて、前記ＩＧＢＴのゲート−エミッタ間電圧が低下する前記速さを制御するステップであって、前記ミラー電流が前記ＩＧＢＴを流れなくなったときと前記ＩＧＢＴが完全にターンオフされたときとの間の時間を長くし、これによって、前記ＩＧＢＴに提供されるピーク電圧が低下するようにするステップ
    を含むことからなる、方法。
  20. 電流バッファを用いて前記ＩＧＢＴのターンオフ電流を増加させ、これによって、前記ミラー電流が前記ＩＧＢＴに提供される時間を短くするステップをさらに含む、請求項１９の方法。
JP2015144795A 2014-09-11 2015-07-22 短絡保護用の回路、システム、及び方法 Pending JP2016059036A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/483,846 2014-09-11
US14/483,846 US9331188B2 (en) 2014-09-11 2014-09-11 Short-circuit protection circuits, system, and method

Publications (1)

Publication Number Publication Date
JP2016059036A true JP2016059036A (ja) 2016-04-21

Family

ID=55455592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015144795A Pending JP2016059036A (ja) 2014-09-11 2015-07-22 短絡保護用の回路、システム、及び方法

Country Status (2)

Country Link
US (1) US9331188B2 (ja)
JP (1) JP2016059036A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490794B1 (en) * 2015-04-21 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamic shutdown protection circuit
GB2545236B (en) * 2015-12-10 2017-12-13 Rolls Royce Plc A method of controlling an inverter
CN106788367B (zh) * 2017-01-06 2023-06-13 四川埃姆克伺服科技有限公司 一种igbt驱动电路
DE102017002573B4 (de) 2017-03-16 2019-07-04 Infineon Technologies Ag Überspannungsschutz
TWI630591B (zh) * 2017-05-11 2018-07-21 友達光電股份有限公司 顯示裝置及其保護電路
CN111370477B (zh) * 2018-12-25 2022-05-17 上海睿驱微电子科技有限公司 具有过流限制功能的绝缘栅双极型晶体管及其构建方法
CN113839576B (zh) * 2021-08-06 2023-12-15 华为技术有限公司 驱动控制系统及方法
CN114325466B (zh) * 2021-11-25 2022-11-18 中国大唐集团科学技术研究院有限公司火力发电技术研究院 一种发电机出口互感器匝间短路自检系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444591A (en) 1993-04-01 1995-08-22 International Rectifier Corporation IGBT fault current limiting circuit
US5761246A (en) 1995-08-14 1998-06-02 International Business Machines Corporation Circuit for multiplexing a plurality of signals on one transmission line between chips
US6879640B1 (en) 1999-10-20 2005-04-12 Broadcom Corporation Method, apparatus and system for high-speed transmission on fiber optic channel
JP4783890B2 (ja) 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US7095788B1 (en) 2000-08-17 2006-08-22 International Business Machines Corporation Circuit for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line
US7110681B1 (en) 2000-10-13 2006-09-19 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for optical transmission
JP3883925B2 (ja) * 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
US7113550B2 (en) 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
BRPI0410373A (pt) 2003-05-16 2006-06-13 Thomson Licensing codificação por repetição em um sistema de comunicação baseado em satélite
US7447278B2 (en) 2003-05-21 2008-11-04 International Business Machines Corporation Apparatus for transmitting and receiving data
US7308058B2 (en) 2003-10-27 2007-12-11 Rambus Inc. Transparent multi-mode PAM interface
US7860189B2 (en) 2004-08-19 2010-12-28 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
TWI309493B (en) * 2006-04-28 2009-05-01 Hon Hai Prec Ind Co Ltd Inrush current limiting circuit and power supply device using the same
US7463079B2 (en) 2006-05-05 2008-12-09 Honeywell International Inc. Short circuit protection by gate voltage sensing
JP4752811B2 (ja) * 2007-06-06 2011-08-17 日産自動車株式会社 電圧駆動型素子の駆動回路
US7408755B1 (en) * 2007-06-12 2008-08-05 Honeywell International Inc. Advanced inrush/transient current limit and overload/short circuit protection method and apparatus for DC voltage power supply
TWI364219B (en) 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
US8385439B2 (en) 2008-05-27 2013-02-26 Nec Laboratories America, Inc. Polarization mode dispersion compensation in multilevel coded-modulation schemes using blast algorithm and iterative polarization cancellation
CN101621336B (zh) 2008-06-30 2012-12-12 华为技术有限公司 一种差分正交相移键控系统、方法及设备
JP5245736B2 (ja) 2008-11-10 2013-07-24 富士通株式会社 プリコーダ回路
EP2495875A4 (en) * 2009-10-26 2013-12-18 Nissan Motor EXCITATION CIRCUIT FOR SWITCHING ELEMENT AND POWER CONVERTER
WO2011062823A2 (en) 2009-11-19 2011-05-26 Rambus Inc. Receiver with time-varying threshold voltage
US8263903B2 (en) 2010-05-18 2012-09-11 Institut National D'optique Method for stablizing an output of a pulsed laser system using pulse shaping
US8504334B2 (en) 2010-07-16 2013-08-06 Micron Technology, Inc. Simulating the transmission and simultaneous switching output noise of signals in a computer system
US8400739B2 (en) 2011-02-28 2013-03-19 General Electric Company System and method for operating inverters
US9450676B2 (en) 2011-06-17 2016-09-20 Nec Corporation Variable line-rate optical transmitter by modulation format hopping using electrical-optical-electrical EOE generated QAM Signal
WO2013008452A1 (ja) 2011-07-14 2013-01-17 富士電機株式会社 短絡保護回路
US8837573B2 (en) 2011-11-17 2014-09-16 Transwitch Corporation Apparatus and method thereof for compensating for gain changes of N-PAM modulate signals
CN103973277B (zh) 2013-02-05 2017-06-09 通用电气公司 绝缘栅双极型晶体管的短路保护电路和方法
US8989300B1 (en) 2013-09-06 2015-03-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-level coding and distortion compensation
US9553670B2 (en) 2014-03-03 2017-01-24 Inphi Corporation Optical module

Also Published As

Publication number Publication date
US20160079401A1 (en) 2016-03-17
US9331188B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
JP2016059036A (ja) 短絡保護用の回路、システム、及び方法
US8466734B2 (en) Gate driving circuit for power semiconductor element
JP6197685B2 (ja) ゲート駆動回路
US7710187B2 (en) Gate drive circuit
JP4144541B2 (ja) 電圧駆動型半導体素子用駆動回路
US7535283B2 (en) Gate drive circuit, semiconductor module and method for driving switching element
US8723591B2 (en) Method for driving IGBT
EP2015453B1 (en) Drive circuit for voltage driven switching element
JP6468150B2 (ja) 負荷駆動装置
KR20080045927A (ko) 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템
JP5767734B2 (ja) 電力用半導体装置
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP2007221473A (ja) スイッチング回路の駆動回路及びスイッチング回路
JP2009194514A (ja) パワー半導体のゲート駆動回路
JP2019110431A (ja) 半導体装置およびパワーモジュール
US9490794B1 (en) Dynamic shutdown protection circuit
JPH0964707A (ja) 半導体出力回路装置
JP4321491B2 (ja) 電圧駆動型半導体素子の駆動装置
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP6070003B2 (ja) 半導体駆動装置
JP6298735B2 (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
JP7038633B2 (ja) 電力変換装置
JP2000101408A (ja) パワー半導体素子のゲート駆動回路
JP2000295838A (ja) ドライブ回路
JP2015029378A (ja) 半導体素子モジュール及びゲート駆動回路