JP2015029378A - 半導体素子モジュール及びゲート駆動回路 - Google Patents

Abstract

【課題】高速な動作応答により駆動素子のターンオフ時に発生するスイッチング損失を確実に低減できる導体素子モジュールを提供する。
【解決手段】駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するために電圧変化センス素子３を設け、電圧変化センス素子３のコレクタを、駆動用素子２のコレクタに接続し、ゲートを自身のエミッタに接続する。そして、電圧変化センス素子３のエミッタを、半導体素子モジュール１の検出用端子Ｓとする。ゲート駆動回路９のターンオフ制御部６はターンオフが開始された段階ではゲート抵抗値を小さくしてスイッチング速度を速く設定しておき、ターンオフ期間内に、抵抗素子Ｒ１の端子電圧が変化したことを検出すると、ゲート抵抗値を大きくしてスイッチング速度を遅くする。
【選択図】図１

Description

本発明は、電圧駆動型半導体素子からなる駆動用素子を備えてなる半導体素子モジュール，及び前記半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するゲート駆動回路に関する。

電圧駆動型半導体素子の一種であるＩＧＢＴ（Insulated Gate Bipolar Transistor）の駆動制御には、ターンオフ時に発生するスイッチング損失を低減するため、コレクタ−エミッタ間電圧をモニタしながらゲート電圧を印加する技術がある。例えば特許文献１では、ＩＧＢＴ２のゲート２ａを分割して駆動用ゲート２ｂ，検知用ゲート２ｃを設け、コレクタ電圧検知回路３が、検知用ゲート２ｃとコレクタ２ｄとの間の寄生容量Ｃｇｃを利用してコレクタ２ｄの電圧を検出している。この構成によれば、ＩＧＢＴモジュールの外部に、コレクタに抵抗素子やコンデンサ等の素子を接続することなく、コレクタ電圧を検出できる。

特開２０１１−１０３７５６号公報

しかしながら、特許文献１の構成では、寄生容量Ｃｇｃに充電される電荷を、コレクタ電圧検知回路３におけるコンデンサ３１に移動させて、コンデンサ３１における電荷の変化をオペアンプ３０の出力電圧に反映させ、その出力電圧をゲート駆動・制御回路４に出力させている。このような構成では、ＩＧＢＴ２のスイッチング動作が行われている間に、コレクタ電圧検知回路３より出力される電圧によりゲート駆動・制御回路４の駆動状態を変化させてサージ電圧を抑制しスイッチング損失を低減させるには、応答が間に合わず、現実的には困難である。特許文献１には、コレクタ電圧検知回路３及びゲート駆動・制御回路４の作用により、ＩＧＢＴ２のゲート電圧をどのように変化させるのかを示すタイミングチャートの開示もない。また、ゲート−エミッタ間が分離されているため、ノイズによる検出素子の誤オンが発生する懸念がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、高速な動作応答により駆動素子のターンオフ時に発生するスイッチング損失を確実に低減できる導体素子モジュール及びゲート駆動回路を提供することにある。

請求項１記載の半導体素子モジュールによれば、駆動用素子のコレクタ又はドレイン−エミッタ又はソース間電圧の変化を検出するために電圧変化検出用素子を設ける。その電圧変化検出用素子のコレクタ又はドレインを、駆動用素子のコレクタ又はドレインに接続し、ゲートを自身のエミッタ又はソースに接続する。そして、電圧変化検出用素子のエミッタ又はソースを、検出用端子とする。

このように構成すれば、ゲート電圧を低下させてミラー効果が作用する領域（ミラー領域）に至ると、駆動用素子がターンオフを開始して、例えばコレクタ−エミッタ間電圧が上昇する。そして、駆動用素子が完全にオフすれば、前記コレクタの電位は付与されている電源電圧に等しくなる。この過程において、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生し、この電圧変化により、電圧変化検出用素子のコレクタ−ゲート間，コレクタ−エミッタ間に存在する寄生容量を介して、前記両端子間に電流が流れる。

上記電流は、電圧変化検出用素子のエミッタ（検出用端子）−駆動用素子のエミッタ間に、例えば抵抗素子等の電流検出素子を配置することで検出が可能である。そして、前記電流検出素子のエミッタ電圧の変化をモニタすれば、駆動用素子がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を迅速に捉えることができる。したがって、その変化に応じて駆動素子のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。また、電圧変化検出用素子のゲートは自身のエミッタに接続されているので、上記ターンオフの過程において、電圧変化検出用素子がオンすることを確実に防止できる。

請求項４記載のゲート駆動回路は、請求項１から３の何れか一項に記載の半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するもので、駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段を備える。そして、スイッチング速度制御手段は、駆動用素子のターンオフが開始された段階ではスイッチング速度を速く設定しておき、ターンオフ期間内に、検出用抵抗素子の端子電圧が変化したことを検出すると、スイッチング速度を遅くするようにスイッチング速度可変手段を制御する。これにより、駆動用素子がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。

第１実施形態であり、半導体素子モジュール及びゲート駆動回路の構成を示す図 駆動用素子のターンオフ時の各電圧波形を示すタイミングチャート 第２実施形態を示す図１相当図 第３実施形態であり、半導体素子モジュールの構成を示す図 駆動用素子のターンオフ時の各電圧波形をシミュレーションした結果を示す図 第４実施形態を示す図４相当図

（第１実施形態）
図１において、半導体素子モジュール１は、駆動用素子２と電圧変化センス素子３（電圧変化検出用素子）とを備えている。これらは何れも、例えばＩＧＢＴ（電圧駆動型半導体素子）であり、同一のプロセスで一体のＩＣチップとして構成されている。尚、電圧変化センス素子３のサイズは、駆動用素子２よりも小さく形成されている。また、駆動用素子２及び電圧変化センス素子３のコレクタ，エミッタ間には、それぞれフリーホイールダイオード２Ｄ，３Ｄが形成されている。

駆動用素子２のゲート（導通制御端子），コレクタ（導通端子），エミッタ（基準電位側導通端子）は、それぞれ半導体素子モジュール１の外部端子Ｇ，Ｃ，Ｅに接続されている。電圧変化センス素子３のコレクタは、上記外部端子Ｃに接続されており、ゲートは、自身のエミッタと共に半導体素子モジュール１の外部端子Ｓ（検出用端子）に接続されている。

半導体素子モジュール１の外部において、外部端子Ｓと外部端子Ｅ’との間には、抵抗素子Ｒ１（検出用抵抗，電圧変化検出用素子）が接続されている。尚、外部端子Ｅ’は実質外部端子Ｅと同じ端子であるから、必ずしも独立して設ける必要はない。また、外部端子Ｓは、コンパレータ４の反転入力端子に接続されており、コンパレータ４の非反転入力端子には、基準電圧Ｖrefが与えられている。基準電圧Ｖrefの基準電位は、外部端子Ｅ’（回路グランド）となっている。

コンパレータ４の出力端子は、遅延回路５を介してターンオフ制御部６（スイッチング速度制御手段）の入力端子に接続されている。半導体素子モジュール１の外部端子Ｇと、外部端子Ｅ’との間には、抵抗素子Ｒ２及びスイッチ７の直列回路（スイッチング速度可変手段）と、抵抗素子Ｒ３及びスイッチ８の直列回路（スイッチング速度可変手段）とが並列に接続されている。

ターンオフ制御部６には、駆動用素子２の駆動信号（ゲート制御信号）が与えられており、駆動信号がローレベルで且つコンパレータ５の出力電圧がハイレベルであれば、スイッチ７及び８を同時にオンする。また、駆動信号がローレベルで且つコンパレータ５の出力電圧がローレベルであれば、スイッチ７のみをオンする。以上において、半導体素子モジュール１を除いたものが、ゲート駆動回路９を構成している。
尚、ゲート駆動回路９については、駆動用素子２をターンオフさせるための構成部分のみを示しており、駆動用素子２をターンオンさせる際には、図示しない信号経路により外部端子Ｇにハイレベル信号が印加される（この時、スイッチ７及び８は何れもオフされる）。

次に、本実施形態の作用について説明する。図２は、半導体素子モジュール１の駆動用素子２をターンオフさせる場合の（ａ）ゲート−エミッタ間電圧ＶＧＥ，（ｂ）コレクタ−エミッタ間電圧ＶＣＥ，（ｃ）センス端子Ｓ−エミッタ間電圧ＶＳＥを示している。電圧ＶＧＥをハイレベルからローレベルに変化させる途中で、ミラー領域において当該電圧波形はほぼフラットになる。その後、駆動用素子２がターンオフを開始して、電圧ＶＣＥが上昇し、最終的にはコレクタに付与されている電源電圧（システム電圧）に到達する。

上記の過程において、半導体素子モジュール１の端子Ｇ−Ｅ’間に接続されているのが、一貫して抵抗素子Ｒ２及びＲ３の並列回路であれば、電圧ＶＣＥは実線で示すように変化し、駆動用素子２が完全にオフしようとする際に、コレクタにはインダクタンス成分によってサージ電圧が発生する。

一方、ゲート駆動回路９により電圧ＶＣＥが上昇する過程で、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生する。この電圧変化により、電圧変化センス素子３のコレクタ−ゲート間，コレクタ−エミッタ間に存在する寄生容量を介して前記両端子間に電流が流れ、この電流は、更に電圧変化センス素子３のゲート，エミッタから端子Ｓを経由して抵抗素子Ｒ１に流れる。これにより、抵抗素子Ｒ１の端子電圧が上昇して基準電圧Ｖrefを超えると、コンパレータ４の出力電圧はローレベルに変化する。すると、ターンオフ制御部６はスイッチ８をオフするので、これ以降、駆動用素子２のゲートは抵抗素子Ｒ２のみを介して放電される。

つまり、駆動用素子２をターンオフさせる途中で、ゲートを放電させる経路中の抵抗値が上昇することになり、スイッチング速度が低下する。この作用により、電圧ＶＧＥが低下する勾配が緩やかになり、電圧ＶＣＥの変化が緩和されるため、破線で示すようにサージ電圧の振幅が低減される。この作用を受けて、電圧ＶＳＥの波形も、破線で示すように立下り勾配が緩やかに変化する。尚、遅延回路５によって付与される遅延時間は、コンパレータ４の出力電圧がローレベルに変化してから、電圧ＶＣＥが電源電圧に到達する直前にゲート抵抗値を切り替えることで、サージ電圧を効果的に抑制するための時間を考慮して設定する。

以上のように本実施形態によれば、駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するために電圧変化センス素子３を設け、電圧変化センス素子３のコレクタを、駆動用素子２のコレクタに接続し、ゲートを自身のエミッタに接続する。そして、電圧変化センス素子３のエミッタを、半導体素子モジュール１の検出用端子Ｓとする。このように構成すれば、ゲート電圧を低下させることで駆動用素子２がターンオフを開始し、コレクタ−エミッタ間電圧が上昇する過程において、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生するので、この電圧変化により、電圧変化センス素子３のコレクタ−ゲート間，コレクタ−エミッタ間に存在する寄生容量を介して前記両端子間に電流が流れる。

したがって、検出用端子Ｓ，Ｅ’間に抵抗素子Ｒ１を配置すれば上記電流の検出が可能であるから、抵抗素子Ｒ１の端子電圧変化をモニタすれば、駆動用素子２がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を迅速に捉えることができる。したがって、その変化に応じて駆動素子２のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。

ここで、特許文献１でのＩＧＢＴ２は、ゲート２ａだけを２つのゲート２ｂ，２ｃに分割した構造であるが、半導体素子モジュール１における駆動用素子２及び電圧変化センス素子３については、ゲートとエミッタとが共に分離された構造であると言える。本実施形態では、このような素子構造を採用し、電圧変化センス素子３のゲートを自身のエミッタに接続している。したがって、上記ターンオフの過程において、電圧変化センス素子３がオンすることを確実に防止できる。

そして、ゲート駆動回路９のターンオフ制御部６はターンオフが開始された段階ではゲート抵抗値を小さくしてスイッチング速度を速く設定しておき、ターンオフ期間内に、抵抗素子Ｒ１の端子電圧が変化したことを検出すると、ゲート抵抗値を大きくしてスイッチング速度を遅くするようにした。これにより、駆動用素子２がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分についてのみ説明する。図３に示すように、第２実施形態のゲート駆動回路１１は、抵抗素子Ｒ２及びスイッチ７の直列回路と、抵抗素子Ｒ３及びスイッチ８の直列回路とが削除されており、これらに替えて可変定電流源１２（スイッチング速度可変手段）が配置されている。

また、ターンオフ制御部６に替わるターンオフ制御部１３（スイッチング速度制御手段）は、駆動用素子２の駆動信号がローレベルで且つコンパレータ５の出力電圧がハイレベルであれば、例えば出力信号をローレベルにする。このとき、可変定電流源１２が流す定電流値は大きく設定されており、駆動用素子２のゲートは急速に放電されてスイッチング速度は比較的速くなる。そして、駆動信号がローレベルで且つコンパレータ５の出力電圧がローレベルであれば、ターンオフ制御部１３は出力信号をハイレベルにする。このとき、可変定電流源１２が流す定電流値は小さくなるように設定されており、駆動用素子２のゲートは緩慢に放電されるようになり、スイッチング速度は比較的遅くなる。

以上のように構成される第２実施形態によれば、ゲート駆動回路１１は、可変定電流源１２が流す定電流値を変化させることで、駆動用素子２をターンオフさせる際のスイッチング速度を変化させるので、第１実施形態と同様の効果が得られる。

（第３実施形態）
図４に示す半導体素子モジュール２１は、半導体素子モジュール１に電流センス素子２２（電流検出用素子）を追加したものである。この電流センス素子２２は、電圧変化センス素子３に並列に接続されており、ゲートは駆動用素子２のゲートに接続されている。ＩＧＢＴを内蔵する半導体素子モジュールには、駆動用素子としてのＩＧＢＴに流れるコレクタ電流を検出するための電流センス素子も内蔵しているものがある。一般に、電流センス素子には、駆動用素子に流れるコレクタ電流を数１０００分の１程度の分流したコレクタ電流が流れるが、第３実施形態の電流センス素子２２も、一般的な電流センス素子と同様の構成である。

電流センス素子を備える半導体素子モジュールの場合、検出用端子Ｓは、電流センス素子を介して駆動用素子に流れる電流を検出するための端子として設けられている。したがって、半導体素子モジュール２１は、上記の一般的構成の半導体素子モジュールに、電圧変化センス素子３を追加した形となっている。

半導体素子モジュール２１に接続するのは、第１，第２実施形態のゲート駆動回路９，１１の何れでも良いが、例えば過電流検出用の一般的な回路は別途必要である。抵抗素子Ｒ１の端子電圧により過電流検出を行うのは駆動用素子２がターンオンしている期間であるから、ターンオフ時のゲート電圧制御とは独立して行うことができる。

図５は、半導体素子モジュール１の駆動用素子２をターンオフさせる場合の各電圧波形をシミュレーションしたもので、ゲート−エミッタ間電圧ＶＧＥ，コレクタ−エミッタ間電圧ＶＣＥ，センス端子Ｓ−エミッタ間電圧ＶＳＥを示す。電圧ＶＧＥをハイレベルからローレベルに変化させる途中で、ミラー領域において当該電圧波形がフラットになった後、駆動用素子２がターンオフを開始して、電圧ＶＣＥが上昇し、最終的にはコレクタの電源電圧に到達する。尚、電圧ＶＣＥの波形には、サージ電圧の発生は反映されていない。

電圧変化センス素子３が存在しなければ、電圧ＶＣＥが上昇する過程で駆動用素子２がターンオンしている間は、抵抗素子Ｒ１に電流センス素子２２を介して略一定の電流が流れるため、電圧ＶＳＥは一貫して平坦である。一方、電圧変化センス素子３が存在すると、抵抗素子Ｒ１に電圧変化センス素子３を介して流れた電流も重畳される。その結果、図中に破線で示すように、電圧ＶＳＥのレベルがパルス的に上昇する。したがって、基準電圧Ｖrefを、電圧ＶＳＥの上昇分の間に設定することで電圧ＶＣＥの変化を検出できる。

以上のように第３実施形態によれば、半導体素子モジュール２１に、コレクタ及びゲートがそれぞれ駆動用素子２のコレクタ及びゲートに接続されると共に、エミッタが検出用端子Ｓに接続される電流センス素子２２を備える。この場合、電流センス素子２２を備える半導体素子モジュールに電圧変化センス素子３を追加したものとなるので、既に電流検出用として設けられている端子Ｓを用いて電圧ＶＣＥの変化を検出できる。

また、この場合、電流センス素子２２が存在することで、駆動用素子２がターンオンしている間は、抵抗素子Ｒ１に略一定の電流が流れるので、抵抗素子Ｒ１の端子電圧もほぼ一定のレベルを示している。これは、ターンオフ時において、サージ電圧がより発生し易い状態である。そして、駆動用素子２がターンオフする際には、電圧変化センス素子３を介して流れた電流分の電圧が、前記レベルに上乗せされた形で発生する。したがって、電圧ＶＣＥが変化したことの検出をより迅速に行うことができ、より速いタイミングでスイッチング速度の切替えを行うことができる。

（第４実施形態）
第４実施形態の半導体素子モジュール３１は、第３実施形態と同様に電流センス素子２２を備えているが、そのエミッタは、電圧変化センス素子３のエミッタと共通に接続されていない。電圧変化センス素子３のエミッタは、半導体素子モジュール３１の外部端子ＶＳ（検出用端子）に接続されており、電流センス素子２２のエミッタは、別個に設けられた外部端子ＩＳに接続されている。そして、端子ＩＳ，Ｅ’間には、電流検出用の抵抗素子Ｒ４が接続されている。

すなわち、半導体素子モジュール３１では、電流センス素子２２により電流検出を行うための端子ＩＳと、電圧変化センス素子３により電圧ＶＣＥの変化を検出するための端子ＶＳとを分離した。第３実施形態で説明したように双方の端子を一体化すれば、電圧ＶＣＥが変化したことの検出をより迅速に行うことができる。しかしその場合、ゲート駆動回路９，１１において、コンパレータ４に付与する基準電圧Ｖrefを、各状態での電圧差を考慮して設定する必要がある。一方、第４実施形態のように端子ＶＳを端子ＩＳと分離すれば、端子ＶＳの通常電位はゼロレベルであるから、基準電圧Ｖrefの設定が容易となる。また、抵抗素子Ｒ１，Ｒ４の抵抗値の選択も容易になる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
電圧駆動型半導体素子は、その他ＭＯＳＦＥＴなどでも良い。
第１実施形態において、例えば抵抗素子Ｒ２の抵抗値を低く，抵抗素子Ｒ３の抵抗値を高く設定しておき、ターンオフの開始時には抵抗素子Ｒ２のみを接続し、ターンオフ動作の途中で抵抗素子Ｒ３側に接続を切り替えるように制御しても良い。

図面中、１は半導体素子モジュール、２は駆動用素子、３は電圧変化センス素子（電圧変化検出用素子）、６はターンオフ制御部（スイッチング速度制御手段）、７，８はスイッチ（スイッチング速度可変手段）、９はゲート駆動回路、Ｒ１は抵抗素子（検出用抵抗，電圧変化検出用素子）、Ｒ２，Ｒ３は抵抗素子（スイッチング速度可変手段）を示す。

Claims (6)

1. 電圧駆動型半導体素子からなる駆動用素子（２）と電圧変化検出用素子（３）とを備え、
   前記電圧変化検出用素子は、前記駆動用素子のコレクタ又はドレイン−エミッタ又はソース間電圧の変化を検出するために設けられ、コレクタ又はドレインが前記駆動用素子のコレクタ又はドレインに接続されると共に、ゲートが自身のエミッタ又はソースに接続されており、
   前記電圧変化検出用素子のエミッタ又はソースが、検出用端子（Ｓ）として設けられることを特徴とする半導体素子モジュール（１，２１，３１）。
2. 電圧駆動型半導体素子からなり、コレクタ又はドレイン及びゲートが、それぞれ前記駆動用素子のコレクタ又はドレイン及びゲートに接続されると共に、エミッタ又はソースが前記検出用端子に接続される電流検出用素子（２２）を備えることを特徴とする請求項１記載の半導体素子モジュール（２１）。
3. 電圧駆動型半導体素子からなり、コレクタ又はドレイン及びゲートが、それぞれ前記駆動用素子のコレクタ又はドレイン及びゲートに接続されると共に、エミッタ又はソースが電流検出用端子（ＩＳ）に接続される電流検出用素子を備えることを特徴とする請求項１記載の半導体素子モジュール（３１）。
4. 請求項１から３の何れか一項に記載の半導体素子モジュールに接続されて、前記駆動用素子のゲートに駆動信号を出力するゲート駆動回路であって、
   前記検出用端子と、前記駆動用素子のエミッタ又はソースとの間に接続される検出用抵抗（Ｒ１）と、
   前記駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段（７，８，Ｒ２，Ｒ３，１２）と、
   前記駆動用素子のターンオフが開始された段階では前記スイッチング速度を速く設定しておき、前記ターンオフ期間内に、前記検出用抵抗素子の端子電圧が変化したことを検出すると、前記スイッチング速度を遅くするように前記スイッチング速度可変手段を制御するスイッチング速度制御手段（６，１３）とを備えたことを特徴とするゲート駆動回路（９，１１）。
5. 前記スイッチング速度可変手段は、前記駆動用素子のゲート抵抗値を変化させることで、前記スイッチング速度を変更することを特徴とする請求項４記載のゲート駆動回路（９）。
6. 前記スイッチング速度可変手段は、前記駆動用素子のゲートを放電する電流量を変化させることで、前記スイッチング速度を変更することを特徴とする請求項４記載のゲート駆動回路（１１）。

Images