以下、本発明の実施形態を図面に基づいて説明する。
《第1実施形態》
図1は、本発明の実施形態に係るスイッチング回路装置の回路図である。本実施形態に係るスイッチング回路装置は、電力変換回路等に含まれるスイッチング素子を駆動するための駆動回路であって、電力変換装置等の装置に適用される。
スイッチング回路装置は、主回路スイッチング素子1、コンデンサ2、コンデンサ3、切替用スイッチング素子4、信号発生器10、及びコントローラ20を備えている。
主回路スイッチング素子1は、主回路を構成する回路素子である。主回路は、スイッチング素子回路装置に適用される装置の主要部分の回路である。例えば、スイッチング回路装置を電力変換装置に適用した場合には、主回路スイッチング素子1は、電力変換回路に含まれるスイッチング素子に相当する。主回路スイッチング素子1は、制御電極、高電位側電極、及び低電位側電極を有している。制御電極は、制御信号を送信する配線により、信号発生器10に接続されている。高電位側電極及び低電位側電極は、主回路用の配線に接続されている。
主回路スイッチング素子1は、MOSFET等の半導体素子である。なお、本実施形態では、主回路スイッチング素子1にMOSFETが使用されており、制御電極はゲート端子Gに相当し、高電位側電極はドレイン端子Dに相当し、低電位電極はソース端子Sに相当する。また、主回路スイッチング素子1には、SiCやGaN等のワイドバンドギャップ半導体が用いられる。これにより、高速スイッチング動作を可能としつつ、スイッチング損失を低減できる。
コンデンサ2は、主回路スイッチング素子1のゲート−ドレイン間の容量を調整するためのコンデンサである。コンデンサ2は、ゲート端子Gとドレイン端子Dとの間に、電気的に接続されている。
コンデンサ3は、主回路スイッチング素子1のゲート−ソース間の容量を調整するためのコンデンサである。コンデンサ3は、ゲート端子Gとソース端子Sとの間に、電気的に接続されている。コンデンサ2の容量は、コンデンサ3の容量より大きい。
切替用スイッチング素子4は、主回路スイッチング素子1のゲート容量を調整するためのスイッチング素子である。また、切替用スイッチング素子4は、主回路スイッチング素子1のゲート−ドレイン間に接続されたバイパスラインの導通及び遮断を切り替えるためのスイッチ素子である。バイパスラインは、コンデンサ2を含み、主回路スイッチング素子1のゲート端子Gとドレイン端子Dとの間を接続する。切替用スイッチング素子4は、主回路スイッチング素子1のゲート端子Gとドレイン端子Dとの間で、コンデンサ2に対して直列に接続されている。切替用スイッチング素子4は、MOSFET等の半導体素子である。なお、本実施形態では、切替用スイッチング素子4にMOSFETが使用されている。切替用スイッチング素子4のゲート端子は、信号発生器10に配線で接続されている。
主回路スイッチング素子1のドレイン−ソース間の電流経路のソース側には、信号発生器10のグランド用の配線が接続されている。
信号発生器10は、コントローラ20の制御に基づき、スイッチング信号を生成して、当該スイッチング信号を、主回路スイッチング素子1のゲート端子及び切替用スイッチング素子4のゲート端子に送信する。
コントローラ20は、主回路スイッチング素子1のオン、オフと、切替用スイッチング素子4のオン、オフを切り替える制御回路である。
次に、本実施形態に係るスイッチング回路装置の動作について、図2を用いて説明する。図2は、主回路スイッチング素子1の動作のタイムチャート、及び、切替用スイッチング素子4の動作のタイムチャートを示すグラフである。図2のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1はオン状態であり、切替用スイッチング素子4はオン状態である。時間t1の時点で、コントローラ20は、切替用スイッチング素子4をオン状態で維持しつつ、主回路スイッチング素子1をターンオフさせる。
切替用スイッチング素子4をオンにした状態では、主回路スイッチング素子1のドレイン−ゲート間がコンデンサ2を介して導通した状態となるため、ドレイン−ゲート間の容量が大きくなる。そのため、主回路スイッチング素子1のターンオフ時に、コンデンサ2を含むバイパスラインが微分回路として作用する。この微分回路によって、ドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。主回路スイッチング素子1のターンオフ時には、高速なスイッチング動作によってドレイン−ソース間の電圧変化量が大きくなるが、ドレイン−ゲート間の微分回路の作用によってゲートの電荷の放電が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2までの間に、コントローラ20は、切替用スイッチング素子4をオンからオフに切り替える。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1のオフ状態を維持しつつ、切替用スイッチング素子4のオン動作を開始する。時間t3の時点で、切替用スイッチング素子4は、オフからオンへの過渡状態である。過渡状態は、スイッチング素子のオン状態の開始からスイッチング素子のオン状態になるまでの過渡的な状態(遷移状態)を示している。切替用スイッチング素子4のオン動作は、時間t3から時間t4の間に終了する。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4をオン状態で維持しつつ、主回路スイッチング素子1をターンオンさせる。
主回路スイッチング素子1のゲート−ソース間の電圧は、主回路スイッチング素子1のゲート−ドレイン間の容量と主回路スイッチング素子1のゲート−ソース間の容量との容量比に分圧された電圧となる。主回路スイッチング素子1をターンオンさせる時に、切替用スイッチング素子4はオンになっているため、ゲート−ドレイン間の容量は、切替用スイッチング素子4のオフ時の容量と比較して、大きくなる。そのため、ドレイン−ソース間の容量比で分圧されたゲート−ソース間の電圧が高くなる。これにより、主回路スイッチング素子1のターンオン時に、スイッチング速度が高速化し、スイッチング損失が低減される。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1及び切替用スイッチング素子4を制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、主回路スイッチング素子1の制御電極と高電位側電極との間にコンデンサ2を電気的に接続し、主回路スイッチング素子1の制御電極と低電位側電極との間にコンデンサ3を電気的に接続し、主回路スイッチング素子1の制御電極に切替用スイッチング素子4を電気的に接続しつつ、コンデンサ2に対して直列に切替用スイッチング素子4を接続している。これにより、主回路スイッチング素子1を駆動させる際に、切替用スイッチング素子4のスイッチング制御によって、主回路スイッチング素子1のゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
ところで、主回路スイッチング素子1のスイッチング速度を高めた場合には、主回路の共振ノイズが発生し易い。本実施形態では、ゲート−ドレイン間に接続されたコンデンサ2と切替用スイッチング素子4との直列回路により、ノイズ発生源となるサージを抑制できる。また、本実施形態に係るスイッチング制御装置は、発生した共振ノイズを吸収できる。その結果として、ノイズを抑制することができる。
また本実施形態では、主回路スイッチング素子1に、酸化膜等の絶縁膜を有したゲート構造をもつ素子(例えばMOSFET等)を用いている。このような構造では、寄生容量等によりゲート電圧が高電位になり易いが、上記の回路構成によって、ゲート電位を抑制することができる。その結果として、ゲート構造に含まれる絶縁膜を保護することができる。
また本実施形態では、切替用スイッチング素子4をオンにした状態で、主回路スイッチング素子1をターンオフさせる。これにより、主回路スイッチング素子1のゲート−ソース間の容量が大きくなるため、微分回路により、主回路スイッチング素子1のドレイン−ソース間の電圧変化に対して主回路スイッチング素子1のゲート電圧の低下が抑制される。その結果として、一定の速度以上のスイッチング動作を抑制しつつ、サージの発生を抑制しノイズを抑制できる。
また本実施形態では、切替用スイッチング素子4をオンにした状態で、主回路スイッチング素子1をターンオンさせる。これにより、主回路スイッチング素子1のゲート−ドレイン間の容量が大きくなり、主回路スイッチング素子1をターンオンさせる際に、ゲート−ソース間の電圧が高くなるため、ターンオン時のスイッチング速度を高速化させることができ、スイッチング素子の損失を低減できる。
また本実施形態では、コンデンサ2の容量がコンデンサ3の容量より大きくなっている。これにより、主回路スイッチング素子1のターンオフ時に、サージの発生を抑制できる。
上記のコンデンサ2が本発明の「高電位側コンデンサ」に相当し、コンデンサ3が本発明の「低電位側コンデンサ」に相当し、切替用スイッチング素子4が本発明の「容量調整スイッチング素子」に相当する。
《第2実施形態》
図3は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第1実施形態に対して、切替用スイッチング素子4の接続位置と、コンデンサ2、3の容量が異なる。これ以外の構成は上述した第1実施形態と同じであり、その記載を援用する。
コンデンサ2、3の接続位置は、第1実施形態に係るスイッチング回路装置と同様である。コンデンサ3の容量は、コンデンサ2の容量より大きい。
切替用スイッチング素子4は、主回路スイッチング素子1のゲート端子Gとソース端子Sとの間で、コンデンサ3に対して直列に接続されている。
次に、本実施形態に係るスイッチング回路装置の動作について、図3を用いて説明する。図3は、主回路スイッチング素子1の動作のタイムチャート、及び、切替用スイッチング素子4の動作のタイムチャートを示すグラフである。図3のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1はオン状態であり、切替用スイッチング素子4はオフ状態である。時間t1の時点で、コントローラ20は、切替用スイッチング素子4をオフ状態で維持しつつ、主回路スイッチング素子1をターンオフさせる。
切替用スイッチング素子4をオフにした場合には、ゲート−ソース間の容量が小さくなり、主回路スイッチング素子1のターンオン時に、コンデンサ2を含むバイパスラインが微分回路として作用する。この微分回路によって、ドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。主回路スイッチング素子1のターンオフ時には、高速なスイッチング動作によってドレイン−ソース間の電圧変化量が大きくなるが、ドレイン−ゲート間の微分回路の作用によってゲートの電荷の放電が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2までの間に、コントローラ20は、切替用スイッチング素子4をオフからオンに切り替える。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1のオフ状態を維持しつつ、切替用スイッチング素子4のオフ動作を開始する。時間t3の時点で、切替用スイッチング素子4は、オンからオフへの過渡的な状態である。過渡状態は、スイッチング素子のオフ状態の開始からスイッチング素子のオフ状態になるまでの状態(遷移状態)を示している。切替用スイッチング素子4のオフ動作は、時間t3から時間t4の間に終了する。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4をオフ状態で維持しつつ、主回路スイッチング素子1をターンオンさせる。
主回路スイッチング素子1をターンオンさせる時に、切替用スイッチング素子4はオフになっているため、ゲート−ソース間の容量は、切替用スイッチング素子4のオン時の容量と比較して、小さくなる。そのため、ドレイン−ソース間の容量比で分圧されたゲート−ソース間の電圧が高くなる。これにより、主回路スイッチング素子1のターンオン時に、スイッチング速度が高速化し、スイッチング損失が低減される。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1及び切替用スイッチング素子4を制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、主回路スイッチング素子1の制御電極に切替用スイッチング素子4を電気的に接続しつつ、コンデンサ3に対して直列に切替用スイッチング素子4を接続している。これにより、主回路スイッチング素子1を駆動させる際に、切替用スイッチング素子4のスイッチング制御によって、主回路スイッチング素子1のゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
また本実施形態では、切替用スイッチング素子4をオフにした状態で、主回路スイッチング素子1をターンオフさせる。これにより、主回路スイッチング素子1のゲート−ソース間の容量が小さくなるため、微分回路により、主回路スイッチング素子1のドレイン−ソース間の電圧変化に対して主回路スイッチング素子1のゲート電圧の低下が抑制される。その結果として、一定の速度以上のスイッチング動作を抑制しつつ、サージの発生を抑制しノイズを抑制できる。
また本実施形態では、切替用スイッチング素子4をオフにした状態で、主回路スイッチング素子1をターンオンさせる。これにより、主回路スイッチング素子1のゲート−ソース間の容量が小さくなり、主回路スイッチング素子1をターンオンさせる際には、ゲート−ソース間の電圧が高くなるため、ターンオン時のスイッチング速度を高速化させることができ、スイッチング素子の損失を低減できる。
また本実施形態では、コンデンサ3の容量がコンデンサ2の容量より大きくなっている。これにより、主回路スイッチング素子1のターンオフ時に、サージの発生を抑制できる。
《第3実施形態》
図5は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第1実施形態に対して、主回路スイッチング素子1のゲート−ドレイン間、及び、ゲート−ソース間に、切替用スイッチング素子4の接続位置をそれぞれ接続する点が異なる。これ以外の構成は上述した第1実施形態と同じであり、第1実施形態及び第2実施形態の記載を、適宜援用する。
切替用スイッチング素子4Aは、主回路スイッチング素子1のゲート端子Gとドレイン端子Dとの間で、コンデンサ2に対して直列に接続されている。切替用スイッチング素子4Bは、主回路スイッチング素子1のゲート端子Gとソース端子Sとの間で、コンデンサ3に対して直列に接続されている。切替用スイッチング素子4A、4Bは、第1実施形態又は第2実施形態に係る切替用スイッチング素子4と同様の素子である。
次に、本実施形態に係るスイッチング回路装置の動作について、図6を用いて説明する。図6は、主回路スイッチング素子1の動作のタイムチャート、及び、切替用スイッチング素子4A、4Bの動作のタイムチャートを示すグラフである。図6のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1はオン状態であり、切替用スイッチング素子4Aはオン状態であり、切替用スイッチング素子4Bはオフ状態である。時間t1の時点で、コントローラ20は、切替用スイッチング素子4Aをオン状態で、切替用スイッチング素子4Bをオフ状態で維持しつつ、主回路スイッチング素子1をターンオフさせる。
切替用スイッチング素子4Aをオンにし、切替用スイッチング素子4Bをオフにした場合には、ゲート−ドレイン間の容量は大きく、ゲート−ソース間の容量は小さくなる。そのため、主回路スイッチング素子1のターンオン時に、コンデンサ2を含むバイパスラインが微分回路として作用する。この微分回路によって、ドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。主回路スイッチング素子1のターンオフ時には、高速なスイッチング動作によってドレイン−ソース間の電圧変化量が大きくなるが、ドレイン−ゲート間の微分回路の作用によってゲートの電荷の放電が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2までの間に、コントローラ20は、切替用スイッチング素子4Aをオンからオフに切り替え、切替用スイッチング素子4Bをオフからオンに切り替える。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1のオフ状態を維持しつつ、切替用スイッチング素子4Aのオン動作及び切替用スイッチング素子4Bのオフ動作を開始する。時間t3の時点で、切替用スイッチング素子4Aはオフからオンへの過渡的な状態であり、切替用スイッチング素子4Bはオンからオフへの過渡的な状態である。切替用スイッチング素子4Aのオン動作及び切替用スイッチング素子4Bのオフ動作は、時間t3から時間t4の間に終了する。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4Aをオン状態で維持し、かつ、切替用スイッチング素子4Bをオフ状態で維持しつつ、主回路スイッチング素子1をターンオンさせる。
主回路スイッチング素子1をターンオンさせる時に、切替用スイッチング素子4Aはオンになっているため、ゲート−ドレイン間の容量は、切替用スイッチング素子4のオフ時の容量と比較して、大きくなる。また、主回路スイッチング素子1をターンオンさせる時に、切替用スイッチング素子4Bはオフになっているため、ゲート−ソース間の容量は、切替用スイッチング素子4Bのオン時の容量と比較して、小さくなる。そのため、ドレイン−ソース間の容量比で分圧されたゲート−ソース間の電圧が高くなる。これにより、主回路スイッチング素子1のターンオン時に、スイッチング速度が高速化し、スイッチング損失が低減される。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1及び切替用スイッチング素子4A、4Bを制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、主回路スイッチング素子1の制御電極に切替用スイッチング素子4を電気的に接続しつつ、コンデンサ2に対して直列に切替用スイッチング素子4Aを接続し、コンデンサ3に対して直列に切替用スイッチング素子4Bを接続している。これにより、主回路スイッチング素子1を駆動させる際に、切替用スイッチング素子4A,4Bのスイッチング制御によって、主回路スイッチング素子1のゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
また本実施形態では、切替用スイッチング素子4Aをオンにし、切替用スイッチング素子4Bをオフにした状態で、主回路スイッチング素子1をターンオフさせる。これにより、主回路スイッチング素子1のゲート−ドレイン間の容量が大きくなり、ゲート−ソース間の容量が小さくなるため、微分回路により、主回路スイッチング素子1のドレイン−ソース間の電圧変化に対して主回路スイッチング素子1のゲート電圧の低下が抑制される。その結果として、一定の速度以上のスイッチング動作を抑制しつつ、サージの発生を抑制しノイズを抑制できる。
また本実施形態では、切替用スイッチング素子4Aをオンにし、切替用スイッチング素子4Bをオフにした状態で、主回路スイッチング素子1をターンオンさせる。これにより、主回路スイッチング素子1のゲート−ドレイン間の容量が大きくなり、主回路スイッチング素子1のゲート−ソース間の容量が小さくなるため、主回路スイッチング素子1をターンオンさせる際には、ゲート−ソース間の電圧が高くなり、ターンオフ時のスイッチング速度を高速化させることができ、スイッチング素子の損失を低減できる。
上記の切替用スイッチング素子4Aが本発明の「第1容量調整スイッチング素子」に相当し、切替用スイッチング素子4Bが本発明の「第2容量調整スイッチング素子」に相当する。
《第4実施形態》
図7は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第1実施形態に係る主回路スイッチング素子の駆動回路を、上アーム回路100及び下アーム回路200にそれぞれ適用する点が異なる。これ以外の構成は上述した第1実施形態と同じであり、第1実施形態の記載を、適宜援用する。
本実施形態に係るスイッチング回路装置は、電力変換装置のアーム回路に適用される。電力変換装置は、例えば直流電源の電力を交流電力に変換し、当該交流電力を負荷に出力する変換回路である。変換回路は、複数のスイッチング素子をブリッジ状に接続した回路である。変換回路は、各相で、複数のトランジスタを直列に接続した回路であり、直列接続されたトランジスタの接続点が、各相の配線で負荷に接続されている。なお、以下の説明では、一相分のアーム回路にスイッチング回路装置を適用した例を説明するが、他の相のアーム回路も同様の構成及びスイッチング制御である。
上アーム回路100は、主回路スイッチング素子1B、コンデンサ2、コンデンサ3及び切替用スイッチング素子4Cを有している。下アーム回路200は、主回路スイッチング素子1A、コンデンサ2、コンデンサ3及び切替用スイッチング素子4Aを有している。上アーム回路100と下アーム回路200は直列に接続されている。各アーム回路を構成する回路素子の接続形態は、第1実施形態に係るスイッチング回路素子の接続形態と同様である。
次に、本実施形態に係るスイッチング回路装置の動作について、図8を用いて説明する。図8は、主回路スイッチング素子1A、1Bの動作のタイムチャート、及び、切替用スイッチング素子4A、4Cの動作のタイムチャートを示すグラフである。図8のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1Aはオン状態であり、主回路スイッチング素子1Bはオフ状態であり、切替用スイッチング素子4Aはオン状態であり、切替用スイッチング素子4Cはオフ状態である。
時間t1の直前に、コントローラ20は、主回路スイッチング素子1Aのオン状態、主回路スイッチング素子1Bのオフ状態、及び、切替用スイッチング素子4Aのオン状態を維持しつつ、切替用スイッチング素子4Cのオン動作を開始する。時間t1の時点で、切替用スイッチング素子4Aはオフからオンへの過渡的な状態である。切替用スイッチング素子4Aのオン動作は、時間t1から時間t2の間に終了する。
時間t1の時点で、切替用スイッチング素子4Cはハーフオンの状態となり、切替用スイッチング素子4Cの導通抵抗は、切替用スイッチング素子4Cのオン状態の抵抗値と、切替用スイッチング素子4Cのオフ状態の抵抗値との間の値になる。すなわち、コントローラ20は、切替用スイッチング素子4Cを過渡状態にすることで、切替用スイッチング素子4Cの抵抗値を任意の抵抗値に設定できる。
そして、切替用スイッチング素子4Cを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4Cを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Aのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。また、コントローラ20は、CRフィルタのカットオフ周波数が主回路の共振周波数になるように、切替用スイッチング素子4Cの導通抵抗を設定することで、主回路スイッチング素子1Aのターンオフ時に発生するノイズを抑制できる。
また、切替用スイッチング素子4Aをオンにした状態で、主回路スイッチング素子1Aがターンオフになる。そのため、下アーム回路200において、微分回路が作用し、主回路スイッチング素子1Aのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2の間に、コントローラ20は、切替用スイッチング素子4Aをオンからオフに切り替える。
時間t2の時点で、コントローラ20は、切替用スイッチング素子4Aをオフ状態、切替用スイッチング素子4Cをオン状態及び主回路スイッチング素子1Aをオフ状態で維持しつつ、主回路スイッチング素子1Bをターンオンさせる。このとき、切替用スイッチング素子4Aはオフ状態であるため、主回路スイッチング素子1Aの静電容量の割合(Cgs/Cgd)は大きくなる。静電容量の割合(Cgs/Cgd)は、主回路スイッチング素子1Aのゲート−ドレイン間の静電容量に対するゲート−ソース間の静電容量の比である。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Aはターンオンし難くなる。これにより、主回路スイッチング素子1Bのターンオン時において、主回路スイッチング素子1Aの誤作動の可能性を低減できる。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1Aのオフ状態、主回路スイッチング素子1Bのオン状態、及び、切替用スイッチング素子4Cのオン状態を維持しつつ、切替用スイッチング素子4Aのオン動作を開始する。時間t3の時点で、切替用スイッチング素子4Aはオフからオンへの過渡的な状態である。切替用スイッチング素子4Aのオン動作は、時間t3から時間t4の間に終了する。
時間t3の時点で、切替用スイッチング素子4Aはハーフオンの状態となり、切替用スイッチング素子4Aの導通抵抗は、切替用スイッチング素子4Aのオン状態の抵抗値と、切替用スイッチング素子4Aのオフ状態の抵抗値との間の値になる。切替用スイッチング素子4Aを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4Aを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Bのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。
また、切替用スイッチング素子4Cをオンにした状態で、主回路スイッチング素子1Bがターンオフになる。そのため、上アーム回路100において、コンデンサ2を含むバイパスラインが微分回路として作用し、主回路スイッチング素子1Bのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t3から時間t4の間に、コントローラ20は、切替用スイッチング素子4Aをオフからオンに切り替える。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4Aをオン状態、切替用スイッチング素子4Cをオフ状態及び主回路スイッチング素子1Bをオフ状態で維持しつつ、主回路スイッチング素子1Aをターンオンさせる。このとき、切替用スイッチング素子4Cはオフ状態であるため、主回路スイッチング素子1Bの静電容量の割合(Cgs/Cgd)は大きくなる。静電容量の割合(Cgs/Cgd)は、主回路スイッチング素子1Bのゲート−ドレイン間の静電容量に対するゲート−ソース間の静電容量の比である。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Bはターンオンし難くなる。これにより、主回路スイッチング素子1Aのターンオン時において、主回路スイッチング素子1Bの誤作動の可能性を低減できる。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1及び切替用スイッチング素子4を制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、上アーム回路100において、主回路スイッチング素子1Bの制御電極に切替用スイッチング素子4Cを電気的に接続し、コンデンサ2に対して直列に切替用スイッチング素子4Cを接続している。また、下アーム回路200において、主回路スイッチング素子1Aの制御電極に切替用スイッチング素子4Aを電気的に接続し、コンデンサ2に対して直列に切替用スイッチング素子4Aを接続している。これにより、主回路スイッチング素子1A又は主回路スイッチング素子1Bを駆動させる際に、切替用スイッチング素子4A、4Cのスイッチング制御によって、主回路スイッチング素子1A、1Bのゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオフさせる場合には、上アーム回路100及び下アーム回路200のうち他方のアーム回路に含まれる切替用スイッチング素子4A、4Cを過渡状態にする。これにより、主回路スイッチング素子1A、1Bのターンオフ時に発生するノイズを、CRフィルタ作用によって抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオフさせる場合には、当該一方のアーム回路に含まれる切替用スイッチング素子4A、4Cをオン状態で維持させる。これにより、ターンオフする主回路スイッチング素子1A、1Bにおいて、ゲート−ドレイン間の容量が大きくなり、ゲート−ソース間の容量が小さくなるため、微分回路の作用によって、主回路スイッチング素子1のドレイン−ソース間の電圧変化に対して主回路スイッチング素子1のゲート電圧の低下が抑制される。その結果として、一定の速度以上のスイッチング動作を抑制しつつ、サージの発生を抑制しノイズを抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオンさせる場合には、当該一方のアーム回路に含まれる切替用スイッチング素子4A、4Cをオフ状態で維持させ、かつ、上アーム回路100及び下アーム回路200のうち他方のアーム回路に含まれる切替用スイッチング素子4A、4Cをオン状態で維持させる。これにより、当該一方のアーム回路の含まれる主回路スイッチング素子1A、1Bのターンオン時において、当該他方のアーム回路に含まれる主回路スイッチング素子1A、1Bの誤作動の可能性を低減できる。
上記の切替用スイッチング素子4A、4Cが本発明の「容量調整スイッチング素子」に相当する。
《第5実施形態》
図9は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第2実施形態に係る主回路スイッチング素子の駆動回路を、上アーム回路100及び下アーム回路200にそれぞれ適用する点が異なる。これ以外の構成は上述した第2実施形態と同じであり、第2実施形態及び第4実施形態の記載を、適宜援用する。
上アーム回路100は、主回路スイッチング素子1B、コンデンサ2、コンデンサ3及び切替用スイッチング素子4Dを有している。下アーム回路200は、主回路スイッチング素子1A、コンデンサ2、コンデンサ3及び切替用スイッチング素子4Bを有している。上アーム回路100と下アーム回路200は直列に接続されている。各アーム回路を構成する回路素子の接続形態は、第2実施形態に係るスイッチング回路素子の接続形態と同様である。
次に、本実施形態に係るスイッチング回路装置の動作について、図10を用いて説明する。図10は、主回路スイッチング素子1A、1Bの動作のタイムチャート、及び、切替用スイッチング素子4B、4Dの動作のタイムチャートを示すグラフである。図10のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1Aはオン状態であり、主回路スイッチング素子1Bはオフ状態であり、切替用スイッチング素子4Bはオフ状態であり、切替用スイッチング素子4Dはオン状態である。
時間t1の直前に、コントローラ20は、主回路スイッチング素子1Aのオン状態、主回路スイッチング素子1Bのオフ状態、及び、切替用スイッチング素子4Bのオフ状態を維持しつつ、切替用スイッチング素子4Dのオフ動作を開始する。時間t1の時点で、切替用スイッチング素子4Dはオンからオフへの過渡的な状態である。切替用スイッチング素子4Dのオフ動作は、時間t1から時間t2の間に終了する。
時間t1の時点で、切替用スイッチング素子4Dはハーフオンの状態となり、切替用スイッチング素子4Dの導通抵抗は、切替用スイッチング素子4Dのオン状態の抵抗値と、切替用スイッチング素子4Dのオフ状態の抵抗値との間の値になる。すなわち、コントローラ20は、切替用スイッチング素子4Dを過渡状態にすることで、切替用スイッチング素子4Dの抵抗値を任意の抵抗値に設定できる。
切替用スイッチング素子4Dを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4Dを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Aのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。また、コントローラ20は、CRフィルタのカットオフ周波数が主回路の共振周波数になるように、切替用スイッチング素子4Dの導通抵抗を設定することで、主回路スイッチング素子1Aのターンオフ時に発生するノイズを抑制できる。
また、切替用スイッチング素子4Bをオフにした状態で、主回路スイッチング素子1Aがターンオフになる。そのため、下アーム回路200において、微分回路が作用し、主回路スイッチング素子1Aのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2の間に、コントローラ20は、切替用スイッチング素子4Bをオフからオンに切り替える。
時間t2の時点で、コントローラ20は、切替用スイッチング素子4Bをオン状態、切替用スイッチング素子4Dをオフ状態及び主回路スイッチング素子1Aをオフ状態で維持しつつ、主回路スイッチング素子1Bをターンオンさせる。このとき、切替用スイッチング素子4Bはオン状態であるため、主回路スイッチング素子1Aの静電容量の割合(Cgs/Cgd)は大きくなる。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Aはターンオンし難くなる。これにより、主回路スイッチング素子1Bのターンオン時において、主回路スイッチング素子1Aの誤作動の可能性を低減できる。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1Aのオフ状態、主回路スイッチング素子1Bのオン状態、及び、切替用スイッチング素子4Dのオフ状態を維持しつつ、切替用スイッチング素子4Bのオン動作を開始する。時間t3の時点で、切替用スイッチング素子4Bはオンからオフへの過渡的な状態である。切替用スイッチング素子4Bのオフ動作は、時間t3から時間t4の間に終了する。
時間t3の時点で、切替用スイッチング素子4Bはハーフオンの状態となり、切替用スイッチング素子4Bの導通抵抗は、切替用スイッチング素子4Bのオン状態の抵抗値と、切替用スイッチング素子4Bのオフ状態の抵抗値との間の値になる。切替用スイッチング素子4Bを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4Bを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Bのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。
また、切替用スイッチング素子4Dをオフにした状態で、主回路スイッチング素子1Bがターンオフになる。そのため、上アーム回路100において、微分回路が作用し、主回路スイッチング素子1Aのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t3から時間t4の間に、コントローラ20は、切替用スイッチング素子4Dをオフからオンに切り替える。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4Bをオフ状態、切替用スイッチング素子4Dをオン状態及び主回路スイッチング素子1Bをオフ状態で維持しつつ、主回路スイッチング素子1Aをターンオンさせる。このとき、切替用スイッチング素子4Dはオン状態であるため、主回路スイッチング素子1Bの静電容量の割合(Cgs/Cgd)は大きくなる。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Bはターンオンし難くなる。これにより、主回路スイッチング素子1Aのターンオン時において、主回路スイッチング素子1Bの誤作動の可能性を低減できる。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1A、1B及び切替用スイッチング素子4B、4Dを制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、上アーム回路100において、主回路スイッチング素子1Bの制御電極に切替用スイッチング素子4Dを電気的に接続し、コンデンサ3に対して直列に切替用スイッチング素子4Dを接続している。また、下アーム回路200において、主回路スイッチング素子1Bの制御電極に切替用スイッチング素子4Bを電気的に接続し、コンデンサ3に対して直列に切替用スイッチング素子4Bを接続している。これにより、主回路スイッチング素子1A又は主回路スイッチング素子1Bを駆動させる際に、切替用スイッチング素子4B、4Dのスイッチング制御によって、主回路スイッチング素子1A、1Bのゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオフさせる場合には、上アーム回路100及び下アーム回路200のうち他方のアーム回路に含まれる切替用スイッチング素子4B、4Dを過渡状態にする。これにより、主回路スイッチング素子1A、1Bのターンオフ時に発生するノイズを、CRフィルタ作用によって抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオフさせる場合には、当該一方のアーム回路に含まれる切替用スイッチング素子4B、4Dをオフ状態で維持させる。これにより、ターンオフする主回路スイッチング素子1A、1Bにおいて、微分回路の作用によって、主回路スイッチング素子1のドレイン−ソース間の電圧変化に対して主回路スイッチング素子1のゲート電圧の低下が抑制される。その結果として、一定の速度以上のスイッチング動作を抑制しつつ、サージの発生を抑制しノイズを抑制できる。
また本実施形態において、コントローラ20は、上アーム回路100及び下アーム回路200のうちいずれか一方のアーム回路に含まれる主回路スイッチング素子1A、1Bをターンオンさせる場合には、当該一方のアーム回路に含まれる切替用スイッチング素子4B、4Dをオフ状態で維持させ、かつ、上アーム回路100及び下アーム回路200のうち他方のアーム回路に含まれる切替用スイッチング素子4B、4Dをオン状態で維持させる。これにより、当該一方のアーム回路の含まれる主回路スイッチング素子1A、1Bのターンオン時において、当該他方のアーム回路に含まれる主回路スイッチング素子1A、1Bの誤作動の可能性を低減できる。
上記の切替用スイッチング素子4B、4Dが本発明の「容量調整スイッチング素子」に相当する。
《第6実施形態》
図11は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第3実施形態に係る主回路スイッチング素子の駆動回路を、上アーム回路100及び下アーム回路200にそれぞれ適用する点が異なる。これ以外の構成は上述した第3実施形態と同じであり、第3〜第5実施形態の記載を、適宜援用する。
上アーム回路100は、主回路スイッチング素子1B、コンデンサ2、コンデンサ3及び切替用スイッチング素子4C、4Dを有している。下アーム回路200は、主回路スイッチング素子1A、コンデンサ2、コンデンサ3及び切替用スイッチング素子4A、4Bを有している。上アーム回路100と下アーム回路200は直列に接続されている。各アーム回路を構成する回路素子の接続形態は、第3実施形態に係るスイッチング回路素子の接続形態と同様である。
次に、本実施形態に係るスイッチング回路装置の動作について、図12を用いて説明する。図12は、主回路スイッチング素子1A、1Bの動作のタイムチャート、及び、切替用スイッチング素子4A〜4Dの動作のタイムチャートを示すグラフである。図12のグラフの横軸は時間を示し、縦軸は各スイッチング素子の状態を示している。
初期状態として、主回路スイッチング素子1Aはオン状態であり、主回路スイッチング素子1Bはオフ状態であり、切替用スイッチング素子4B、4Cはオフ状態であり、切替用スイッチング素子4A、4Dはオン状態である。
時間t1の直前に、コントローラ20は、主回路スイッチング素子1Aのオン状態、主回路スイッチング素子1Bのオフ状態、切替用スイッチング素子4Aのオン状態、及び、切替用スイッチング素子4Bのオフ状態を維持しつつ、切替用スイッチング素子4Cのオン動作及び切替用スイッチング素子4Dのオフ動作を開始する。時間t1の時点で、切替用スイッチング素子4Cはオフからオンへの過渡的な状態であり、切替用スイッチング素子4Dはオンからオフへの過渡的な状態である。切替用スイッチング素子4Cのオン動作及び切替用スイッチング素子4Dのオフ動作は、時間t1から時間t2の間に終了する。
時間t1の時点で、切替用スイッチング素子4C、4Dはハーフオンの状態となる。
切替用スイッチング素子4C、4Dを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4C、4Dを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Aのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。
コントローラ20は、CRフィルタのカットオフ周波数が主回路の共振周波数になるように、切替用スイッチング素子4Cの導通抵抗及び切替用スイッチング素子4Dの導通抵抗を設定することで、主回路スイッチング素子1Aのターンオフ時に発生するノイズを抑制できる。
また、切替用スイッチング素子4Aをオンにした状態及び切替用スイッチング素子4Bをオフにした状態で、主回路スイッチング素子1Aがターンオフになる。そのため、下アーム回路200において、微分回路が作用し、主回路スイッチング素子1Aのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t1から時間t2の間に、コントローラ20は、切替用スイッチング素子4Aをオンからオフに切り替え、切替用スイッチング素子4Bをオフからオンに切り替える。
時間t2の時点で、コントローラ20は、切替用スイッチング素子4A、4Dをオフ状態、切替用スイッチング素子4B、4Cをオン状態及び主回路スイッチング素子1Aをオフ状態で維持しつつ、主回路スイッチング素子1Bをターンオンさせる。このとき、切替用スイッチング素子4Aはオフ状態であり、切替用スイッチング素子4Bはオン状態であるため、主回路スイッチング素子1Aの静電容量の割合(Cgs/Cgd)は大きくなる。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Bはターンオンし難くなる。これにより、主回路スイッチング素子1Bのターンオン時において、主回路スイッチング素子1Aの誤作動の可能性を低減できる。
時間t3の直前に、コントローラ20は、主回路スイッチング素子1Aのオフ状態、主回路スイッチング素子1Bのオン状態、切替用スイッチング素子4Cのオン状態、及び、切替用スイッチング素子4Dのオフ状態を維持しつつ、切替用スイッチング素子4Aのオン動作及び切替用スイッチング素子4Bのオフ動作を開始する。時間t3の時点で、切替用スイッチング素子4A、4Bは過渡的な状態である。切替用スイッチング素子4Aのオン動作及び切替用スイッチング素子4Bのオフ動作は、時間t3から時間t4の間に終了する。
時間t3の時点で、切替用スイッチング素子4A、4Bはハーフオンの状態となる。切替用スイッチング素子4A、4Bを過渡状態(ハーフオンの状態)にすることで、コンデンサ2から切替用スイッチング素子4A、4Bを介してコンデンサ3に繋がる回路がCRフィルタとして機能する。これにより、主回路スイッチング素子1Bのターンオフ時に発生するノイズは、このCRフィルタによって抑制される。
コントローラ20は、CRフィルタのカットオフ周波数が主回路の共振周波数になるように、切替用スイッチング素子4Aの導通抵抗及び切替用スイッチング素子4Bの導通抵抗を設定することで、主回路スイッチング素子1Bのターンオフ時に発生するノイズを抑制できる。
また、切替用スイッチング素子4Cをオンにした状態、及び、切替用スイッチング素子4Dをオフにした状態で、主回路スイッチング素子1Bがターンオフになる。そのため、上アーム回路100において、微分回路が作用し、主回路スイッチング素子1Aのドレイン−ソース間の電圧変化に対して、ゲート電圧の低下が抑制される。これにより、スイッチング速度が抑制され、サージの発生が抑制される。
時間t3から時間t4の間に、コントローラ20は、切替用スイッチング素子4Bをオンからオフに切り替え、切替用スイッチング素子4Aをオフからオンに切り替える。
時間t4の時点で、コントローラ20は、切替用スイッチング素子4A、4Dをオン状態、切替用スイッチング素子4B、4Cをオフ状態及び主回路スイッチング素子1Bをオフ状態で維持しつつ、主回路スイッチング素子1Aをターンオンさせる。このとき、切替用スイッチング素子4Cはオフ状態であり、切替用スイッチング素子4Dはオン状態であるため、主回路スイッチング素子1Bの静電容量の割合(Cgs/Cgd)は大きくなる。静電容量の割合(Cgs/Cgd)は、主回路スイッチング素子1Bのゲート−ドレイン間の静電容量に対するゲート−ソース間の静電容量の比である。そして、静電容量の割合(Cgs/Cgd)が大きくなると、主回路スイッチング素子1Aはターンオンし難くなる。これにより、主回路スイッチング素子1Aのターンオン時において、主回路スイッチング素子1Bの誤作動の可能性を低減できる。
コントローラ20は、時間t5、t6、t7、t8の時点で、時間t1、t2、t3、t4の時点と同様なそれぞれのスイッチング制御で、主回路スイッチング素子1A、1B及び切替用スイッチング素子4A〜4Dを制御する。なお、時間t8以降のスイッチング制御は、時間t1、t2、t3、t4と同様である。
上記のように、本実施形態では、上アーム回路100において、主回路スイッチング素子1Bの制御電極に切替用スイッチング素子4C、4Dを電気的に接続し、コンデンサ2に対して直列に切替用スイッチング素子4Cを接続し、コンデンサ3に対して直列に切替用スイッチング素子4Dを接続している。また、下アーム回路200において、主回路スイッチング素子1Bの制御電極に切替用スイッチング素子4A、4Bを電気的に接続し、コンデンサ2に対して直列に切替用スイッチング素子4Aを接続し、コンデンサ3に対して直列に切替用スイッチング素子4Bを接続している。これにより、主回路スイッチング素子1A又は主回路スイッチング素子1Bを駆動させる際に、切替用スイッチング素子4A〜4Dのスイッチング制御によって、主回路スイッチング素子1A、1Bのゲート容量を調整できるため、サージを低減できる。そして、サージの低減により、主回路の電流経路における電流振幅のリンギング及び電圧振幅のリンギングを抑制できる。その結果として、ノイズの発生を抑制できる。
《第7実施形態》
図13は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第3実施形態に対して、主回路スイッチング素子1A及び切替用スイッチング素子4A、4Bのオン、オフのタイミングを調整するための回路が組み込まれている点が異なる。これ以外の構成は上述した第3実施形態と同じであり、第1〜第3実施形態の記載を、適宜援用する。
切替用スイッチング素子4Aと切替用スイッチング素子4Bとの接続点と、主回路スイッチング素子1のゲート端子Gとの間には、タイミング調整回路50が接続されている。
タイミング調整回路50は、抵抗51とダイオード52との直列回路と、抵抗53とダイオード54との直列回路とを並列に接続した回路である。このとき、ダイオード52の順方向と、ダイオード54との順方向が互いに逆向きになるように、それぞれの直列回路が並列に接続されている。
切替用スイッチング素子4AにはNPNトランジスタが用いられ、切替用スイッチング素子4BにはPNPトランジスタが用いられている。タイミング調整回路60は、切替用スイッチング素子4A、4Bのオン、オフのタイミングを調整する回路である。タイミング調整回路60の一端は、信号発生器10と主回路スイッチング素子1のゲート端子Gとの間を接続する制御用配線に接続されている。タイミング調整回路60の他端は、切替用スイッチング素子4Aの制御端子及び切替用スイッチング素子4Bの制御端子にそれぞれ接続されている。
タイミング調整回路60は、抵抗61とダイオード62との直列回路と、抵抗63とダイオード64との直列回路とを並列に接続した回路である。このとき、ダイオード62の順方向と、ダイオード64との順方向が互いに逆向きになるように、それぞれの直列回路が並列に接続されている。
信号発生器10で発生したゲート信号は、タイミング調整回路50を介してゲート端子に入力しつつ、タイミング調整回路60を介して切替用スイッチング素子4Aの制御端子及び切替用スイッチング素子4Bの制御端子にも入力される。すなわち、コントローラ20は、同じ制御信号(ゲート信号)により、主回路スイッチング素子1のスイッチング動作と、切替用スイッチング素子4A、4Bのスイッチング動作を制御している。
これにより、本実施形態では、スイッチング動作の高速化及びスイッチング周期の高速化に対して、複雑な制御回路等を追加することなく、本実施形態におけるスイッチング制御を実現できる。
なお、本実施形態に係るタイミング調整回路50、60は、第4〜第6実施形態に係るスイッチング回路装置に適用されてもよい。
《第8実施形態》
図14は、発明の他の実施形態に係るスイッチング回路装置の回路図である。本例では上述した第3実施形態に対して、主回路スイッチング素子1A及び切替用スイッチング素子4A、4Bの制御端子と、信号発生器10との間を接続する回路構成が異なる。これ以外の構成は上述した第3実施形態と同じであり、第1〜第3実施形態の記載を、適宜援用する。
図14に示すように、主回路スイッチング素子1のゲート端子には、NPNトランジスタ81とPNPトランジスタ82で構成されるプッシュプル回路が接続されている。信号発生器10に接続された制御用の信号線は分岐してNPNトランジスタ81のベースとPNPトランジスタ82のベースに接続されている。NPNトランジスタ81の制御信号とPNPトランジスタ82の制御信号は、共通の信号となる。
NPNトランジスタ81のコレクタには、電源83が接続されている。PNPトランジスタ82のコレクタは、電源83に接続されたグランド線に接続されている。また、NPNトランジスタ81エミッタとPNPトランジスタ82のエミッタとの接続点は、ゲート端子Gに接続されている。
切替用スイッチング素子4AにはNPNトランジスタが用いられ、切替用スイッチング素子4BにはPNPトランジスタが用いられている。
これにより、本実施形態では、2つの切替用スイッチング素子4A、4Bの動きを共通の電気信号で制御することが可能となり、構成部品および制御の簡素化が可能である。