CN105518993B - 缓冲电路 - Google Patents

缓冲电路 Download PDF

Info

Publication number
CN105518993B
CN105518993B CN201380079392.9A CN201380079392A CN105518993B CN 105518993 B CN105518993 B CN 105518993B CN 201380079392 A CN201380079392 A CN 201380079392A CN 105518993 B CN105518993 B CN 105518993B
Authority
CN
China
Prior art keywords
transistor
driving
buffer circuit
base stage
pour
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380079392.9A
Other languages
English (en)
Other versions
CN105518993A (zh
Inventor
林启
日山明
日山一明
吉田健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105518993A publication Critical patent/CN105518993A/zh
Application granted granted Critical
Publication of CN105518993B publication Critical patent/CN105518993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明的目的在于提供一种缓冲电路，该缓冲电路降低了在导通以及截止时施加至构成互补对的晶体管的反向电压。缓冲电路(100、300)进行开关元件(1)的导通以及截止，该缓冲电路(100、300)还具有：驱动侧元件，其一端与驱动用晶体管(4)的基极连接；以及灌入侧元件，其一端与灌入用晶体管(5)的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阳极以及阴极与控制电路(8)的输出端子连接的驱动侧二极管(6)以及灌入侧二极管(7)，或者是各自的另一端与驱动用晶体管(4)以及灌入用晶体管(5)的发射极连接的驱动侧电容器(12)以及灌入侧电容器(13)。

Description

缓冲电路
技术领域
本发明涉及缓冲电路，特别地涉及进行开关元件的导通及截止的缓冲电路。
背景技术
在半导体开关元件的通断驱动中，由于在导通和截止时动作不同，因此分别要求不同的通断速度(以下记载为SW速度)。例如，在导通时，由恢复电流引起的辐射噪声、导通损耗成为问题。另一方面，在截止时，由浪涌电压引起的过电压、截止损耗成为问题。
当前采用如下方法，即，通过在驱动侧、灌入(sink)侧与开关元件的栅极之间分别插入电阻值不同的栅极电阻，由此对充放电电流进行控制而对SW速度进行控制。在该情况下，需要在驱动侧和灌入侧配置不同的电阻。
作为缓冲电路，大多使用如下的电路结构，即，将栅极电阻分别插入至SEPP(Single Ended Push-Pull)电路的发射极，该SEPP电路构成为，在驱动侧配置NPN双极晶体管，在灌入侧配置PNP双极晶体管，将彼此的发射极连接而单一地输出。作为该电路的长处能举出如下方面等：由于是双极晶体管，因此输入电容小、驱动信号的延迟少；因射极跟随器而具有的低输出阻抗；以及不流过贯穿电流，能够容易地在宽电源电压下使用(例如参照专利文献1、2)。
专利文献1：日本特开2010－233310号公报
专利文献2：日本特开2013－5474号公报
发明内容
当前的将栅极电阻分别插入至SEPP电路的发射极而构成的缓冲电路中，存在如下的问题，即，在导通以及截止时，半导体开关元件的栅极电压的上升、下降延迟，从而导致对NPN双极晶体管以及PNP双极晶体管的基极-发射极间施加超过额定值的反向电压。如果被施加超过额定电压的反向电压，则缓冲电路的性能有可能降低。
本发明是为了解决如上述的课题而提出的，其目的在于提供一种缓冲电路，该缓冲电路降低了在导通以及截止时施加至构成互补对的晶体管的反向电压。
本发明涉及的缓冲电路进行开关元件的导通以及截止，该缓冲电路具有：驱动用晶体管，其将开关元件导通；以及灌入用晶体管，其与驱动用晶体管是互补对，该灌入用晶体管将开关元件截止，从控制电路的输出端子输出的控制信号被输入至驱动用晶体管的基极以及灌入用晶体管的基极，该缓冲电路还具有：驱动侧元件，其一端与驱动用晶体管的基极连接；以及灌入侧元件，其一端与灌入用晶体管的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阳极以及阴极与控制电路的输出端子连接的驱动侧二极管以及灌入侧二极管，或者，是各自的另一端与驱动用晶体管以及灌入用晶体管的发射极连接的驱动侧电容器以及灌入侧电容器。
发明的效果
根据本发明，在截止动作时原本施加至驱动用晶体管的基极-发射极间的反向电压受到分散，进而也施加至驱动侧二极管。由此，能够降低在截止动作时施加至驱动用晶体管的反向电压。同样地，在导通动作时原本施加至灌入用晶体管的基极-发射极间的反向电压受到分散，进而也施加至灌入侧二极管。由此，能够降低在导通动作时施加至灌入用晶体管的反向电压。
另外，根据本发明，通过将驱动侧电容器连接至驱动用晶体管的基极和发射极之间，从而在截止动作时驱动用晶体管的发射极被充放电，因此能够降低在截止动作时施加至驱动用晶体管的反向电压。同样地，通过将灌入侧电容器连接至灌入用晶体管的基极和发射极之间，从而在导通动作时灌入用晶体管的发射极被充放电，因此能够降低在导通动作时施加至灌入用晶体管的反向电压。
本发明的目的、特征、方案及优点，通过以下的详细说明和附图将变得更明确。
附图说明
图1是实施方式1涉及的缓冲电路的电路图。
图2是表示实施方式1涉及的缓冲电路的通断动作的模拟结果的图。
图3是实施方式2涉及的缓冲电路的电路图。
图4是表示实施方式2涉及的缓冲电路的通断动作的模拟结果的图。
图5是实施方式3涉及的缓冲电路的电路图。
图6是表示实施方式3涉及的缓冲电路的通断动作的模拟结果的图。
图7是前提技术涉及的缓冲电路的电路图。
图8是前提技术涉及的缓冲电路的电路图。
图9是表示前提技术涉及的缓冲电路的通断动作的模拟结果的图。
具体实施方式
<前提技术>
在说明本发明的实施方式之前，使用图7～图9，对成为本发明的前提技术的缓冲电路400、500进行说明。图7是通常的缓冲电路400的电路图。在图7中，将开关元件1(例如，绝缘栅型双极晶体管(IGBT))导通的驱动用晶体管4、和将开关元件1截止的灌入用晶体管5是互补对。驱动用晶体管4和灌入用晶体管5例如分别是NPN双极晶体管和PNP双极晶体管。
驱动用晶体管4以及灌入用晶体管5的发射极与开关元件1的栅极连接。从控制电路8的输出端子输出的控制信号被输入至驱动用晶体管4以及灌入用晶体管5的基极。在开关元件1的栅极的前级插入有栅极电阻2。
在本说明书中，将向控制电路8输入的输入信号的电压标记为VIN，将控制电路8的输出端子的电压标记为VB，将驱动用晶体管4以及灌入用晶体管5的共通的发射极电压标记为VE。将驱动用晶体管4以及灌入用晶体管5的基极电压分别标记为VB_d、VB_s。将驱动用晶体管4以及灌入用晶体管5的基极-发射极间的电压分别标记为VBE_d、VBE_s。另外，将开关元件1的栅极电压标记为VG。
图8是将在图7中共用的栅极电阻2在驱动侧和灌入侧独立地配置的缓冲电路500。在图8中，在驱动用晶体管4的发射极和开关元件1的栅极之间插入栅极电阻2a，另外，在灌入用晶体管5的发射极和开关元件1的栅极之间插入栅极电阻2b。如前所述，当前如图8所示，通过将栅极电阻2a、2b独立地配置在驱动侧、灌入侧，从而将导通时和截止时的SW速度独立地进行了调整。在图8中，将驱动用晶体管4以及灌入用晶体管5的发射极电压分别标记为VE_d、VE_s。
图9是表示图8所示的缓冲电路500的通断动作的模拟结果的图。图9(a)是表示VB和VG随时间的变化的图。图9(b)是表示VBE_d、VBE_s以及VIN随时间的变化的图。
使用图8及图9，说明作为前提技术的缓冲电路500的导通以及截止时的动作。在导通时(即，图9(a)、图9(b)的时刻0μs)，如果VIN从低电平(0V)切换至高电平(15V)，则驱动用晶体管4的基极电压VB_d成为高电平，因此驱动用晶体管4作为射极跟随器对开关元件1的栅极进行充电。此时，开关元件1的输入电容大，并且，存在称为镜像区间的充入反馈电流的区间，因此VG的上升延迟。在VG上升时，对灌入用晶体管5的基极-发射极间施加反向电压。在图9(b)的时刻0μs附近，VBE_s超过+6V。反向电压定义为发射极-基极间电压，通常在栅极驱动中使用的双极晶体管的反向电压的额定值为6V左右，在本实施方式中，反向电压超过额定电压。另一方面，MOS晶体管的栅极-源极间的反向电压的额定值(例如30V)大于双极晶体管的额定值，在通断时反向电压超过额定电压的情况少。
另外，在截止时(即，图9(b)的时刻20μs)，如果VIN从高电平(15V)切换至低电平(0V)，则灌入用晶体管5的基极电压VB_s成为低电平，因此灌入用晶体管5作为射极跟随器将开关元件1的栅极放电。此时，VG的下降延迟。在VG下降时，对驱动用晶体管4的基极-发射极间施加反向电压。在图9(b)的时刻20μs附近，VBE_d超过－6V。即，反向电压超过额定值。
如果超过额定电压的反向电压被施加至晶体管(即，驱动用晶体管4、灌入用晶体管5)，则有可能发生由击穿(Breakdown)导致的晶体管以及缓冲电路的性能降低。另外，控制电路8也会对没有预想到的击穿电流进行充入或释放，因此承受过量的负载，从而控制电路8的性能有可能降低。前提技术的缓冲电路400、500有可能发生如上所述的通断性能降低。
<实施方式1>
<结构>
图1是本实施方式中的缓冲电路100的电路图。缓冲电路100与在前提技术中说明的缓冲电路500(图8)的不同点是，还具有驱动侧元件和灌入侧元件。驱动侧元件的一端与驱动用晶体管4的基极连接，灌入侧元件的一端与灌入用晶体管5的基极连接。
在本实施方式中，驱动侧元件和灌入侧元件分别是驱动侧二极管6和灌入侧二极管7。如图1所示，驱动侧二极管6的一端(即阴极)与驱动用晶体管4的基极连接，另一端(即阳极)与控制电路8的输出端子连接。另外，灌入侧二极管7的一端(即阳极)与灌入用晶体管5的基极连接，另一端(即阴极)与控制电路8的输出端子连接。
即，驱动侧二极管6以流入至驱动用晶体管4的基极的电流的方向成为正向的方式被插入至控制电路8的输出端子和驱动用晶体管4的基极之间。另外，灌入侧二极管7以从灌入用晶体管5的基极流出的电流的方向成为正向的方式被插入至控制电路8的输出端子和灌入用晶体管5的基极之间。其他结构与前提技术(图8)相同，因此省略说明。
<动作>
图2是表示本实施方式中的缓冲电路100的通断动作的模拟结果的图。图2(a)是表示VB和VG随时间的变化的图。图2(b)是表示VBE_d、VBE_s以及VIN随时间的变化的图。
在导通时(即，图2(a)、图2(b)的时刻0μs)，如果VIN从低电平(0V)切换至高电平(15V)，则驱动用晶体管4的基极电压VB_d成为高电平，因此驱动用晶体管4作为射极跟随器对开关元件1的栅极进行充电。此时，如在前提技术中叙述的那样，VG的上升延迟。在VG上升时，对灌入用晶体管5的基极-发射极间施加反向电压(正电压)，该正电压被施加于灌入用晶体管5的基极-发射极与灌入侧二极管7的串联连接体。因此，与前提技术(图9)相比较，在灌入用晶体管5的基极-发射极间所承受的电压(VBE_s)降低。
另外，在截止时(即，图2(a)、图2(b)的时刻20μs)，如果VIN从高电平(15V)切换至低电平(0V)，则灌入用晶体管5的基极电压VB_s成为低电平，因此灌入用晶体管5作为射极跟随器将开关元件1的栅极放电。此时，如在前提技术中叙述的那样，VG的下降延迟。在VG下降时，对驱动用晶体管4的基极-发射极间施加反向电压(负电压)，该负电压被施加于驱动用晶体管4的基极-发射极与驱动侧二极管6的串联连接体。因此，与前提技术(图9(b))相比较，在驱动用晶体管4的基极-发射极间所承受的电压(VBE_d)降低。
<效果>
本实施方式中的缓冲电路100是进行开关元件1的导通以及截止的缓冲电路100，具有：驱动用晶体管4，其将开关元件1导通；以及灌入用晶体管5，其与驱动用晶体管4是互补对，该灌入用晶体管5将开关元件1截止，从控制电路8的输出端子输出的控制信号被输入至驱动用晶体管4的基极以及灌入用晶体管5的基极，该缓冲电路100还具有：驱动侧元件，其一端与驱动用晶体管4的基极连接；以及灌入侧元件，其一端与灌入用晶体管5的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阳极以及阴极与控制电路8的输出端子连接的驱动侧二极管6以及灌入侧二极管7，或者是各自的另一端与驱动用晶体管4以及灌入用晶体管5的发射极连接的驱动侧电容器12以及灌入侧电容器13。
因而，通过以流入至驱动用晶体管4的基极的电流的方向成为正向的方式将驱动侧二极管6与驱动用晶体管4的基极连接，从而在截止动作时原本施加至驱动用晶体管4的基极-发射极间的反向电压受到分散，进而也施加至驱动侧二极管6。由此，能够降低在截止动作时施加至驱动用晶体管4的反向电压。同样地，通过以从灌入用晶体管5的基极流出的电流的方向成为正向的方式将灌入侧二极管7与灌入用晶体管5的基极连接，从而在导通动作时原本施加至灌入用晶体管5的基极-发射极间的反向电压受到分散，进而也施加至灌入侧二极管7。由此，能够降低在导通动作时施加至灌入用晶体管5的反向电压。如上所示，本实施方式中的缓冲电路100在导通以及截止动作时，能够降低施加至驱动用晶体管4以及灌入用晶体管5的反向电压，因此能够进行稳定的动作。
另外，如果相比于将驱动侧二极管6与驱动用晶体管4的发射极侧连接的情况，则通过将驱动侧二极管6与驱动用晶体管4的基极侧连接，从而可以使二极管的通电电流较小，因此能够使用小型且低成本的二极管作为驱动侧二极管6。同样地，如果相比于将灌入侧二极管7与灌入用晶体管5的发射极侧连接的情况，则通过将灌入侧二极管7与灌入用晶体管5的基极侧连接，从而可以使二极管的通电电流较小，因此能够使用小型且低成本的二极管作为灌入侧二极管7。
<实施方式2>
<结构>
图3是本实施方式中的缓冲电路200的电路图。缓冲电路200与在实施方式1中叙述的缓冲电路100(图1)的不同点是，还具有电阻元件9。电阻元件9连接在控制电路8的输出端子和开关元件1的栅极之间。其他结构与实施方式1(图1)相同，因此省略说明。
<动作>
在实施方式1的缓冲电路100中，在开关元件1的接通状态下，开关元件1的栅极电压(VG)只能上升至下述电压为止，即，从控制电路8的输出端子的电压(VB)起下降与驱动侧二极管6的正向电压(VD_d)和驱动用晶体管4的基极-发射极间的正向电压(VBE_d)对应量后的电压。例如，如果将VB设为0V(低电平)～15V(高电平)范围的脉冲，将VD_d设为约0.7V，将VBE_d设为约0.7V，则VG的最大电压大致成为13.6V(＝15V－0.7V－0.7V)。
如果开关元件1的栅极电压降低，则开关元件1的接通状态时的饱和电压增大，因此稳态损耗增大。
同样地，在实施方式1的缓冲电路100中，在开关元件1的断开状态下，栅极电压(VG)只放电至灌入侧二极管7的正向电压(VD_s)和灌入用晶体管5的基极-发射极间的正向电压(VBE_s)的合计值为止，因此，开关元件1容易由于误动作而成为接通状态。
因而，在本实施方式的缓冲电路200中，独立于射极跟随器，设置了经由电阻元件9从控制电路8对开关元件1的栅极直接进行充放电的路径。根据该结构，能够将开关元件1的栅极电压(VG)提升(下拉)至与控制电路8的输出值15V(0V)更接近的值。即，能够降低由驱动用晶体管4(灌入用晶体管5)以及驱动侧二极管6(灌入侧二极管7)引起的压降(电压上升)量的影响。
图4是表示本实施方式中的缓冲电路200的通断动作的模拟结果的图。图4(a)是表示VB和VG随时间的变化的图。图4(b)是表示VBE_d、VBE_s以及VIN随时间的变化的图。
电阻元件9的电阻值越小，充放电所需的时间越短，但控制电路8的负载电流变大。因此，电阻元件9的电阻值优选设定为大于或等于几百Ω。如果对图2(a)和图4(a)所示的栅极电压(VG)随时间的变化进行比较，则可知本实施方式(图4(a))的VG更缓慢地上升而逐渐朝向VB收敛。
<效果>
本实施方式中的缓冲电路200在驱动侧元件以及灌入侧元件为驱动侧二极管6以及灌入侧二极管7的情况下，还具有电阻元件9，该电阻元件9连接在控制电路8的输出端子和开关元件1的栅极之间。
因此，通过将控制电路8的输出端子和开关元件1的栅极经由电阻元件9连接，从而能够使开关元件1的栅极电压(VG)更接近于控制电路8的输出电压(VB)。由此，除了实施方式1中叙述的效果之外，还能够降低开关元件1的稳态损耗，另外，能够防止开关元件1的误动作。
<实施方式3>
<结构>
图5是本实施方式中的缓冲电路300的电路图。缓冲电路300与在前提技术中说明的缓冲电路500(图8)的不同点是，还具有驱动侧元件和灌入侧元件。驱动侧元件的一端与驱动用晶体管4的基极连接，灌入侧元件的一端与灌入用晶体管5的基极连接。
在本实施方式中，驱动侧元件和灌入侧元件分别是驱动侧电容器12和灌入侧电容器13。驱动侧电容器12的另一端与驱动用晶体管4的发射极连接。灌入侧电容器13的另一端与灌入用晶体管5的发射极连接。
即，驱动侧电容器12被插入至驱动用晶体管4的基极和发射极之间，灌入侧电容器13被插入至灌入用晶体管5的基极和发射极之间。
另外，在本实施方式的缓冲电路300中，如图5所示，电阻元件14与驱动侧电容器12串联连接，另外，电阻元件15与灌入侧电容器13串联连接。此外，电阻元件14配置在驱动用晶体管4的基极和发射极之间，而且，与驱动侧电容器12串联连接即可。同样地，电阻元件15配置在灌入用晶体管5的基极和发射极之间，而且，与灌入侧电容器13串联连接即可。其他结构与前提技术(图8)相同，因此省略说明。
<动作>
图6是表示本实施方式中的缓冲电路300的通断动作的模拟结果的图。图6(a)是表示VB和VG随时间的变化的图。图6(b)是表示VBE_d、VBE_s以及VIN随时间的变化的图。
在驱动用晶体管4的基极-发射极间承受最大的反向电压的是控制电路8的输出电压VB从高电平切换至低电平的瞬间。通过经由在高频时成为低阻抗的驱动侧电容器12，对驱动用晶体管4的发射极进行充放电，从而能够降低反向电压。如果将图6(b)的时刻20μs附近的VBE_d与图9(b)进行比较，则可知反向电压降低。
同样地，在灌入用晶体管5的基极-发射极间承受最大的反向电压的是控制电路8的输出电压VB从低电平切换至高电平的瞬间。通过经由在高频时成为低阻抗的灌入侧电容器13，对灌入用晶体管5的发射极进行充放电，从而能够降低反向电压。如果将图6(b)的时刻0μs附近的VBE_s与图9(b)进行比较，则可知反向电压降低。
电阻元件14、15是用于调整对控制电路8的负载电流的限制电阻。也能够由栅极电阻2a、2b代替，但通过设置电阻元件14、15，从而能够进行SW速度的更细微的调整。
<效果>
本实施方式中的缓冲电路300是进行开关元件1的导通以及截止的缓冲电路300，具有：驱动用晶体管4，其将开关元件1导通；以及灌入用晶体管5，其与驱动用晶体管4是互补对，该灌入用晶体管5将开关元件1截止，从控制电路8的输出端子输出的控制信号被输入至驱动用晶体管4的基极以及灌入用晶体管5的基极，该缓冲电路300还具有：驱动侧元件，其一端与驱动用晶体管4的基极连接；以及灌入侧元件，其一端与灌入用晶体管5的基极连接，驱动侧元件以及灌入侧元件是各自的另一端即阳极以及阴极与控制电路8的输出端子连接的驱动侧二极管6以及灌入侧二极管7，或者是各自的另一端与驱动用晶体管4以及灌入用晶体管5的发射极连接的驱动侧电容器12以及灌入侧电容器13。
因而，通过将驱动侧电容器12连接至驱动用晶体管4的基极和发射极之间，从而在截止动作时驱动用晶体管4的发射极被充放电，因此能够降低在截止动作时施加至驱动用晶体管4的反向电压。同样地，通过将灌入侧电容器13连接至灌入用晶体管5的基极和发射极之间，从而在导通动作时灌入用晶体管5的发射极被充放电，因此能够降低在导通动作时施加至灌入用晶体管5的反向电压。如上所示，相对于前提技术中的缓冲电路500(图8)，本实施方式中的缓冲电路300通过追加小型的分立元件(驱动侧电容器12以及灌入侧电容器13)，从而在导通以及截止动作时，能够降低施加至驱动用晶体管4以及灌入用晶体管5的反向电压。由此，缓冲电路300能够进行稳定的动作。
另外，在本实施方式的缓冲电路300中，在驱动侧元件以及灌入侧元件是驱动侧电容器12以及灌入侧电容器13的情况下，还具有：电阻元件14，其配置在驱动用晶体管4的基极和发射极之间，且与驱动侧电容器12串联连接；以及电阻元件15，其配置在灌入用晶体管5的基极和发射极之间，且与灌入侧电容器13串联连接。
因此，通过将电阻元件14、15分别与驱动侧电容器12、灌入侧电容器13串联连接，从而能够调整对控制电路8的负载电流以及SW速度。
此外，在实施方式1～3中，作为开关元件1而以IGBT为例进行了说明，但代替IGBT而设为双极晶体管、由硅形成的MOSFET、由碳化硅(SiC)形成的MOSFET，也能实现本发明的效果。
详细地说明了本发明，但在上述的说明中所有方案都是例示，本发明并不限定于此。可理解为在不脱离本发明的范围的情况下能够设想到没有例示出的无数的变形例。
标号的说明
1 开关元件，2、2a、2b 栅极电阻，4 驱动用晶体管，5 灌入用晶体管，6 驱动侧二极管，7 灌入侧二极管，8 控制电路，9、14、15 电阻元件，12 驱动侧电容器，13 灌入侧电容器，100、200、300、400、500 缓冲电路。

Claims (3)

1.一种缓冲电路，其进行开关元件的导通以及截止，
该缓冲电路具有：
驱动用晶体管，其将所述开关元件导通；以及
灌入用晶体管，其与所述驱动用晶体管是互补对，该灌入用晶体管将所述开关元件截止，
从控制电路的输出端子输出的控制信号被输入至所述驱动用晶体管的基极以及所述灌入用晶体管的基极，
该缓冲电路还具有：
驱动侧元件，其一端与所述驱动用晶体管的基极连接；以及
灌入侧元件，其一端与所述灌入用晶体管的基极连接，
所述驱动侧元件是驱动侧二极管，所述灌入侧元件是灌入侧二极管，或者，所述驱动侧元件是驱动侧电容器，所述灌入侧元件是灌入侧电容器，
所述驱动侧二极管的所述一端即阴极没有与所述灌入用晶体管的所述基极电连接，并且所述驱动侧二极管的另一端即阳极与所述控制电路的所述输出端子连接，
所述灌入侧二极管的所述一端即阳极没有与所述驱动用晶体管的所述基极电连接，并且，所述灌入侧二极管的另一端即阴极与所述控制电路的所述输出端子连接，
所述驱动侧电容器的另一端与所述驱动用晶体管以及所述灌入用晶体管的发射极连接，并且与所述开关元件电连接，
所述灌入侧电容器的另一端与所述驱动用晶体管以及所述灌入用晶体管的发射极连接，并且与所述开关元件电连接。
2.根据权利要求1所述的缓冲电路，其中，
在所述驱动侧元件以及所述灌入侧元件是所述驱动侧二极管以及所述灌入侧二极管的情况下，
该缓冲电路还具有电阻元件，该电阻元件连接在所述控制电路的所述输出端子和所述开关元件的栅极之间。
3.根据权利要求1所述的缓冲电路，其中，
在所述驱动侧元件以及所述灌入侧元件是所述驱动侧电容器以及所述灌入侧电容器的情况下，
该缓冲电路还具有：
配置在所述驱动用晶体管的基极和发射极之间，且与所述驱动侧电容器串联连接的电阻元件；以及
配置在所述灌入用晶体管的基极和发射极之间，且与所述灌入侧电容器串联连接的电阻元件。
CN201380079392.9A 2013-09-06 2013-09-06 缓冲电路 Active CN105518993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/074115 WO2015033444A1 (ja) 2013-09-06 2013-09-06 バッファ回路

Publications (2)

Publication Number Publication Date
CN105518993A CN105518993A (zh) 2016-04-20
CN105518993B true CN105518993B (zh) 2019-04-16

Family

ID=52627949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079392.9A Active CN105518993B (zh) 2013-09-06 2013-09-06 缓冲电路

Country Status (5)

Country Link
US (1) US9843318B2 (zh)
JP (1) JP6104391B2 (zh)
CN (1) CN105518993B (zh)
DE (1) DE112013007407T5 (zh)
WO (1) WO2015033444A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6495077B2 (ja) * 2015-04-03 2019-04-03 シャープ株式会社 ゲート駆動回路
JP6477244B2 (ja) * 2015-05-22 2019-03-06 日産自動車株式会社 スイッチング装置
CN108476018B (zh) * 2016-01-07 2022-04-15 三菱电机株式会社 缓冲电路及半导体装置
JP6678195B2 (ja) * 2018-03-22 2020-04-08 住友電装株式会社 リレー駆動回路
JP2020161974A (ja) * 2019-03-26 2020-10-01 株式会社ダイヘン Ｐｉｎダイオードの駆動回路及び閾値決定方法
WO2022244319A1 (ja) * 2021-05-21 2022-11-24 株式会社オートネットワーク技術研究所 ゲート駆動装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3375455A (en) * 1964-10-20 1968-03-26 California Inst Res Found Symmetrical amplifier without dc shift between input and output
US4412141A (en) * 1980-12-16 1983-10-25 General Datacomm Industries, Inc. Three state loop keyer
CN2171172Y (zh) * 1993-11-09 1994-07-06 胡素珍 一种场效应晶体管的功率开关
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
CN101847930A (zh) * 2009-03-23 2010-09-29 佳能株式会社 转换器、开关电源和图像形成装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244910A (en) * 1963-04-18 1966-04-05 Bendix Corp Electric switching circuit
US3444393A (en) * 1966-03-31 1969-05-13 Itt Electronic integrator circuits
US3423683A (en) * 1966-03-31 1969-01-21 Northern Electric Co Binary random number generator using switching tree and wide-band noise source
US3585407A (en) 1967-12-04 1971-06-15 Bechman Instr Inc A complementary transistor switch using a zener diode
JPS5228842A (en) * 1975-08-29 1977-03-04 Nippon Gakki Seizo Kk Small signal amplification circuit
JPS5299755A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Output amplifier
DE2644507C3 (de) * 1976-10-01 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Aussteuerung eines im Sättigungszustand betriebenen Transistors und Vorrichtung zur Durchführung des Verfahrens
JPS60169936A (ja) 1984-02-14 1985-09-03 Toshiba Corp 演算処理装置
JPS60169936U (ja) * 1984-04-20 1985-11-11 株式会社東芝 ゲ−ト駆動回路
JPH024010A (ja) 1988-06-20 1990-01-09 Nec Ic Microcomput Syst Ltd 出力回路
JPH02302123A (ja) 1989-05-17 1990-12-14 Hitachi Ltd トランジスタのベース駆動回路
WO1993000739A1 (en) * 1991-06-21 1993-01-07 Citizen Watch Co., Ltd. Capacitive load driving circuit
JPH07245557A (ja) 1994-03-02 1995-09-19 Toyota Autom Loom Works Ltd パワーｍｏｓトランジスタの駆動回路
JP3855116B2 (ja) * 2000-03-22 2006-12-06 日本光電工業株式会社 半導体スイッチ駆動回路
JP2010130557A (ja) 2008-11-28 2010-06-10 Yaskawa Electric Corp ゲート駆動装置
JP5470960B2 (ja) 2009-03-26 2014-04-16 日産自動車株式会社 電力変換装置及び電力変換装置の放電方法
JP5736243B2 (ja) * 2011-06-13 2015-06-17 本田技研工業株式会社 電源回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3375455A (en) * 1964-10-20 1968-03-26 California Inst Res Found Symmetrical amplifier without dc shift between input and output
US4412141A (en) * 1980-12-16 1983-10-25 General Datacomm Industries, Inc. Three state loop keyer
CN2171172Y (zh) * 1993-11-09 1994-07-06 胡素珍 一种场效应晶体管的功率开关
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
CN101847930A (zh) * 2009-03-23 2010-09-29 佳能株式会社 转换器、开关电源和图像形成装置

Also Published As

Publication number Publication date
US20160134271A1 (en) 2016-05-12
WO2015033444A1 (ja) 2015-03-12
US9843318B2 (en) 2017-12-12
DE112013007407T5 (de) 2016-06-02
CN105518993A (zh) 2016-04-20
JPWO2015033444A1 (ja) 2017-03-02
JP6104391B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
CN105518993B (zh) 缓冲电路
TWI615699B (zh) 用於氮化鎵電路負載之氮化鎵電路驅動器
CN107317461B (zh) 电力转换装置
US9590617B2 (en) Semiconductor device, and inverter, converter and power conversion device employing the same
CN104866000B (zh) 具有稳压器的栅极驱动电路及方法
EP2549650A1 (en) Method for driving IGBT
JP6419649B2 (ja) ゲート駆動回路
CN104604134A (zh) 半导体装置
KR20160086345A (ko) 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로
US9912332B2 (en) Semiconductor device
CN113497610B (zh) 可降低功率半导体传导损耗的栅极驱动电路
CN111224647A (zh) 高可靠的GaN功率管快速门极驱动电路
CN211377999U (zh) 高可靠的GaN功率管快速门极驱动电路
CN111342641A (zh) 一种功率开关器件的驱动电路及驱动系统
CN115632539A (zh) 具有能量收集栅极驱动器的集成功率器件
CN105471417A (zh) 用于反向导通的igbt的控制电路
CN110221547B (zh) 晶体管器件的多电平栅极控制
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN117811332A (zh) 米勒钳位驱动电路及半桥电路系统
JP6627351B2 (ja) スイッチング回路装置
CN108476018B (zh) 缓冲电路及半导体装置
EP3872990A1 (en) Semiconductor switching assembly and gate driver circuit
US20220209645A1 (en) Driving apparatus
WO2008101548A1 (en) Level shift circuit
CN103684369A (zh) 半导体开关的有源箝位

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant