CN104604134A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104604134A
CN104604134A CN201380044765.9A CN201380044765A CN104604134A CN 104604134 A CN104604134 A CN 104604134A CN 201380044765 A CN201380044765 A CN 201380044765A CN 104604134 A CN104604134 A CN 104604134A
Authority
CN
China
Prior art keywords
voltage
mentioned
circuit
terminal
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380044765.9A
Other languages
English (en)
Other versions
CN104604134B (zh
Inventor
高须久志
小林敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012190065A external-priority patent/JP5630484B2/ja
Priority claimed from JP2012258499A external-priority patent/JP5541349B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104604134A publication Critical patent/CN104604134A/zh
Application granted granted Critical
Publication of CN104604134B publication Critical patent/CN104604134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

半导体装置具备开关元件(5)、电压检测电路(6、31、34、37、40、43)、开关电路(8、73)及控制电路(9、23、27、83)。电压检测电路输出与施加在开关元件的第1、第2端子间的电压对应的检测电压。开关电路串联地设于与开关元件的栅极端子相连的栅极驱动线(10)，根据控制信号切换为高阻抗状态或低阻抗状态。控制电路当检测电压成为规定的阈值电压以下时输出将开关电路切换为低阻抗状态的控制信号，当检测电压超过阈值电压时输出将开关电路切换为高阻抗状态的控制信号。

Description

半导体装置
本公开基于2012年8月30日提出的日本专利申请2012－190065号及2012年11月27日提出的日本专利申请2012－258499号主张优先权，这里引用其记载内容。
技术领域
本公开涉及提高了过电压耐量的半导体装置。
背景技术
不仅是线圈等电感元件，即使是电阻负载，因配线电感等的存在而具有感应性的情况也较多。在晶体管对这样的具有感应性的负载进行驱动的情况下，在关断(turn off)时产生逆电动势。在负载驱动电路、开关电源电路、倒相器(inverter)电路等中，为了防止逆电动势的发生，与晶体管或负载并联地设有续流用的二极管。但是，即使是该情况也发生伴随着开关的浪涌电压，所以需要保护晶体管不受浪涌电压影响的手段。
在专利文献1中，公开了一种在MOSFET的栅极漏极间连接齐纳二极管群、如果在漏极上被施加浪涌电压则齐纳二极管群击穿的保护电路。为了抑制因击穿带来的栅极电压的上升，在MOSFET的栅极源极间也连接着齐纳二极管群。
现有技术文献
专利文献
专利文献1：日本特开2000－77537号公报
如果如上述的保护电路那样在栅极漏极间及栅极源极间连接齐纳二极管，则栅极被附加寄生电容而开关速度下降。具有AlGaN/GaN结的半导体器件(以下称作GaN－HEMT)与以往的Si器件相比导通电阻显著降低，电流切断特性良好，所以被期待作为下一代功率器件应用于上述各种电路。
但是，直流传递电导gm高的GaN－HEMT由于器件自身具有的栅电容较小(例如以往元件的1/4左右)，所以与以往的半导体元件相比更容易受到寄生电容的影响。GaN－HEMT由于栅极阈值低(例如2V左右)、栅极耐压也低(例如5V左右)，所以也难以采取提高栅极电压来改善开关速度那样的手段。
此外，以往的Si器件、例如MOS晶体管由于具有雪崩耐量，所以即使在漏极源极间施加超过耐压的电压，在达到某个一定的能量之前也不会发生故障。相对于此，GaN－HEMT由于没有雪崩耐量，所以即使超过耐压很小也不行。
发明内容
本公开是鉴于上述情况而做出的，其目的是提供一种能够将栅极的寄生电容抑制得较低而在保持着高速开关性能的状态下提高对于浪涌电压的耐量的半导体装置。
用于解决课题的手段
有关本公开的第1技术方案的半导体装置，具备对于根据在栅极端子与第1端子之间施加的栅极电压使第2端子与第1端子之间的导通状态变化的开关元件附加了电压检测电路、开关电路及控制电路的结构。这里，第1端子相当于源极或发射极，第2端子相当于漏极或集电极，开关元件是GaN－HEMT、MOSFET、IGBT等。
电压检测电路输出与施加在开关元件的第2端子与第1端子之间的电压对应的检测电压。开关电路串联设置于与开关元件的栅极端子相连的栅极驱动线，根据控制信号切换为高阻抗状态或低阻抗状态。当检测电压成为阈值电压以下，则控制电路输出将开关电路切换为低阻抗状态的控制信号。由此，驱动信号经由开关电路被提供给栅极端子，开关元件按照驱动信号进行ON/OFF动作。
另一方面，当通过浪涌电压的发生等而检测电压超过阈值电压，则控制电路输出将开关电路切换为高阻抗状态的控制信号。由此，开关元件的栅极端子被切断而成为高阻抗状态，这以后的栅极电压基于施加在第2端子与第1端子之间的电压和栅电容(例如栅极漏极间电容和栅极源极间电容)决定。当通过关断等而第2端子与第1端子之间的电压急剧上升，则栅极电压也上升，开关元件自接通。浪涌电压的能量通过自接通的开关元件排散，开关元件的第2端子与第1端子之间的电压被限制为元件耐压以下。
阈值电压被设定为，比当在开关元件的第2端子与第1端子之间施加了应进行开关元件的电压保护动作的范围的电压时电压检测电路输出的检测电压低。应进行电压保护动作的范围的电压包括至少超过开关元件的耐压的电压。进而，阈值电压被设定为，比当在开关元件的第2端子与第1端子之间施加了应不需要开关元件的电压保护动作的范围的电压时电压检测电路输出的检测电压高。应不需要电压保护动作的范围的电压是比开关元件的耐压低的电压，并且是完全不需要将开关元件保护的电压。
根据第1技术方案，由于没有向开关元件的栅极的寄生电容的追加(或较小)，所以能够以保持高速开关性能的状态提高对于加在第2端子与第1端子之间的浪涌电压的耐量。
有关本公开的第2技术方案的半导体装置，具备对根据在栅极端子与第1端子之间施加的栅极电压而使第2端子与第1端子之间的导通状态变化的开关元件附加了第1电压检测电路、第2电压检测电路、开关电路、单向性元件及控制电路的结构。这里，第1端子相当于源极或发射极，第2端子相当于漏极或集电极，开关元件是GaN－HEMT、MOSFET、IGBT等。
第1、第2电压检测电路分别输出与施加在开关元件的第2端子与第1端子之间的电压对应的检测电压。开关电路串联地设于与开关元件的栅极端子相连的栅极驱动线，根据控制信号切换为高阻抗状态或低阻抗状态。单向性元件连接在第2电压检测电路的输出端子与开关元件的栅极端子之间，从该输出端子朝向栅极端子流过电流。
控制电路具有阈值电压。阈值电压被设定为比在开关元件的第2端子与第1端子之间施加了应进行开关元件的电压保护动作的范围的电压时第1电压检测电路输出的第1检测电压低。应进行电压保护动作的范围的电压包括至少超过开关元件的耐压的电压。进而，阈值电压被设定为比当在开关元件的第2端子与第1端子之间施加了应不需要开关元件的电压保护动作的范围的电压时第1电压检测电路输出的第1检测电压高。应不需要电压保护动作的范围的电压是比开关元件的耐压低的电压，并且是完全不需要将开关元件保护的电压。
当第1检测电压成为阈值电压以下，则控制电路输出将开关电路切换为低阻抗状态的控制信号。由此，驱动信号经过开关电路被提供给栅极端子，开关元件按照驱动信号进行ON/OFF动作。另一方面，当通过浪涌电压的发生等而第1检测电压超过阈值电压，则控制电路输出将开关电路切换为高阻抗状态的控制信号。由此，开关元件的栅极端子被切断而成为高阻抗状态。
被切断后的栅极电压朝向由施加在第2端子与第1端子之间的电压和栅电容(例如栅极漏极间电容和栅极源极间电容)决定的电位开始上升。与此并行，第2电压检测电路输出的第2检测电压将开关元件可靠地导向自接通。
第2电压检测电路的分压比设定为，使得当在开关元件的第2端子与第1端子之间施加了应进行电压保护动作的范围的电压时，第2检测电压变得比将开关元件的栅极阈值电压与单向性元件的通电电压相加得到的电压高。进而，第2电压检测电路的分压比设定为，使得当第1检测电压为控制电路的阈值电压以下时，第2检测电压变得比将开关元件的栅极阈值电压与单向性元件的通电电压相加得到的电压低。
根据该设定，当开关元件的第2端子与第1端子之间的电压急剧上升时，最初第1检测电压超过阈值电压而开关电路成为高阻抗状态。然后，通过第2检测电压，经由单向性元件将栅极电压抬起到栅极阈值电压以上，开关元件自接通。根据该顺序，当开关电路为低阻抗状态时，第2检测电压不会使开关元件导通。
当开关元件自接通，则浪涌电压的能量经开关元件排散，开关元件的第2端子与第1端子之间的电压被限制为元件耐压以下且与第2检测电压对应的电压。在浪涌电压的能量被释放的期间中，第2端子和第1端子之间的电压在不上升的状态下平衡。
当能量的释放结束，则第2端子与第1端子之间的电压开始下降，第1检测电压和第2检测电压也开始下降。此时，最初第2检测电压变得比将开关元件的栅极阈值电压与单向性元件的通电电压相加得到的电压低，第2检测电压变得无法将栅极接通驱动。但是，只要开关电路保持高阻抗状态，开关元件就持续导通。然后，当第1检测电压下降为控制电路的阈值电压以下，则开关电路成为低阻抗状态，恢复为遵循驱动信号的开关动作。
根据第2技术方案，由于没有向开关元件的栅极的寄生电容的追加(或较小)，所以能够以保持高速开关性能的状态提高对于加在第2端子与第1端子之间的浪涌电压的耐量。此外，当对开关元件施加了应进行电压保护动作的范围的电压时，能够使开关元件可靠地自接通。
有关本公开的第3技术方案的半导体装置，具备与有关第2技术方案的半导体装置类似的结构，但不同点在于：仅具备1个电压检测电路，其输出电压对开关电路的阻抗状态的切换和开关元件的自接通这两者起作用。在输出第1检测电压的电压检测电路的输出端子与开关元件的栅极端子之间，连接着从该输出端子朝向栅极端子流过电流的单向性元件。控制电路具有的阈值电压除了第2技术方案的半导体装置具有的条件以外，还设定为比将开关元件的栅极阈值电压与单向性元件的通电电压相加得到的电压低。
根据该结构，当通过浪涌电压的发生等而第1检测电压超过阈值电压，则控制电路将开关电路切换为高阻抗状态。由此，开关元件的栅极端子被切断而成为高阻抗状态。被切断后的栅极电压朝向由施加在第2端子与第1端子之间的电压和栅电容(例如栅极漏极间电容和栅极源极间电容)决定的电位开始上升。与此并行，电压检测电路输出的第1检测电压将开关元件可靠地导向自接通。
当开关元件的第2端子与第1端子之间的电压急剧上升时，最初开关电路成为高阻抗状态。然后，通过第1检测电压而单向性元件通电，栅极电压被抬起为栅极阈值电压以上，开关元件可靠地自接通。根据该顺序，当开关电路为低阻抗状态时，第1检测电压不会使开关元件导通。自接通后的作用与第2技术方案所记载的半导体装置是同样的。根据第3技术方案，能够得到与第2技术方案同样的效果。此外，由于只要具备1个电压检测电路就可以，所以能够使结构更简单化。
附图说明
关于本公开的上述目的及其他目的、特征及优点，参照附图并通过下述详细的记述会变得更明确。
图1是第1实施方式的负载驱动装置的结构图。
图2是第1实施方式的波形图。
图3是第2实施方式的负载驱动装置的结构图。
图4是第3实施方式的负载驱动装置的结构图。
图5是第4实施方式的负载驱动装置的结构图。
图6是第5实施方式的负载驱动装置的结构图。
图7是第6实施方式的负载驱动装置的结构图。
图8是第7实施方式的负载驱动装置的结构图。
图9是第8实施方式的负载驱动装置的结构图。
图10是第9实施方式的负载驱动装置的结构图。
图11是第10实施方式的负载驱动装置的结构图。
图12是第10实施方式的实测的波形图。
图13是第11实施方式的负载驱动装置的结构图。
图14是第12实施方式的负载驱动装置的结构图。
图15是第13实施方式的负载驱动装置的结构图。
图16是第14实施方式的负载驱动装置的结构图。
图17是第15实施方式的负载驱动装置的结构图。
图18是第16实施方式的负载驱动装置的结构图。
图19是第16实施方式的波形图。
图20是对第16实施方式的开关元件的栅极附加的输入电容的等价电路。
图21是第17实施方式的负载驱动装置的结构图。
图22是第18实施方式的负载驱动装置的结构图。
图23是第19实施方式的负载驱动装置的结构图。
图24是第20实施方式的负载驱动装置的结构图。
图25是第21实施方式的负载驱动装置的结构图。
图26是第22实施方式的负载驱动装置的结构图。
图27是第23实施方式的负载驱动装置的结构图。
图28是第24实施方式的负载驱动装置的结构图。
图29是第25实施方式的负载驱动装置的结构图。
图30是第26实施方式的负载驱动装置的结构图。
图31是第27实施方式的负载驱动装置的结构图。
图32是第28实施方式的负载驱动装置的结构图。
图33是第29实施方式的负载驱动装置的结构图。
图34是对第29实施方式的开关元件的栅极附加的输入电容的等价电路。
图35是第30实施方式的负载驱动装置的结构图。
具体实施方式
在各实施方式中对于与前面记载的实施方式的结构实质上相同的部分赋予相同的标号而省略说明。此外，第2以后的各实施方式除了基于该各实施方式所特有的结构的作用、效果以外，基本上起到与第1实施方式同样的作用、效果。
(第1实施方式)
以下，参照图1及图2对第1实施方式进行说明。负载驱动装置1(相当于半导体装置)例如被用在搭载于车辆的电子控制装置中，通过按照从外部电路(未图示)输入的驱动信号进行ON/OFF动作，在接受电池电压VB的供给的作为感应性负载的线圈2中流过电流。负载驱动装置1由元件模块3和驱动IC4构成。
元件模块3将N沟道型的FET 5和电压检测电路6模块化到1个封装中而构成。FET 5是根据施加在栅极端子G与源极端子S(相当于第1端子)之间的栅极电压VGS而使漏极端子D(相当于第2端子)与源极端子S之间的导通状态变化的MOSFET、GaN－HEMT等开关元件。也可以代替FET而是IGBT。在FET 5上，寄生或并联地形成有二极管5a。
电压检测电路6由夹着输出端子n1串联连接在FET 5的漏极与源极之间的电容器C1、C2(相当于第1电路、第2电路)构成。这些电容器C1、C2输出将施加在FET 5的漏极源极间的电压分压的检测电压并作为C缓冲器(snubber)发挥作用。电容器C1的电容值比电容器C2的电容值小，例如设定为C1：C2＝1：(5～500)左右的比。
驱动IC4具备驱动电路7、开关电路8及控制电路9。驱动电路7按照从微型计算机等外部电路输入的驱动信号，输出针对FET 5的栅极驱动信号(以下简称作驱动信号)。开关电路8由在与FET 5的栅极相连的栅极驱动线10上串联设置的N沟道型的MOSFET 11构成。在MOSFET 11，形成有在经栅极驱动线10达到FET 5的栅极的朝向上成为正向的寄生的二极管11a。
控制电路9由夹着输出端子n2倒相连接在电源12的端子间的P沟道型的MOSFET 13和N沟道型的MOSFET 14构成。在MOSFET 13、14，分别形成有寄生的二极管13a、14a。MOSFET 13、14的元件尺寸只要是足以驱动MOSFET 11的元件尺寸就可以，较小的元件尺寸就足够。
MOSFET 13、14的栅极连接在电压检测电路6的输出端子n1。输出端子n2连接在MOSFET 11的栅极而提供控制信号。电源12供给的直流电压Vc只要是对于输出使MOSFET 11导通(on)/截止(off)的控制信号而言所需要的电压就可以。
接着，还参照图2对本实施方式的作用进行说明。电压检测电路6对FET 5的漏极源极间电压VDS输出用(1)式表示的检测电压。
检测电压＝(C1/(C1+C2))·VDS…(1)
控制电路9具有在FET 5的电压保护动作中使用的阈值电压Vth。为了针对超过耐压VDSS的电压来可靠地保护FET 5，将设定为比FET 5的耐压VDSS低规定的裕度(margin)的电压Vm1以上的范围设为应进行FET5的电压保护动作的电压范围。阈值电压Vth被设定为，当在FET 5的漏极源极间施加了应进行上述电压保护动作的范围的电压时，比电压检测电路6输出的检测电压低。如果将其用式子表示，则为(2)式那样。
Vth<(C1/(C1+C2))·Vm1<(C1/(C1+C2))·VDSS…(2)
另一方面，将设定为比对负载驱动装置1提供的电池电压VB高规定的裕度的电压Vm2以下的范围(比应进行上述电压保护动作的电压范围低的范围)设为应不需要FET 5的电压保护动作的范围。阈值电压Vth被设定为，比当在FET 5的漏极源极间施加了应不需要上述电压保护动作的范围的电压时电压检测电路6输出的检测电压高。如果将其用式子表示，则为(3)式那样。
Vth>(C1/(C1+C2))·Vm2>(C1/(C1+C2))·VB…(3)
构成控制电路9的MOSFET 13、14的元件自身的阈值电压被设定为与上述阈值电压Vth相等，与此相应地设定适当的直流电压Vc。
图2是表示FET 5的漏极电流ID、漏极源极间电压VDS及栅极电压VGS的波形图。在时刻t1到t2的期间T1中被输入截止驱动信号，FET 5截止。在时刻t2到t3的期间T2中被输入导通驱动信号，FET 5导通。期间T1、T2中的FET 5的漏极源极间电压VDS分别成为电池电压VB、大致0V(严格地讲，是由FET 5的导通电阻与漏极电流ID的关系决定的电压)。
在期间T1、T2中电压检测电路6输出的检测电压比上述阈值电压Vth低。因此，MOSFET 13变为导通，MOSFET 14变为截止，在MOSFET 11的栅极经MOSFET 13施加电压Vc。结果，MOSFET 11变为导通，开关电路8将驱动电路7与FET 5的栅极之间以低阻抗连接。由此，FET 5按照驱动信号进行开关动作。
当在时刻t3被输入截止驱动信号而FET 5截止时，产生由逆电动势带来的浪涌电压(包括逆电动势自身)，FET 5的漏极源极间电压VDS成为电压Vm1以上。此时，电压检测电路6输出的检测电压是MOSFET 13、14的栅极耐压以下，比上述阈值电压Vth高。因此，MOSFET 13变为截止，MOSFET 14变为导通，MOSFET 11的栅极电压VGS成为0V。结果，MOSFET 11变为截止，开关电路8将驱动电路7与FET 5的栅极之间以高阻抗切断。随之，FET 5的栅极成为开(open)状态。
这以后的FET 5的栅极电压VGS基于漏极源极间电压VDS、栅极漏极间电容CGD和栅极源极间电容CGS，最终如(4)式那样决定。
VGS＝(CGD/(CGD+CGS))·VDS…(4)
FET 5当该栅极电压VGS超过自身的阈值电压时自接通。当FET 5导通时，施加在漏极源极间的浪涌电压的能量经过FET 5被向源极侧排散，漏极源极间电压VDS以元件耐压以下的电压(例如600V)实现平衡(期间T3)。然后，当保持该平衡状态而能量的释放结束(时刻t4)，则漏极源极间电压VDS下降，电压检测电路6输出的检测电压成为阈值电压Vth以下。由此，开关电路8将驱动电路7与FET 5的栅极之间以低阻抗连接，FET 5恢复为遵循驱动信号的开关动作。
在以上的动作中，FET 5的栅极电流的最大值为几A左右，而由于流动栅极电流的接通时间/关断时间非常短，所以MOSFET 11的额定电流可以较小。此外，MOSFET 13、14由于对MOSFET 11进行驱动，所以同样是小尺寸的元件就足够。因此，开关电路8和控制电路9能够以相比FET 5充分小的元件尺寸构成。
电容器C1、C2具有根据检测电压将MOSFET 13、14的栅电容充放电的作用。因而，电容器C1、C2需要能够足以驱动MOSFET 13、14的栅电容的电容值。如果表示一例，则电容器C1、C2的电容值优选的是设定为MOSFET 13、14的栅电容的1倍到100倍左右的大小。
在构成开关电路8的MOSFET 11中，存在以驱动电路7侧为阳极、以FET 5的栅极侧为阴极的寄生二极管11a。因此，即使开关电路8处于切断状态，也能够将驱动电路7输出的具有正电压的导通驱动信号经过寄生二极管11a提供给FET 5的栅极。由此，不论开关电路8的状态如何，都能够以来自驱动电路7的导通驱动信号为优先而使FET 5进行导通动作。另外，在代替MOSFET 11而使用IGBT或双极晶体管的情况下，通过并联附加二极管能够得到同样的效果。
根据本实施方式，当FET 5的漏极源极间电压VDS成为被设定为比其元件耐压VDSS低的电压Vm1以上，则设于栅极驱动线10的开关电路8切断，FET 5的栅极成为开状态，在FET 5中引起主动的自接通。由于在FET 5的栅极上没有连接用来将浪涌排散的二极管，所以相比以往结构而言对栅极追加的寄生电容变小，能够以保持FET 5的高速开关性能(特别是接通特性)的状态确保电压耐量。
负载驱动装置1特别优选的是由GaN器件例如GaN－HEMT构成的FET 5。GaN－HEMT具有没有雪崩耐量(L负载耐量)、栅极耐压低、元件自身的栅电容小的特性。根据本实施方式，能够几乎不使开关速度降低而提高对于浪涌电压的耐量。当然，也能够应用于MOSFET或IGBT。
电压检测电路6由于具备C缓冲器的结构，所以能够抑制关断时的dV/dt及瞬时扰动(ringing)，并且能够节约零件数及搭载空间。此外，能够基于电容器C1、C2的电容比与FET 5的元件耐压的关系来容易地设定电压保护动作的条件。
可以通过在与FET 5相同的半导体基板上装入电容器C1、C2来构成元件模块3。此外，可以在将作为分立零件的FET 5和电容器C1、C2搭载到基板上后进行模块化。进而，可以将FET 5、电容器C1、C2、开关电路8及控制电路9装入到同一个半导体基板上。在此情况下，能够进一步将驱动电路7也一起装入。此外，也可以仅将电容器C1、C2做成外装的结构。这样，电路结构上的自由度高并能够实现小型化。
(第2实施方式)
参照图3对第2实施方式进行说明。负载驱动装置21的驱动IC22具备控制电路23。控制电路23由夹着输出端子n2串联连接在电源12的端子间的电阻24和MOSFET 14构成。MOSFET 14的阈值电压被设定为与上述的阈值电压Vth相等。
当没有施加浪涌电压时，检测电压比阈值电压Vth低。因此，MOSFET14变为截止，向MOSFET 11的栅极经由电阻24施加电压Vc。另一方面，若发生浪涌电压而FET 5的漏极源极间电压VDS成为电压Vm1以上，则检测电压是MOSFET 14的栅极耐压以下，比阈值电压Vth高。由此，MOSFET 14变为导通，开关电路8切断，所以FET 5自接通。
根据本实施方式，由于能够将控制电路23用1个MOSFET 14构成，所以能够进一步减小电路面积。但是，在MOSFET 14导通时在从电源12经电阻24和MOSFET 14的路径中流过电流。但是，由于MOSFET 14导通的频度低，导通的时间也短，所以几乎没有耗电的增加。
(第3实施方式)
参照图4对第3实施方式进行说明。负载驱动装置25的驱动IC26具备控制电路27。控制电路27由夹着输出端子n2串联连接在电源12的端子间的MOSFET 13和电阻28构成。构成为，当检测电压超过阈值电压Vth，则MOSFET 13截止。
当没有施加浪涌电压时，检测电压比阈值电压Vth低。因此，MOSFET13成为导通，向MOSFET 11的栅极经由MOSFET 13施加电压Vc。另一方面，若发生浪涌电压而FET 5的漏极源极间电压VDS成为电压Vm1以上，则检测电压是MOSFET 13的栅极耐压以下，比阈值电压Vth高。由此，MOSFET 13变为截止，开关电路8切断，所以FET 5自接通。根据本实施方式，由于能够将控制电路23用1个MOSFET 13构成，所以能够进一步减小电路面积。
(第4实施方式)
参照图5对第4实施方式进行说明。负载驱动装置29由元件模块30和驱动IC4构成，元件模块30由FET 5和电压检测电路31构成。电压检测电路31具备将由电阻R1和电容器C1的串联电路构成的第1电路31a和由电阻R2和电容器C2的串联电路构成的第2电路31b夹着输出端子n1串联连接的结构。
电容器C1的电容值比电容器C2的电容值小，例如设定为C1：C2＝1：(5～500)左右的比。电阻R1的电阻值比电阻R2的电阻值大，例如设定为R1：R2＝(5～500)：1左右的比。
本实施方式的电压检测电路31由于具备RC缓冲器的结构，所以能够使电阻R1、R2将积蓄在电容器C1、C2中的浪涌能量消耗，能够得到进一步抑制电压浪涌的效果。此外，由于串联地具备电阻R1、R2，所以能够降低流到电容器C1、C2中的波纹(ripple)电流。如果设定常数以使τ＝C1·R1≒C2·R2，则第1电路31a和第2电路31b的充放电状态相互相等，能够使电压检测电路31的分压比稳定化为所希望的值。
(第5实施方式)
参照图6对第5实施方式进行说明。负载驱动装置32由元件模块33和驱动IC4构成，元件模块33由FET 5和电压检测电路34构成。电压检测电路34由夹着输出端子n1串联连接的第1电路34a和第2电路34b构成。第1电路34a、第2电路34b分别相对于上述的第1电路31a、第2电路31b(参照图5)并联具备电阻R3、R4。
电容器C1、C2的电容比以及电阻R1、R2的电阻比与第4实施方式相等。电阻R3的电阻值比电阻R4的电阻值大，例如设定为R3：R4＝(5～500)：1左右的比。
本实施方式的电压检测电路34也具备RC缓冲器的结构，所以与第4实施方式同样地能够得到进一步抑制电压浪涌的效果。此外，如果设定常数以使τ＝C1·R1≒C2·R2、C2：C1≒R1：R2≒R3：R4，则第1电路34a和第2电路34b的充放电状态相互相等，能够将电压检测电路34的分压比稳定化为所希望的值。特别是，通过具备平衡电阻R3、R4，对于电压变化的追随性提高，能够使过渡时的分压比更加稳定化。另外，电阻R3、R4的电阻值根据分压比的稳定化和电阻损失的兼顾来决定就可以。
(第6实施方式)
参照图7对第6实施方式进行说明。负载驱动装置35由元件模块36和驱动IC4构成，元件模块36由FET 5和电压检测电路37构成。电压检测电路37具备将由电容器C1和电阻R3的并联电路构成的第1电路37a与由电容器C2和电阻R4的并联电路构成的第2电路37b夹着输出端子n1串联连接的结构。电容器C1、C2的电容比及电阻R3、R4的电阻比与第5实施方式同样地设定。
如果设定常数以使C2：C1≒R3：R4，则第1电路37a与第2电路37b的充放电状态相互相等，能够将电压检测电路37的分压比稳定化为所希望的值。特别是，通过具备平衡电阻R3、R4，对于电压变化的追随性提高，能够使过渡时的分压比更加稳定化。另外，电阻R3、R4的电阻值根据分压比的稳定化和电阻损失的兼顾来决定就可以。
(第7实施方式)
参照图8对第7实施方式进行说明。负载驱动装置38由元件模块39和驱动IC4构成，元件模块39由FET 5和电压检测电路40构成。电压检测电路40由夹着输出端子n1串联连接在FET 5的漏极与源极之间的电阻R3、R4(相当于第1电路、第2电路)构成。电阻R3、R4是R3：R4＝(5～500)：1左右的比，被设定为比较高的电阻值以使电阻损失降低。电压检测电路40由于通过电阻分压输出检测电压，所以对于电压变化的追随性好，能够得到精度良好而稳定的分压比。
(第8实施方式)
参照图9对第8实施方式进行说明。负载驱动装置41由元件模块42和驱动IC4构成，元件模块42由FET 5和电压检测电路43构成。电压检测电路43由夹着输出端子n1串联连接在FET 5的漏极与源极之间的图示极性的齐纳二极管ZD1、ZD2(相当于第1电路、第2电路)构成。齐纳二极管ZD1、ZD2是当施加电压超过齐纳电压(相当于规定电压)时向通电状态转移的通电电路。
根据本实施方式，当FET 5的漏极源极间电压VDS为电压Vm1以上，则齐纳二极管ZD1、ZD2通电，输出端子n1的电压维持大致一定。由此，能够使开关电路8稳定地成为切断状态，能够使FET 5自接通。另外，齐纳二极管ZD1、ZD2不是用来将浪涌电压的能量排散，而是用来检测电压。因而，齐纳二极管ZD1、ZD2只要有足以驱动MOSFET 13、14的栅电容的元件尺寸就可以。
(第9实施方式)
参照图10对第9实施方式进行说明。负载驱动装置44由元件模块45和驱动IC4构成，元件模块45由FET 5和电压检测电路46构成。电压检测电路46具备将相当于第1电路的电阻R3、以及由齐纳二极管ZD2和电阻R4的串联电路构成的第2电路46b夹着输出端子n1串联连接的结构。电阻R3、R4的电阻比与第5实施方式同样地设定。
当FET 5的漏极源极间电压VDS成为电压Vm1以上，则齐纳二极管ZD2通电，输出端子n1的电压维持为由齐纳电压和电阻R4的电压下降所决定的电压。由此，能够使开关电路8稳定地成为切断状态，能够使FET 5自接通。齐纳二极管ZD2的元件尺寸可以如在第8实施方式中说明的那样较小。此外，电阻R3、R4的电阻值根据分压比的稳定化和电阻损失的兼顾决定就可以。
(第10实施方式)
参照图11及图12对第10实施方式进行说明。负载驱动装置51如图11所示那样由元件模块52和驱动IC4构成。元件模块52由FET 5、电压检测电路6及第1电压控制电路53构成。
电压控制电路53连接在FET 5的漏极与栅极之间，当漏极栅极间的电压超过被设定为比FET 5的漏极源极间的耐压VDSS低的规定电压时向通电状态转移。具体而言，由反向的3个齐纳二极管53a～53c和正向的二极管53d的串联电路构成。二极管53d当栅极电压VGS比漏极源极间电压VDS高时防止栅极电流向漏极侧排出。
当发生浪涌电压而FET 5的漏极源极间电压VDS成为电压Vm1以，则控制电路9使MOSFET 11截止。由此，FET 5的栅极成为开状态，栅极电压VGS上升到由(4)式表示的值，FET 5自接通。但是，当栅电容比(CGS/CGD)极大，则即使漏极源极间电压VDS达到耐压VDSS，栅极电压VGS也有可能不超过FET 5的阈值电压而不转移为自接通。
所以，本实施方式的电压控制电路53当漏极源极间电压VDS达到被设定为比耐压VDSS低的规定电压则通电，将规定电压作为差分电压，将栅极箝位为漏极电压。由此，随着漏极源极间电压VDS的上升，栅极电压VGS被抬起而FET 5导通，所以浪涌电压的能量经FET 5向源极侧排散。
电压控制电路53不将浪涌电压的能量排散，所以齐纳二极管53a～53c及二极管53d只要有足以驱动FET 5的栅极的较小元件尺寸就可以。另一方面，有不能保持将栅极箝位的状态不变的情况。图12表示关断时的栅极电压VGS、漏极－源极间电压VDS、漏极电流ID、电池电压VB的实测波形。可以得知，通过栅极电压VGS的上升和下降，FET 5重复导通和截止。在此情况下，漏极源极间电压VDS的峰值也被限制为规定电压以下，漏极电流ID减小。
根据本实施方式，即使是FET 5具有在栅极接通状态时不能自接通那样的栅电容比的情况，也能够通过电压控制电路53通电而使FET 5可靠地接通，能够保护FET 5不受过大的电压的损坏。此外，由于连接在FET 5的栅极上的电压控制电路53的元件尺寸较小，所以能够几乎不使开关速度降低而提高对于浪涌电压的耐量。
(第11实施方式)
参照图13对第11实施方式进行说明。负载驱动装置54由元件模块55和驱动IC4构成。元件模块55除了电压控制电路53以外，还在FET 5的栅极与源极之间具备以栅极侧为阴极的齐纳二极管56(相当于第2电压控制电路)。齐纳二极管56当FET 5的栅极源极间的电压超过被设定为比栅极源极间的正向的耐压VGSS小的规定电压时向通电状态转移。
在FET 5是增强(normally off)型的元件的情况下，当电压控制电路53通电而栅极被抬起时，栅极电压VGS被箝位为比栅极耐压VGSS低的值。由此，能够保护FET 5的栅极。此外，齐纳二极管56只要有足以将栅极电压VGS箝位的较小元件尺寸就可以。因此，通过本实施方式也能够得到与第10实施方式同样的效果。
(第12实施方式)
参照图14对第12实施方式进行说明。负载驱动装置57由元件模块58和驱动IC4构成。元件模块58除了电压控制电路53以外，还在FET 5的栅极与源极之间具备以栅极侧为阳极的齐纳二极管59(相当于第2电压控制电路)。齐纳二极管59当FET 5的栅极源极间的电压超过被设定为比栅极源极间的负向的耐压VGSS小的规定电压时向通电状态转移。
在FET 5是耗尽(normally on)型的元件的情况下，截止驱动信号为负的电压。此外，不论FET 5是增强、耗尽的哪种类型，都有为了缩短关断时间而施加具有与FET 5的负向的栅极耐压接近的电压的截止驱动信号的情况。在这样的情况下，栅极电压VGS(绝对值)被箝位为比栅极耐压VGSS(绝对值)小的值。由此，能够保护FET 5的栅极。此外，齐纳二极管59只要有足以将栅极电压VGS箝位的较小元件尺寸就可以。因此，通过本实施方式，也能够得到与第10实施方式同样的效果。
(第13实施方式)
参照图15对第13实施方式进行说明。负载驱动装置60由元件模块61和驱动IC4构成。元件模块61除了电压控制电路53以外还具备第2电压控制电路62。电压控制电路62由在第11、第12实施方式中说明的齐纳二极管56、59的串联电路构成。根据本实施方式，能够得到在第11、第12实施方式中说明的作用及效果。
(第14实施方式)
参照图16对第14实施方式进行说明。负载驱动装置71由元件模块3和驱动IC72构成。在驱动IC72具备的开关电路73中，电阻74与MOSFET11并联地连接。电阻74的电阻值Rp被设定为比通常的栅极电阻Rgon、Rgoff显著高的电阻值。
当发生浪涌电压而FET 5的漏极源极间电压VDS成为电压Vm1以上，则通过控制电路9而MOSFET 11被控制为截止。此时，驱动电路7的输出端子与FET 5的栅极之间的阻抗成为Rp，FET 5的栅极变得接近于开状态。通过设置电阻74，能够调整FET 5自接通的电压值。
(第15实施方式)
参照图17对第15实施方式进行说明。负载驱动装置81由元件模块3和驱动IC82构成。驱动IC82具备的控制电路83由以电源12的输出电压Vc为电源电压进行动作的微型计算机84构成。微型计算机84是控制温度修正、过电压保护、过电流保护等的运算装置(CPU)。
微型计算机84的端子84a是具有阈值电压Vth的数字输入端子，通过其上升沿而产生中断。端子84b是输出0V(L电平)/Vc(H电平)的数字输出端子。当产生浪涌电压而FET 5的漏极源极间电压VDS成为电压Vm1以上，则电压检测电路6输出的检测电压变得比阈值电压Vth高。此时，微型计算机84转移到过电压保护的中断处理，从端子84b输出L电平的电压(0V)。由此，MOSFET 11截止，促使FET 5的自接通。
根据本实施方式，由于能够利用以温度修正等的目的而已经存在于驱动IC82内的微型计算机84构成控制电路83，所以构成针对浪涌电压的保护电路时的追加电路进一步变少。
(第16实施方式)
以下，参照图18至图20对第16实施方式进行说明。负载驱动装置101(相当于半导体装置)例如在搭载于车辆的电子控制装置中使用，通过按照从外部电路(未图示)输入的驱动信号进行ON/OFF动作，在接受电池电压VB的供给的作为感应性负载的线圈102中流过电流。负载驱动装置101由元件模块103和驱动IC104构成。
元件模块103将N沟道型的FET 105和第1、第2电压检测电路106A、106B模块化为1个封装而构成。FET 105是根据对栅极端子G与源极端子S(相当于第1端子)之间施加的栅极电压VGS而使漏极端子D(相当于第2端子)与源极端子S之间的导通状态变化的MOSFET、GaN－HEMT等开关元件。也可以代替FET而是IGBT。在FET 105中，寄生或并联地形成有二极管105a。
第1电压检测电路106A由夹着输出端子n100A串联连接在FET 105的漏极与源极之间的电容器C101、C102(相当于第1电路、第2电路)构成。这些电容器C101、C102输出将施加在FET 105的漏极源极间的电压分压的第1检测电压并作为C缓冲器发挥作用。电容器C101的电容值比电容器C102的电容值小，例如设定为C101：C102＝1：(5～500)左右的比。
第2电压检测电路106B由夹着输出端子n100B串联连接在FET 105的漏极与源极之间的电容器C103、C104(相当于第3电路、第4电路)构成。这些电容器C103、C104输出将施加在FET 105的漏极源极间的电压分压的第2检测电压并作为C缓冲器发挥作用。电容器C103的电容值比电容器C104的电容值小，例如设定为C103：C104＝1：(5～500)左右的比。
驱动IC104具备驱动电路107、开关电路108、控制电路109及二极管115。驱动电路107具有与FET 105的源极电位共通的地电位，按照从微型计算机等外部电路输入的驱动信号，输出针对FET 105的栅极驱动信号(以下简称作驱动信号)。开关电路108由在与FET 105的栅极相连的栅极驱动线110中串联设置的N沟道型的MOSFET 111构成。在MOSFET 111，并联地形成有在以经栅极驱动线110到达FET 105的栅极的朝向上为正向的寄生的二极管111a。
控制电路109具备由夹着输出端子n102连接在电源112的端子间的P沟道型的MOSFET 113和N沟道型的MOSFET 114构成的倒相器电路。在MOSFET 113、114，分别形成有寄生的二极管113a、114a。MOSFET 113、114的元件尺寸只要是足以驱动MOSFET 111的元件尺寸就可以，是较小的元件尺寸就足够。
MOSFET 113、114的栅极连接在第1电压检测电路106A的输出端子n100A上。输出端子n102连接在MOSFET 111的栅极上，提供控制信号。电源112供给的直流电压Vc只要是对于输出使MOSFET 111导通/截止的控制信号而言所需要的电压就可以。在第2电压检测电路106B的输出端子n100B与FET 105的栅极之间，连接着从输出端子n100B朝向栅极流过电流的二极管115(相当于单向性元件)。
接着，还参照图19及图20对本实施方式的作用进行说明。第1电压检测电路106A对FET 105的漏极源极间电压VDS输出由(5)式表示的第1检测电压。
第1检测电压＝(C101/(C101+C102))·VDS…(5)
控制电路109具有在FET 105的电压保护动作中使用的阈值电压Vth。为了可靠地保护FET105不受超过耐压VDSS的电压的损坏，将设定为比FET 105的耐压VDSS低规定裕度的电压Vm1以上的范围作为应进行FET105的电压保护动作的电压范围。阈值电压Vth被设定为比当在FET 105的漏极源极间施加了应进行上述电压保护动作的范围的电压时第1电压检测电路106A输出的检测电压低。如果将其用式子表示，则为(6)式那样。
Vth<(C101/(C101+C102))·Vm1<(C101/(C101+C102))·VDSS…(6)
另一方面，将被设定为比对负载驱动装置101提供的电池电压VB高规定裕度的电压Vm2以下的范围(比应进行上述电压保护动作的电压范围低的范围)作为应不需要FET 105的电压保护动作的范围。阈值电压Vth被设定为比当在FET 105的漏极源极间施加了应不需要上述电压保护动作的范围的电压时第1电压检测电路106A输出的检测电压高。如果将其用式子表示，则为(7)式那样。
Vth>(C101/(C101+C102))·Vm2>(C101/(C101+C102))·VB…(7)
构成控制电路109的MOSFET 113、114的元件自身的阈值电压被设定为与上述阈值电压Vth相等，与其相应地设定适当的直流电压Vc。
第2电压检测电路106B对于FET 105的漏极源极间电压VDS输出由(8)式表示的第2检测电压。
第2检测电压＝(C103/(C103+C104))·VDS…(8)
将第2电压检测电路106B的分压比设定为，当第1检测电压为控制电路109的阈值电压Vth以下时，第2检测电压比将FET 105的栅极阈值电压Vth(FET)与二极管115的正向电压Vf(通电电压)相加而得到的电压(＝Vth(FET)+Vf)低。进而，将第2电压检测电路106B的分压比设定为，当对FET 105施加了电压Vm1以上的范围的电压时，第2检测电压比Vth(FET)+Vf高。
图19是表示FET 105的漏极电流ID、漏极源极间电压VDS及栅极电压VGS的波形图。在时刻t1到t2的期间T1中被输入截止驱动信号，FET105截止。在时刻t2到t3的期间T2中被输入导通驱动信号，FET 105导通。期间T1、T2中的FET 105的漏极源极间电压VDS分别成为电池电压VB、大致0V(严格地讲，由FET 105的导通电阻与漏极电流ID的关系决定的电压)。
期间T1、T2中的向元件模块103施加的施加电压最高是电压Vm2以下，所以第1电压检测电路106A输出的检测电压比上述阈值电压Vth低。因此，MOSFET 113为导通，MOSFET 114为截止，经由MOSFET 113对MOSFET 111的栅极提供电压Vc。结果，MOSFET 111变为导通，开关电路108将驱动电路107与FET 105的栅极之间用低阻抗连接。另一方面，第2电压检测电路106B输出的检测电压如上述那样变得比Vth(FET)+Vf低。因而，FET 105按照驱动信号进行通常的开关动作。
当在时刻t3被输入截止驱动信号而FET 105截止，则发生由逆电动势带来的浪涌电压(包括逆电动势自身)，FET 105的漏极源极间电压VDS成为电压Vm1以上。此时，第1电压检测电路106A输出的检测电压是MOSFET 113、114的栅极耐压以下，且比上述阈值电压Vth高。因此，MOSFET 113变为截止，MOSFET 114变为导通，MOSFET 111的栅极电压VGS成为0V。结果，MOSFET 111变为截止，开关电路108将驱动电路107与FET 105的栅极之间以高阻抗切断。随之，FET 105的栅极成为开状态。
这以后的FET 105的栅极电压VGS基于漏极源极间电压VDS、栅极漏极间电容CGD和栅极源极间电容CGS，朝向(9)式所示的电压开始上升。
VGS＝(CGD/(CGD+CGS))·VDS…(9)
与该栅极电压VGS的上升动作并行，第2电压检测电路106B输出的第2检测电压将FET 105向自接通引导。即，根据上述的第2电压检测电路106B的分压比，当FET 105的漏极源极间电压VDS上升到电压Vm1以上时，最初第1检测电压变得比阈值电压Vth高。由此，开关电路108成为高阻抗状态。
然后，第2检测电压变得比Vth(FET)+Vf高。此时，对FET 105施加的栅极电压VGS是栅极耐压以下。由此，经过二极管115，FET 105的栅极电压VGS被抬起到栅极阈值电压Vth(FET)以上，FET 105自接通。根据该顺序，当开关电路108为低阻抗状态时，第2检测电压不会使FET 105导通。
当FET 105导通，则被施加在漏极源极间的浪涌电压的能量经过FET105向源极侧排散，漏极源极间电压VDS被限制为与第2检测电压对应且元件耐压以下的电压(例如600V)。在浪涌电压的能量被释放的期间中，以漏极源极间电压VDS不上升的状态实现平衡。栅极电压也在比第2检测电压低Vf的电压实现平衡。
当在时刻t4能量的释放结束，则漏极源极间电压VDS开始下降，第1检测电压和第2检测电压也开始下降。此时，最初第2检测电压变得比Vth(FET)+Vf低，第2检测电压不能将栅极进行导通驱动。在此情况下，只要开关电路108保持着高阻抗状态，FET 105就持续导通。然后，如果第1检测电压下降到阈值电压Vth以下，则开关电路108成为低阻抗状态，恢复为遵循驱动信号的开关动作。
在以上的动作中，FET 105的栅极电流的最大值为几A左右，而由于流动栅极电流的接通时间/关断时间非常短，所以MOSFET 111及二极管115的额定电流可以较小。此外，MOSFET 113、114由于将MOSFET 111驱动，所以同样是较小尺寸的元件就足够。因此，开关电路108和控制电路109可以由相比FET 105足够小的元件尺寸构成。
电容器C101、C102具有根据检测电压将MOSFET 113、114的栅电容充放电的作用。因而，电容器C101、C102需要能够足以将MOSFET 113、114的栅电容驱动的电容值。如果表示一例，则电容器C101、C102的电容值优选的是设定为MOSFET 113、114的栅电容的1倍到100倍左右的大小。
电容器C103、C104具有根据检测电压将FET 105的栅电容充电而使其自接通的作用。因而，电容器C103、C104需要对于与(9)式的栅极电压VGS的上升动作并行而将FET 105引导为自接通而言足够的电容值。如果表示一例，则电容器C103、C104的电容值优选的是设定为FET 105的栅电容的1倍到100倍左右的大小。
在构成开关电路108的MOSFET 111，存在以驱动电路107侧为阳极、以FET 105的栅极侧为阴极的寄生二极管111a。因此，即使开关电路108处于切断状态，也能够将驱动电路107输出的具有正电压的导通驱动信号经过寄生二极管111a提供给FET 105的栅极。由此，不论开关电路108的状态如何，都能够以来自驱动电路107的导通驱动信号为优先而使FET 105进行导通动作。另外，在代替MOSFET 111而使用IGBT或双极晶体管的情况下，通过附加并联二极管能够得到同样的效果。
根据本实施方式，当FET 105的漏极源极间电压VDS成为被设定为比其元件耐压VDSS低的电压Vm1以上，则设于栅极驱动线110中的开关电路108切断，FET 105的栅极成为开状态。在以往的Si器件例如MOS晶体管中，也存在难以在栅极的开状态下自接通的情况，但根据本实施方式，能够使用第2检测电压使FET 105可靠地自接通。
在FET 105的栅极，经由二极管115连接着电容器C103、C104。如果将对FET 105的栅极附加的电容用等价电路表示，则成为图20所示那样。这里，Ciss＝Cgd+Cgs是FET 105的输入电容，Cd是对二极管115施加了反向电压时的二极管115的结电容。
如上述那样，二极管115的额定电流非常小，所以成为Cd<<C103、C104。因此，从FET 105的栅极经由二极管115观察电容器C103、C104时的等价的电容值成为大致等于二极管115的结电容值的微小值。进而，在FET 105的栅极，没有连接用来将浪涌排散的额定电流大的二极管。因而，与以往结构相比对栅极追加的寄生电容变小，能够在保持FET 105的高速开关性能(特别是接通特性)的状态下确保电压耐量。
负载驱动装置101特别适合于由GaN器件例如GaN－HEMT构成的FET 105。GaN－HEMT具有没有雪崩耐量(L负载耐量)、栅极耐压低、元件自身的栅电容小的特性。根据本实施方式，能够几乎不使开关速度下降而提高对浪涌电压的耐量。当然，对于MOSFET及IGBT也能够应用。
电压检测电路106A、106B由于具备C缓冲器的结构，所以能够抑制关断时的dV/dt及瞬时扰动，并且节约零件数及搭载空间。此外，能够基于电容器C101、C102的电容比、电容器C103、C104的电容比及FET 105的元件耐压的关系来容易地设定电压保护动作的条件。
可以通过在与FET 105相同的半导体基板上装入电容器C101～C104来构成元件模块103。此外，可以在将作为分立零件的FET 105和电容器C101～C104搭载到基板上之后进行模块化。进而，也可以将FET 105、电容器C101～C104、开关电路108、控制电路109及二极管115装入到同一个半导体基板上。在此情况下，可以还将驱动电路107也一起装入。此外，也可以仅将电容器C101～C104做成外装的结构。这样，电路结构上的自由度高且能够实现小型化。
(第17实施方式)
参照图21对第17实施方式进行说明。负载驱动装置121的驱动IC122具备控制电路123。控制电路123具备由夹着输出端子n102串联连接在电源112的端子间的电阻124和MOSFET 114构成的倒相器电路。MOSFET114的阈值电压被设定为与上述阈值电压Vth相等。
当没有施加浪涌电压时，第1检测电压比阈值电压Vth低。因此，MOSFET 114成为截止，MOSFET 111的栅极经由电阻124被提供电压Vc。另一方面，当发生浪涌电压而FET 105的漏极源极间电压VDS成为电压Vm1以上，则第1检测电压是MOSFET 114的栅极耐压以下且变得比阈值电压Vth高。由此，MOSFET 114变为导通，开关电路108切断。然后，FET 105通过如上述那样在(9)式中表示的栅极电压VGS的上升或第2检测电压而自接通。
根据本实施方式，由于能够将控制电路123使用1个MOSFET 114构成，所以能够进一步减小电路面积。但是，在MOSFET 114导通时在从电源112经由电阻124和MOSFET 114的路径中流过电流。但是，MOSFET 114导通的频度低，导通的时间也短，所以几乎没有耗电的增加。
(第18实施方式)
参照图22对第18实施方式进行说明。负载驱动装置125的驱动IC126具备控制电路127。控制电路127具备由夹着输出端子n102串联连接在电源112的端子间的MOSFET 113和电阻128构成的倒相器电路。构成为，当第1检测电压超过阈值电压Vth，则MOSFET 113截止。
当没有施加浪涌电压时，第1检测电压比阈值电压Vth低。因此，MOSFET 113成为导通，MOSFET 111的栅极经由MOSFET 113被提供电压Vc。另一方面，当发生浪涌电压而FET 105的漏极源极间电压VDS成为电压Vm1以上，则第1检测电压成为MOSFET 113的栅极耐压以下且比阈值电压Vth高。由此，MOSFET 113变为截止，开关电路108切断。然后，FET 105通过如上述那样在(9)式中表示的栅极电压VGS的上升或第2检测电压而自接通。根据本实施方式，由于能够将控制电路127使用1个MOSFET 113构成，所以能够进一步减小电路面积。
(第19实施方式)
参照图23对第19实施方式进行说明。负载驱动装置129由元件模块130和驱动IC104构成，元件模块130由FET 105、第1电压检测电路131A及第2电压检测电路131B构成。
第1电压检测电路131A具备将由电阻R101和电容器C101的串联电路构成的第1电路131Aa、与由电阻R102和电容器C102的串联电路构成的第2电路131Ab夹着输出端子n100A串联连接的结构。同样，第2电压检测电路131B具备将由电阻R103和电容器C103的串联电路构成的第3电路131Ba、与由电阻R104和电容器C104的串联电路构成的第4电路131Bb夹着输出端子n100B串联连接的结构。
电容器C101的电容值比电容器C102的电容值小，例如设定为C101：C102＝1：(5～500)左右的比。电阻R101的电阻值比电阻R102的电阻值大，例如设定为R101：R102＝(5～500)：1左右的比。同样，电容器C103的电容值比电容器C104的电容值小，例如设定为C103：C104＝1：(5～500)左右的比。电阻R103的电阻值比电阻R104的电阻值大，例如设定为R103：R104＝(5～500)：1左右的比。
本实施方式的第1、第2电压检测电路131A、电路131B由于具备RC缓冲器的结构，所以能够使积蓄在电容器C101、C102、C103、C104中的浪涌能量分别由电阻R101、R102、R103、R104消耗，能够得到进一步抑制电压浪涌的效果。此外，由于串联地具备电阻R101、R102、R103、R104，所以能够减小流到电容器C101、C102、C103、C104中的波纹电流。
在此情况下，如果设定常数以使τ1＝C101·R101≒C102·R102，τ2＝C103·R103≒C104·R104，则第1电路131Aa和第2电路131Ab的充放电状态、第3电路131Ba和第4电路131Bb的充放电状态分别相等，能够将第1电压检测电路131A、第2电压检测电路131B的分压比稳定化为所希望的值。
进而，如果设定为τ1＝τ2，则第1检测电压和第2检测电压稳定所需要的时间变得相等，所以能够按照上述的顺序可靠地进行当浪涌电压被施加时的开关电路108的状态变化和FET 105的自接通/关断。此外，如果至少设定为τ1≦τ2，则当开关电路108成为高阻抗状态后，能够使FET 105接通。
(第20实施方式)
参照图24对第20实施方式进行说明。负载驱动装置132由元件模块133和驱动IC104构成，元件模块133由FET 105、第1电压检测电路134A及第2电压检测电路134B构成。
第1电压检测电路134A由夹着输出端子n100A串联连接的第1电路134Aa和第2电路134Ab构成。第1电路134Aa、第2电路134Ab分别对上述的第1电路131Aa、第2电路131Ab(参照图23)并联地具备电阻R105、R106。同样，第2电压检测电路134B由夹着输出端子n100B串联连接的第3电路134Ba和第4电路134Bb构成。第3电路134Ba、第4电路134Bb分别对上述第3电路131Ba、第4电路131Bb(参照图23)并联地具备电阻R107、R108。
电容器C101、C102的电容比、电阻R101、R102的电阻比、电容器C103、C104的电容比、以及电阻R103、R104的电阻比与第19实施方式相等。电阻R105的电阻值比电阻R106的电阻值大，例如被设定为R105：R106＝(5～500)：1左右的比。同样，电阻R107的电阻值比电阻R108的电阻值大，被设定为例如R107：R108＝(5～500)：1左右的比。
本实施方式的第1、第2电压检测电路134A、134B也具备RC缓冲器的结构，所以与第19实施方式同样地能够得到进一步抑制电压浪涌的效果。此外，如果设定常数以使τ1＝C101·R101≒C102·R102、C102：C101≒R101：R102≒R105：R106，τ2＝C103·R103≒C104·R104、C104：C103≒R103：R104≒R107：R108，则第1电路134Aa和第2电路134Ab的充放电状态、第3电路134Ba和第4电路134Bb的充放电状态分别相等，能够将第1电压检测电路134A、第2电压检测电路134B的分压比稳定化为所希望的值。设定为τ1＝τ2或τ1≦τ2时的作用、效果也与第19实施方式同样。
特别是，通过具备平衡电阻R105～R108，对于电压变化的追随性提高，能够使过渡时的分压比更加稳定化。另外，电阻R105～R108的电阻值只要根据分压比的稳定化和电阻损失的兼顾来决定就可以。
(第21实施方式)
参照图25对第21实施方式进行说明。负载驱动装置135由元件模块136和驱动IC104构成，元件模块136由FET 105、第1电压检测电路137A及第2电压检测电路137B构成。
第1电压检测电路137A具备将由电容器C101和电阻R105的并联电路构成的第1电路137Aa、与由电容器C102和电阻R106的并联电路构成的第2电路137Ab夹着输出端子n100A串联连接的结构。同样，第2电压检测电路137B具备将由电容器C103和电阻R107的并联电路构成的第3电路137Ba、与由电容器C104和电阻R108的并联电路构成的第4电路137Bb夹着输出端子n100B串联连接的结构。电容器C101、C102的电容比、电阻R105、R106的电阻比、电容器C103、C104的电容比、以及电阻R107、R108的电阻比与第20实施方式同样地设定。
如果设定常数以使C101：C102≒R106：R105、C103：C104≒R108：R107，则第1电路137Aa和第2电路137Ab的充放电状态、第3电路137Ba和第4电路137Bb的充放电状态分别相等，能够将第1电压检测电路137A、第2电压检测电路137B的分压比稳定化为所希望的值。此外，通过具备平衡电阻R105～R108，能够得到与第20实施方式同样的效果。
(第22实施方式)
参照图26对第22实施方式进行说明。负载驱动装置138由元件模块139和驱动IC104构成，元件模块139由FET 105、第1电压检测电路140A及第2电压检测电路140B构成。相对于第16实施方式的电压检测电路106A、106B，电压检测电路140A、140B分别在电容器C102、C104的共通连接节点n103与FET 105的源极之间具备作为共通电路的电容器C105。电容器C105代替电容器C102、C104而具有电容器C102、C104应具有的电容中的共通的电容的一部分。
节点n103的电压V3、第1检测电压V1及第2检测电压V2分别成为以下的(10)式、(11)式、(12)式。这里，CA是电容器C101、C102的串联合成电容值，CB是电容器C103、C104的串联合成电容值。
V3＝(CA+CB)/(CA+CB+C105)·VDS…(10)
V1＝1/(C101+C102)·(C101·VDS+C102·V3)…(11)
V2＝1/(C103+C104)·(C103·VDS+C104·V3)…(12)
阈值电压Vth被设定为比当在FET 105的漏极源极间施加了应进行电压保护动作的范围的电压(电压Vm1以上的电压)时第1电压检测电路140A输出的检测电压V1低。此外，阈值电压Vth被设定为比当在FET 105的漏极源极间施加了应不需要电压保护动作的范围的电压(电压Vm2以下的电压)时第1电压检测电路140A输出的检测电压高。
第2电压检测电路140B的分压比被设定为，使得当第1检测电压V1为阈值电压Vth以下时，第2检测电压V2比Vth(FET)+Vf低。此外，第2电压检测电路140B的分压比被设定为，使得当对FET 105施加了电压Vm1以上的范围的电压时第2检测电压比Vth(FET)+Vf高。
根据本实施方式，能够得到与第16实施方式同样的作用、效果。进而，由于具备作为共通电路的电容器C105，所以与第16实施方式的电容器C102、C104的总电容值相比，能够使本实施方式的电容器C102、C104、C105的总电容值变小。关于电容器C101～C104(C105)的总电容值也同样能够变小。结果，能够使元件模块139更加小型化。此外，由于电容器C102与C104之间的相对电容误差降低，所以第1检测电压V1与第2检测电压V2之间的相对误差也降低，电压的检测精度提高。
(第23实施方式)
参照图27对第23实施方式进行说明。负载驱动装置141由元件模块142和驱动IC104构成，元件模块142由FET 105、第1电压检测电路143A及第2电压检测电路143B构成。在节点n103与FET 105的源极之间，具备由电压检测电路143A、143B共用的共通电路144。第1电路143Aa至第4电路143Bb的结构与图23所示的第1电路131Aa至第4电路131Bb是同样的。共通电路144也同样由电容器C105与电阻R109的串联电路构成。
电容器C101至C105的电容值被与第19、第22实施方式同样地设定。各常数优选的是与第19实施方式同样地设定为τ1＝C101·R101≒C102·R102，τ2＝C103·R103≒C104·R104，τ1＝τ2(至少τ1≦τ2)。进而，如果设为τ3＝C105·R109并设定为τ1＝τ2＝τ3，则第1检测电压和第2检测电压稳定所需要的时间相等。
根据本实施方式，能够得到与第19、第22实施方式同样的作用、效果。除此以外，能够使积蓄在电容器C105中的浪涌能量由电阻R109消耗，能够降低流到电容器C105中的波纹电流。
(第24实施方式)
参照图28对第24实施方式进行说明。负载驱动装置145由元件模块146和驱动IC104构成，元件模块146由FET 105，第1电压检测电路147A及第2电压检测电路147B构成。在节点n103与FET 105的源极之间，具备由电压检测电路147A、147B共用的共通电路148。第1电路147Aa至第4电路147Bb的结构与图24所示的第1电路134Aa至第4电路134Bb是同样的。共通电路148也同样具备对电容器C105与电阻R109的串联电路并联连接电阻R110的结构。
电容器C101至C105的电容值及电阻R101至R104的电阻值与第20、第23实施方式同样地设定。各常数优选的是与第20实施方式同样地设定为τ1＝C101·R101≒C102·R102、C102：C101≒R101：R102≒R105：R106，τ2＝C103·R103≒C104·R104、C104：C103≒R103：R104≒R107：R108。进而，如果设为τ3＝C105·R109而设定为τ1＝τ2＝τ3，则第1检测电压和第2检测电压稳定所需要的时间相等。
根据本实施方式，能够得到与第23实施方式同样的作用、效果。特别是，通过具备平衡电阻R105～R108、R110，对于电压变化的追随性提高，能够使过渡时的分压比更加稳定化。另外，电阻R105～R108、R110的电阻值只要根据分压比的稳定化和电阻损失的兼顾来决定就可以。
(第25实施方式)
参照图29对第25实施方式进行说明。负载驱动装置149由元件模块150和驱动IC104构成，元件模块150由FET 105、第1电压检测电路151A及第2电压检测电路151B构成。在节点n103与FET 105的源极之间，具备由电压检测电路151A、151B共用的共通电路152。第1电路151Aa至第4电路151Bb的结构与图25所示的第1电路137Aa至第4电路137Bb是同样的。共通电路152也同样由电容器C105和电阻R110的并联电路构成。
电容器C101至C105的电容值与第21、第22实施方式同样地设定。电阻R105～R108、R110的电阻比优选的是与第21实施方式同样设定为与电容器C101～C104、C105的分压比相等。根据该设定，电阻R105～R108、R110的电阻比成为(9)式那样。
R105：R106：R107：R108：R110＝
C102·C105(C103+C104)：
C101·C105(C103+C104)：
C104·C105(C101+C102)：
C103·C105(C101+C102)：
C101·C102(C103+C104)+(C101+C102)C103·C104…(9)
根据本实施方式，能够得到与第21、第22实施方式同样的作用、效果。另外，电阻R105～R108、R110的电阻值只要根据分压比的稳定化和电阻损失的兼顾决定就可以。
(第26实施方式)
参照图30对第26实施方式进行说明。负载驱动装置153由元件模块154和驱动IC155构成，元件模块154由FET 105和电压检测电路156构成。
电压检测电路156是输出与FET 105的漏极源极间电压对应的第1检测电压的电路，由夹着输出端子n101串联连接在FET 105的漏极与源极之间的图示极性的齐纳二极管ZD101、ZD102(相当于第1电路、第2电路)构成。串联连接的齐纳二极管ZD101、ZD102是当被施加了超过被设定为比电压Vm1低且比电压Vm2高的齐纳电压(规定电压)的电压时向通电状态转移的通电电路。
驱动IC155具备驱动电路107、开关电路108、控制电路109及二极管115。控制电路109的MOSFET 113、114的栅极连接在电压检测电路156的输出端子n100上。在输出端子n100与FET 105的栅极之间，连接着从输出端子n100朝向栅极流过电流的二极管115(相当于单向性元件)。
控制电路109具有在FET 105的电压保护动作中使用的阈值电压Vth。阈值电压Vth被设定为比当对FET 105的漏极源极间施加电压Vm1以上的电压、齐纳二极管ZD101、ZD102通电时电压检测电路156输出的检测电压(齐纳电压VZD2)低。此外，阈值电压Vth被设定为比当对FET 105的漏极源极间施加电压Vm2以下的电压、齐纳二极管ZD101、ZD102为非通电状态时电压检测电路156输出的检测电压高。
进而，阈值电压Vth被设定为比将FET 105的栅极阈值电压Vth(FET)与二极管115的正向电压Vf(通电电压)相加而得到的电压(＝Vth(FET)+Vf)低。此外，电压检测电路156的分压比(即齐纳电压VZD1、VZD2)被设定为，使得当在FET 105上施加了电压Vm1以上的范围的电压时，第1检测电压比Vth(FET)+Vf高。
本实施方式的作用与第16实施方式大致同样。即，如果通过浪涌电压的发生而FET 105的漏极源极间电压VDS成为电压Vm1以上，则齐纳二极管ZD101、ZD102通电。此时，电压检测电路156输出的第1检测电压成为MOSFET 113、114的栅极耐压以下且比阈值电压Vth高。结果，开关电路108将驱动电路107与FET 105的栅极之间以高阻抗切断。
这以后的FET 105的栅极电压VGS朝向(9)式所示的电压开始上升。与该栅极电压VGS的上升动作并行，第1检测电压经由二极管115将FET105导向自接通。即，当FET 105的漏极源极间电压VDS上升到电压Vm1以上时，最初第1检测电压变得比阈值电压Vth高，开关电路108成为高阻抗状态。
然后，第1检测电压变得比Vth(FET)+Vf高。此时，对FET 105施加的栅极电压VGS是栅极耐压以下。由此，通过二极管115，FET 105的栅极电压VGS被抬起到栅极阈值电压Vth(FET)以上，FET 105自接通。根据该顺序，当开关电路108为低阻抗状态时，第1检测电压不会使FET 105导通。
当能量的释放结束，则漏极源极间电压VDS开始下降，第1检测电压也开始下降。此时，第1检测电压在最初变得比Vth(FET)+Vf低，但只要开关电路108保持高阻抗状态，FET 105就持续导通。然后，当第1检测电压下降到阈值电压Vth以下，则开关电路108成为低阻抗状态，恢复到遵循驱动信号的开关动作。
根据本实施方式，当FET 105的漏极源极间电压VDS成为电压Vm1以上，则齐纳二极管ZD101、ZD102通电，输出端子n100的电压被维持为大致一定。由此，能够使开关电路108稳定地成为切断状态，能够使FET 105精度良好且可靠地自接通。
齐纳二极管ZD101、ZD102不是将浪涌电压的能量排散，而是用来检测电压。因而，齐纳二极管ZD101、ZD102自要有足以驱动MOSFET 113、114的栅电容的元件尺寸就足够。因此，从FET 105的栅极经由二极管115观察齐纳二极管ZD101、ZD102时的电容值成为比二极管115的结电容值小的值。因而，对栅极追加的寄生电容变小，能够在保持着FET 105的高速开关性能(特别是接通特性)的状态下确保电压耐量。除此以外，能够得到与第16实施方式同样的效果。
(第27实施方式)
参照图31对第27实施方式进行说明。负载驱动装置157由元件模块158和驱动IC155构成，元件模块158由FET 105和电压检测电路159构成。电压检测电路159由夹着输出端子n100串联连接在FET 105的漏极与源极之间的电阻R111、R112(相当于第1电路、第2电路)构成。电阻R111、R112是R111：R112＝(5～500)：1左右的比，被设定为比较高的电阻值以使电阻损失降低。
电压检测电路159由于通过电阻分压而输出检测电压，所以对于电压变化的追随性好，能够精度良好地得到稳定的分压比。根据本实施方式，也能够使开关电路108稳定地成为切断状态，能够使FET 105精度良好且可靠地自接通。
(第28实施方式)
参照图32对第28实施方式进行说明。负载驱动装置160由元件模块161和驱动IC155构成，元件模块161由FET 105和齐纳二极管ZD101(电压检测电路)构成。该结构与从第26实施方式所示的负载驱动装置153中去除了齐纳二极管ZD102后的结构相等。
控制电路109的阈值电压Vth被设定为比当对FET 105的漏极源极间施加了电压Vm1以上的电压时齐纳二极管ZD101的阳极输出的检测电压低。此外，阈值电压Vth被设定为比当在FET 105的漏极源极间施加电压Vm2以下的电压、齐纳二极管ZD101为非通电状态时齐纳二极管ZD101的阳极输出的电压高。进而，阈值电压Vth被设定为比Vth(FET)+Vf低。齐纳电压VZD1被设定为，使得当对FET 105施加了电压Vm1以上的范围的电压时，阳极输出的检测电压比Vth(FET)+Vf高。
通过本实施方式，也能够得到与第26实施方式同样的作用及效果。进而，由于能够将电压检测电路用1个齐纳二极管ZD101构成，所以能够实现更加的小型化。
(第29实施方式)
参照图33及图34对第29实施方式进行说明。负载驱动装置162由元件模块103和驱动IC163构成。在驱动IC163中，在第1电压检测电路106A的输出端子n100A与FET 105的源极之间设有保护电路164，在第2电压检测电路106B的输出端子n100B与FET 105的源极之间设有保护电路165。
保护电路164由齐纳二极管ZD103和电阻R113的串联电路构成，保护电路165由齐纳二极管ZD104和电阻R114的串联电路构成。也可以代替其而仅由高电阻构成，也可以仅由齐纳二极管构成。此外，也可以将保护电路164、165设在元件模块侧。
保护电路164当在FET 105的漏极源极间施加了过大的浪涌电压时进行限制，以使第1检测电压成为MOSFET 113、114的栅极耐压以下。保护电路165当在FET 105的漏极源极间施加了过大的浪涌电压时，限制第2检测电压的大小以使FET 105的栅极电压成为栅极耐压以下。
保护电路164由于连接于构成控制电路109的倒相器电路的MOSFET113、114，所以对于FET 105的栅电容没有影响。另一方面，关于保护电路165，齐纳二极管ZD104的寄生电容Czd连接在第2电压检测电路106B的输出端子n100B与FET 105的源极之间。因此，在FET 105的栅极上，经由二极管115连接电容器C103、C104、Czd。如果将对FET 105的栅极附加的电容用等价电路表示，则为图34所示那样。这里，是Cp＝C103+C104+Czd。
由于如上述那样二极管115的额定电流非常小，所以为Cd<<C103、C104，合成电容Cp与Cd的关系为Cd<<Cp。因此，从FET 105的栅极经由二极管115观察电容器C103、C104、Czd时的等价的电容值成为与二极管115的结电容值大致相等的微小值。进而，在FET 105的栅极上，没有连接用来将浪涌排散的额定电流大的二极管。因而，与以往结构相比，对栅极追加的寄生电容变小，能够在保持着FET 105的高速开关性能(特别是接通特性)的状态下确保电压耐量。由此，向控制电路109输入的第1检测电压及向FET 105的栅极输入的第2检测电压稳定化，所以能够防止通过噪声等而控制电路109及FET 105误动作。
另外，优选的是在第1电压检测电路106A的输出部及第2电压检测电路106B的输出部分别设置保护电路164、165，但根据动作条件、控制电路109和FET 105的特性等，仅通过某一方的保护电路也能够得到同等的效果。
(第30实施方式)
参照图35对第30实施方式进行说明。负载驱动装置166由元件模块103和驱动IC167构成。在驱动IC167具备的开关电路168中，与MOSFET111并联连接着电阻169。电阻169的电阻值Rp被设定为通常的栅极电阻Rgon、Rgoff的10倍左右的值。
当发生浪涌电压而FET 105的漏极源极间电压VDS成为电压Vm1以上，则通过控制电路109而MOSFET 111被控制为关闭。此时，驱动电路107的输出端子与FET 105的栅极之间的阻抗为Rp，FET 105的栅极接近于开状态。通过设置电阻169，容易调整FET 105自接通的电压值。
(变形例)
以上，依据实施例进行了记述，但应理解的是本公开并不限定于该实施例及构造。本公开还包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态、还有在它们中仅包含一个要素、其以上或其以下的其他组合或形态也包含在本公开的范畴或思想范围中。
在第1～15的各实施方式中，说明了将向作为感应性负载的线圈2的通电切断时发生的浪涌电压(包括逆电动势)被施加在FET 5上的情况。当被施加了起因于感应噪声、电池电压VB的变动等的过电压时也是同样的。
在第8实施方式中，作为构成第1电路和第2电路的通电电路而使用齐纳二极管ZD1、ZD2，但只要是当施加电压超过规定电压时向通电状态转移的电路，则通电电路也可以是其他的电路结构。此外，在第10～第13实施方式中，作为电压控制电路而使用齐纳二极管53a～53c、56、59，但只要是当施加电压超过规定电压时向通电状态转移的电路，则电压控制电路也可以是其他的电路结构。例如，也可以由从二极管、齐纳二极管、MOS晶体管及双极晶体管中选择的1个或多个半导体元件构成，通过其正向电压、齐纳电压、阈值电压或这些电压的组合来构成规定电压。
在第2、第3、第15实施方式中说明的控制电路23、27、83对于第4～第14实施方式也能够同样地应用。
在第10～第13实施方式中说明的第1电压控制电路53、齐纳二极管56、59(第2电压控制电路)、第2电压控制电路62对于第2～第9、第14、第15实施方式也能够同样地应用。
在第14实施方式中说明的开关电路73对于第2～第13、第15实施方式也能够同样地应用。
电压检测电路只要是输出与对FET 5的漏极源极间施加的电压VDS对应的检测电压的电路就可以，并不需要一定由第1电路和第2电路的串联电路构成。
上述各电压检测电路6、31、34、37、40、43、46由第1电路和第2电路的串联电路构成。在它们中也可以将电压检测电路的整体电路设有多个。此外，也可以将第1电路或第2电路分别设置多个。
在第16～30的各实施方式中，说明了将向作为感应性负载的线圈102的通电切断时发生的浪涌电压(包括逆电动势)被施加在FET 105上的情况。在被施加起因于感应噪声、电池电压VB的变动等的过电压时也是同样的。
在第26实施方式中，作为构成第1电路和第2电路的通电电路而使用齐纳二极管ZD101、ZD102。在第28实施方式中，作为通电电路而使用齐纳二极管ZD101。只要是当施加电压超过规定电压时向通电状态转移的电路，则通电电路也可以是其他的电路结构。例如，也可以由从二极管、齐纳二极管、MOS晶体管及双极晶体管中选择的1个或多个半导体元件构成，通过其正向电压、齐纳电压、阈值电压或这些电压的组合来构成规定电压。
在第17、第18实施方式中说明的控制电路123、127对于第19～第29实施方式也能够同样地应用。
在第29实施方式中说明的保护电路164、165对于第17～第25、第30实施方式也能够同样地应用。在此情况下，也可以仅应用保护电路164、165中的某一方。此外，对于第26～第28实施方式也能够应用保护电路164或165。
在第30实施方式中说明的开关电路168对于第17～第29实施方式也能够同样地应用。
在第16～第25、第29、第30实施方式中说明的第1电压检测电路及第2电压检测电路及在第26～第28实施方式中说明的电压检测电路只要是输出与对FET 105的漏极源极间施加的电压VDS对应的检测电压的电路就可以，并不需要一定由第1电路和第2电路的串联电路或第3电路和第4电路的串联电路构成。
在第16～27、29、30的各实施方式中，第1电路和第2电路及第3电路和第4电路也可以是相互不同的结构。例如，在第19实施方式中，也可以做成将电阻R101、R102去除的结构或将电阻R103、R104去除的结构。在第20、第21实施方式中，也可以做成将电阻R105、R106去除的结构或将电阻R107、R108去除的结构。关于第23至第25实施方式也是同样的。在第1电路和第2电路的结构及第3电路和第4电路的结构不同的情况下，共通电路只要做成与某一方(即，第1、第2电路或第3、第4电路)相同的结构就可以。
对向负载驱动装置的应用进行了说明，但并不限定于此，对于开关电源电路、倒相器电路等也能够应用。

Claims (31)

1.一种半导体装置，其特征在于，具备：
开关元件(5)，根据在栅极端子(G)与第1端子(S)之间施加的栅极电压，使第2端子(D)与第1端子(S)之间的导通状态变化；
电压检测电路(6、31、34、37、40、43)，输出与施加在上述开关元件的第2端子与第1端子之间的电压对应的检测电压；
开关电路(8、73)，串联地设于与上述开关元件的栅极端子相连的栅极驱动线(10)，根据控制信号而切换为高阻抗状态或低阻抗状态；以及
控制电路(9、23、27、83)，具有阈值电压，该阈值电压被设定为，低于当在上述开关元件的第2端子与第1端子之间施加了应进行上述开关元件的电压保护动作的范围的电压时上述电压检测电路输出的检测电压，并且该阈值电压被设定为，高于当在上述开关元件的第2端子与第1端子之间施加了应不需要上述开关元件的电压保护动作的范围的电压时上述电压检测电路输出的检测电压，上述控制电路输出上述控制信号，该控制信号当上述检测电压为上述阈值电压以下时将上述开关电路切换为低阻抗状态，该控制信号当上述检测电压超过上述阈值电压时将上述开关电路切换为高阻抗状态。
2.如权利要求1所述的半导体装置，其特征在于，
上述电压检测电路由夹着检测电压的输出端子而串联连接在上述开关元件的第2端子与第1端子之间的第1电路和第2电路构成。
3.如权利要求2所述的半导体装置，其特征在于，
上述第1电路和第2电路分别具备电容器(C1、C2)而构成。
4.如权利要求3所述的半导体装置，其特征在于，
上述第1电路(31a)和第2电路(31b)分别与上述电容器串联地具备电阻(R1、R2)。
5.如权利要求3所述的半导体装置，其特征在于，
上述第1电路(37a)和第2电路(37b)分别与上述电容器并联地具备电阻(R3、R4)。
6.如权利要求4所述的半导体装置，其特征在于，
上述第1电路(34a)和第2电路(34b)分别相对于上述电容器和上述电阻的串联电路并联地具备电阻(R3、R4)。
7.如权利要求2所述的半导体装置，其特征在于，
上述第1电路和第2电路分别由电阻(R3、R4)构成。
8.如权利要求2所述的半导体装置，其特征在于，
上述第1电路和第2电路分别由当施加电压超过规定电压时向通电状态转移的通电电路(ZD1、ZD2)构成。
9.如权利要求8所述的半导体装置，其特征在于，
上述通电电路由从二极管、齐纳二极管、MOS晶体管及双极晶体管中选择的1个或多个半导体元件构成，通过其正向电压、齐纳电压、阈值电压或该电压的组合构成上述规定电压。
10.如权利要求1～9中任一项所述的半导体装置，其特征在于，
上述控制电路(9)具备在提供对于输出上述控制信号而言所需要的直流电压的电源线间、夹着上述控制信号的输出端子(n2)而倒相连接着具有上述阈值电压的P沟道型晶体管(13)和N沟道型晶体管(14)的结构，上述检测电压被提供给这些晶体管的栅极。
11.如权利要求1～9中任一项所述的半导体装置，其特征在于，
上述控制电路(23、27)具备在提供对于输出上述控制信号而言所需要的直流电压的电源线间夹着上述控制信号的输出端子(n2)而串联连接着电阻(24、28)和具有上述阈值电压的晶体管(14、13)的结构，上述检测电压被提供给该晶体管的栅极。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于，
在上述开关元件的第2端子与栅极端子之间，具备当该端子间的电压超过被设定为比上述开关元件的第2端子与第1端子之间的耐压低的规定电压时向通电状态转移的第1电压控制电路(53)。
13.如权利要求12所述的半导体装置，其特征在于，
在上述开关元件的栅极端子与第1端子之间，具备当该端子间的电压超过被设定为比以上述开关元件的第1端子为基准的栅极端子的正向耐压小的规定电压时向通电状态转移的第2电压控制电路(56)。
14.如权利要求12所述的半导体装置，其特征在于，
在上述开关元件的栅极端子与第1端子之间，具备当该端子间的电压超过被设定为比以上述开关元件的第1端子为基准的栅极端子的负向耐压小的规定电压时向通电状态转移的第2电压控制电路(59)。
15.如权利要求12～14中任一项所述的半导体装置，其特征在于，
上述电压控制电路由从二极管、齐纳二极管、MOS晶体管及双极晶体管中选择的1个或多个半导体元件构成，通过其正向电压、齐纳电压、阈值电压或该电压的组合构成上述规定电压。
16.如权利要求1～15中任一项所述的半导体装置，其特征在于，
上述开关电路由N沟道型MOS晶体管(11)构成，具备在经过上述栅极驱动线到达上述开关元件的栅极端子的朝向上为正向的二极管(11a)。
17.一种半导体装置，其特征在于
具备：
开关元件(105)，根据在栅极端子(G)与第1端子(S)之间施加的栅极电压，使第2端子(D)与第1端子(S)之间的导通状态变化；
第1电压检测电路(106A、131A、134A、137A、140A、143A、147A、151A)，输出与在上述开关元件的第2端子与第1端子之间施加的电压对应的第1检测电压；
第2电压检测电路(106B、131B、134B、137B、140B、143B、147B、151B)，输出与在上述开关元件的第2端子与第1端子之间施加的电压对应的第2检测电压；
开关电路(108、168)，串联地设于与上述开关元件的栅极端子相连的栅极驱动线(110)，根据控制信号切换为高阻抗状态或低阻抗状态；
单向性元件(115)，连接在上述第2电压检测电路的输出端子与上述开关元件的栅极端子之间，从该输出端子朝向栅极端子流过电流；以及
控制电路(109、123、127)，具有阈值电压，该阈值电压被设定为，低于当在上述开关元件的第2端子与第1端子之间施加了应进行上述开关元件的电压保护动作的范围的电压时上述第1电压检测电路输出的第1检测电压，并且该阈值电压被设定为，高于当在上述开关元件的第2端子与第1端子之间施加了应不需要上述开关元件的电压保护动作的范围的电压时上述第1电压检测电路输出的第1检测电压，上述控制电路输出上述控制信号，该控制信号当上述第1检测电压为上述阈值电压以下时将上述开关电路切换为低阻抗状态，该控制信号当上述第1检测电压超过上述阈值电压时将上述开关电路切换为高阻抗状态；
上述第2电压检测电路的分压比被设定为，使得：当上述第1检测电压为上述控制电路的阈值电压以下时，上述第2检测电压变得比将上述开关元件的栅极阈值电压与上述单向性元件的通电电压相加而得到的电压低，当在上述开关元件的第2端子与第1端子之间施加了应进行上述电压保护动作的范围的电压时，上述第2检测电压变得比将上述开关元件的栅极阈值电压与上述单向性元件的通电电压相加而得到的电压高。
18.如权利要求17所述的半导体装置，其特征在于，
上述第1电压检测电路具备夹着上述第1检测电压的输出端子串联连接在上述开关元件的第2端子与第1端子之间的第1电路(C101、131Aa、134Aa、137Aa、143Aa、147Aa、151Aa)和第2电路(C102、131Ab、134Ab、137Ab、143Ab、147Ab、151Ab)；
上述第2电压检测电路具备夹着上述第2检测电压的输出端子串联连接在上述开关元件的第2端子与第1端子之间的第3电路(C103、131Ba、134Ba、137Ba、143Ba、147Ba、151Ba)和第4电路(C104、131Bb、134Bb、137Bb、143Bb、147Bb、151Bb)。
19.如权利要求18所述的半导体装置，其特征在于，
上述第1电路至第4电路分别具备电容器(C101、C102、C103、C104)而构成。
20.如权利要求19所述的半导体装置，其特征在于，
上述第1电路和第2电路以及/或者上述第3电路和第4电路，与上述电容器串联地具备电阻(R101、R102、R103、R104)。
21.如权利要求20所述的半导体装置，其特征在于，
上述第1电路至第4电路，在由电容器和电阻的串联电路构成的情况下与该串联电路并联地具备电阻(R105、R106、R107、R108)，在由电容器构成的情况下与该电容器并联地具备电阻(R105、R106、R107、R108)。
22.如权利要求19所述的半导体装置，其特征在于，
上述第1电路和第2电路以及/或者上述第3电路和第4电路，与上述电容器并联地具备电阻(R105、R106、R107、R108)。
23.如权利要求18～22中任一项所述的半导体装置，其特征在于，
上述第1电压检测电路及上述第2电压检测电路在上述第2电路及上述第4电路与上述开关元件的第1端子之间具备由该第1、第2电压检测电路共用的共通电路(C105、144、148、152)。
24.如权利要求23所述的半导体装置，其特征在于，
关于电容器及/或电阻的连接结构，上述共通电路具备与上述第1电路和第2电路或上述第3电路和第4电路相同的结构。
25.一种半导体装置，其特征在于，
具备：
开关元件(105)，根据施加在栅极端子(G)与第1端子(S)之间的栅极电压，使第2端子(D)与第1端子(S)之间的导通状态变化；
电压检测电路(156、159、ZD101)，输出与施加在上述开关元件的第2端子与第1端子之间的电压对应的第1检测电压；
开关电路(108、168)，串联地设于与上述开关元件的栅极端子相连的栅极驱动线，根据控制信号切换为高阻抗状态或低阻抗状态；
单向性元件(115)，连接在上述电压检测电路的输出端子与上述开关元件的栅极端子之间，从该输出端子朝向栅极端子流过电流；以及
控制电路(109)，具有阈值电压，该阈值电压被设定为，低于当在上述开关元件的第2端子与第1端子之间施加了应进行上述开关元件的电压保护动作的范围的电压时上述电压检测电路输出的第1检测电压，并且该阈值电压被设定为，高于当在上述开关元件的第2端子与第1端子之间施加了应不需要上述开关元件的电压保护动作的范围的电压时上述电压检测电路输出的第1检测电压，并且该阈值电压被设定为，低于将上述开关元件的栅极阈值电压和上述单向性元件的通电电压相加而得到的电压，上述控制电路输出上述控制信号，该控制信号当上述第1检测电压为上述阈值电压以下时将上述开关电路切换为低阻抗状态，该控制信号当上述第1检测电压超过上述阈值电压时将上述开关电路切换为高阻抗状态；
上述电压检测电路的分压比被设定为，使得当在上述开关元件的第2端子与第1端子之间施加了应进行上述电压保护动作的范围的电压时，上述第1检测电压变得比将上述开关元件的栅极阈值电压与上述单向性元件的通电电压相加而得到的电压高。
26.如权利要求25所述的半导体装置，其特征在于，
上述电压检测电路由夹着输出端子串联连接在上述开关元件的第2端子与第1端子之间的第1电路(ZD101、R111)和第2电路(ZD102、R112)构成。
27.如权利要求26所述的半导体装置，其特征在于，
上述第1电路和第2电路分别由电阻(R111、R112)构成。
28.如权利要求26所述的半导体装置，其特征在于，
上述第1电路和第2电路分别由当施加电压超过规定电压时向通电状态转移的通电电路(ZD101、ZD102)构成。
29.如权利要求28所述的半导体装置，其特征在于，
上述通电电路由从二极管、齐纳二极管、MOS晶体管及双极晶体管中选择的1个或多个半导体元件构成，由其正向电压、齐纳电压、阈值电压或这些电压的组合构成上述规定电压。
30.如权利要求17～29中任一项所述的半导体装置，其特征在于，
上述控制电路在提供对于输出上述控制信号而言所需要的直流电压的电源线间具备由具有上述阈值电压的晶体管(113、114)构成的倒相器电路，上述第1检测电压被提供给上述晶体管的栅极。
31.如权利要求1～30中任一项所述的半导体装置，其特征在于，
上述开关元件是GaN器件。
CN201380044765.9A 2012-08-30 2013-08-23 半导体装置 Expired - Fee Related CN104604134B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-190065 2012-08-30
JP2012190065A JP5630484B2 (ja) 2012-08-30 2012-08-30 半導体装置
JP2012-258499 2012-11-27
JP2012258499A JP5541349B2 (ja) 2012-11-27 2012-11-27 半導体装置
PCT/JP2013/004987 WO2014034063A1 (ja) 2012-08-30 2013-08-23 半導体装置

Publications (2)

Publication Number Publication Date
CN104604134A true CN104604134A (zh) 2015-05-06
CN104604134B CN104604134B (zh) 2017-06-30

Family

ID=50182901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044765.9A Expired - Fee Related CN104604134B (zh) 2012-08-30 2013-08-23 半导体装置

Country Status (3)

Country Link
US (1) US9203393B2 (zh)
CN (1) CN104604134B (zh)
WO (1) WO2014034063A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106877634A (zh) * 2015-10-15 2017-06-20 Tdk株式会社 开关驱动装置以及开关驱动方法
CN107980199A (zh) * 2015-08-07 2018-05-01 三菱电机株式会社 电源开关装置
CN110431723A (zh) * 2017-03-10 2019-11-08 株式会社村田制作所 电池装置、电池管理装置、电子设备、电动车辆、蓄电装置及电力系统
CN110447171A (zh) * 2017-04-25 2019-11-12 新电元工业株式会社 开关元件控制电路以及功率模块
CN110824322A (zh) * 2019-10-30 2020-02-21 英诺赛科（珠海）科技有限公司 量测高电子移动率晶体管之装置及方法
CN110932582A (zh) * 2018-09-04 2020-03-27 株式会社东芝 开关装置、电力转换装置、控制装置以及记录介质
CN110943722A (zh) * 2018-09-25 2020-03-31 富士电机株式会社 驱动电路
CN111095759A (zh) * 2017-09-25 2020-05-01 新电元工业株式会社 开关元件控制电路以及功率模块
CN111384854A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 一种开关电路和开关电源
CN111416602A (zh) * 2019-01-08 2020-07-14 三垦电气株式会社 半导体装置
CN111771322A (zh) * 2018-02-28 2020-10-13 松下知识产权经营株式会社 开关电路
CN111819358A (zh) * 2018-03-13 2020-10-23 罗姆股份有限公司 开关控制电路、点火器
CN112534720A (zh) * 2018-08-06 2021-03-19 株式会社电装 驱动电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040890B (zh) * 2012-01-05 2017-06-06 施耐德电气It公司 用于控制半导体开关器件的装置
WO2015114802A1 (ja) * 2014-01-31 2015-08-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
DE112015006874T5 (de) 2015-09-03 2018-05-30 Mitsubishi Electric Corporation Leistungswandler
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
DE102017202184A1 (de) 2017-02-13 2018-08-16 Robert Bosch Gmbh Schaltungsanordnung zum Erhöhen der Freilaufspannung einer induktiven Last und Endstufe
US11081955B2 (en) * 2017-04-10 2021-08-03 Texas Instruments Incorporated Unidirectional ring mitigation in a voltage converter
US10110216B1 (en) * 2017-06-30 2018-10-23 Dialog Semiconductor (Uk) Limited Over voltage protection of a transistor device
JP6418350B1 (ja) * 2018-07-25 2018-11-07 富士電機株式会社 駆動装置およびスイッチング装置
US10756726B2 (en) 2018-10-01 2020-08-25 Texas Instruments Incorporated Systems with power transistors, transistors coupled to the gates of the power transistors, and capacitive dividers coupled to the power transistors
CN111416605B (zh) * 2019-01-06 2024-04-12 广州市金矢电子有限公司 半控型器件驱动装置
US11695405B2 (en) * 2019-06-18 2023-07-04 Abb Schweiz Ag Short circuit protection for semiconductor switches
JP7378372B2 (ja) 2020-09-18 2023-11-13 株式会社東芝 半導体装置
CN117318684B (zh) * 2023-11-30 2024-05-07 深圳青铜剑技术有限公司 关断电路和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015670A1 (en) * 1999-11-05 2001-08-23 Hitachi, Ltd. Semiconductor power converting apparatus
US6385028B1 (en) * 1998-06-19 2002-05-07 Denso Corporation Surge preventing circuit for an insulated gate type transistor
US20050258890A1 (en) * 2004-05-19 2005-11-24 Renesas Technology Corp. Switching control circuit with reduced dead time
CN101102075A (zh) * 2006-07-03 2008-01-09 株式会社东芝 开关元件驱动电路
JP2008061290A (ja) * 2006-08-29 2008-03-13 Nissan Motor Co Ltd インバータ装置
CN102545559A (zh) * 2010-12-06 2012-07-04 三垦电气株式会社 栅极驱动电路及半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122035A (ja) 1991-05-10 1993-05-18 Fuji Electric Co Ltd 駆動電源内蔵型半導体装置
US5717343A (en) * 1996-07-23 1998-02-10 Pericom Semiconductor Corp. High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
JP2000059191A (ja) 1998-08-05 2000-02-25 Toshiba Corp 半導体スイッチ
JP2000299922A (ja) 1999-02-12 2000-10-24 Yazaki Corp 電源供給制御装置および電源供給制御方法
EP1115203B1 (en) 1999-06-18 2006-11-08 Matsushita Electric Industrial Co., Ltd. Output controller
JP2002044934A (ja) 2000-07-19 2002-02-08 Hitachi Ltd 半導体電力変換装置
JP2002084174A (ja) 2000-09-08 2002-03-22 Denso Corp 負荷駆動回路
JP3899450B2 (ja) 2000-12-04 2007-03-28 株式会社日立製作所 半導体電力変換装置
JP3812353B2 (ja) * 2001-03-19 2006-08-23 株式会社日立製作所 半導体電力変換装置
JP5040387B2 (ja) * 2007-03-20 2012-10-03 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385028B1 (en) * 1998-06-19 2002-05-07 Denso Corporation Surge preventing circuit for an insulated gate type transistor
US20010015670A1 (en) * 1999-11-05 2001-08-23 Hitachi, Ltd. Semiconductor power converting apparatus
US20050258890A1 (en) * 2004-05-19 2005-11-24 Renesas Technology Corp. Switching control circuit with reduced dead time
CN101102075A (zh) * 2006-07-03 2008-01-09 株式会社东芝 开关元件驱动电路
JP2008061290A (ja) * 2006-08-29 2008-03-13 Nissan Motor Co Ltd インバータ装置
CN102545559A (zh) * 2010-12-06 2012-07-04 三垦电气株式会社 栅极驱动电路及半导体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107980199A (zh) * 2015-08-07 2018-05-01 三菱电机株式会社 电源开关装置
CN107980199B (zh) * 2015-08-07 2020-03-27 三菱电机株式会社 电源开关装置
CN106877634B (zh) * 2015-10-15 2019-04-09 Tdk株式会社 开关驱动装置以及开关驱动方法
CN106877634A (zh) * 2015-10-15 2017-06-20 Tdk株式会社 开关驱动装置以及开关驱动方法
CN110431723A (zh) * 2017-03-10 2019-11-08 株式会社村田制作所 电池装置、电池管理装置、电子设备、电动车辆、蓄电装置及电力系统
CN110431723B (zh) * 2017-03-10 2023-06-09 株式会社村田制作所 电池装置、电池管理装置、电子设备、电动车辆、蓄电装置及电力系统
CN110447171A (zh) * 2017-04-25 2019-11-12 新电元工业株式会社 开关元件控制电路以及功率模块
CN111095759A (zh) * 2017-09-25 2020-05-01 新电元工业株式会社 开关元件控制电路以及功率模块
CN111095759B (zh) * 2017-09-25 2023-05-26 新电元工业株式会社 开关元件控制电路以及功率模块
CN111771322A (zh) * 2018-02-28 2020-10-13 松下知识产权经营株式会社 开关电路
CN111819358A (zh) * 2018-03-13 2020-10-23 罗姆股份有限公司 开关控制电路、点火器
CN112534720B (zh) * 2018-08-06 2023-12-26 株式会社电装 驱动电路
CN112534720A (zh) * 2018-08-06 2021-03-19 株式会社电装 驱动电路
CN110932582B (zh) * 2018-09-04 2023-01-10 株式会社东芝 开关装置、电力转换装置、控制装置以及记录介质
CN110932582A (zh) * 2018-09-04 2020-03-27 株式会社东芝 开关装置、电力转换装置、控制装置以及记录介质
CN110943722B (zh) * 2018-09-25 2024-05-07 富士电机株式会社 驱动电路
CN110943722A (zh) * 2018-09-25 2020-03-31 富士电机株式会社 驱动电路
CN111384854A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 一种开关电路和开关电源
CN111416602A (zh) * 2019-01-08 2020-07-14 三垦电气株式会社 半导体装置
CN110824322A (zh) * 2019-10-30 2020-02-21 英诺赛科（珠海）科技有限公司 量测高电子移动率晶体管之装置及方法
US11747389B2 (en) 2019-10-30 2023-09-05 Innoscience (Zhuhai) Technology Co., Ltd. Device and method for measuring high electron mobility transistor
CN110824322B (zh) * 2019-10-30 2022-02-15 英诺赛科（珠海）科技有限公司 量测高电子移动率晶体管之装置及方法

Also Published As

Publication number Publication date
WO2014034063A1 (ja) 2014-03-06
CN104604134B (zh) 2017-06-30
US9203393B2 (en) 2015-12-01
US20150155863A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN104604134A (zh) 半导体装置
CN105577153B (zh) 半导体装置
KR101571952B1 (ko) 스위칭 회로 및 반도체 모듈
US10063224B2 (en) Driver circuit and semiconductor module having same
EP3396860B1 (en) Electronic circuit
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
US9264022B2 (en) Level shift circuit
US9595954B2 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
EP3787164A1 (en) Gate drive circuit and gate drive method
CN101326717A (zh) 发射极开关结构的驱动电路
CN105518993B (zh) 缓冲电路
JP5630484B2 (ja) 半導体装置
CN110739941A (zh) 半导体装置
US10014763B2 (en) Protection circuit for semiconductor switching element, and power conversion device
US20130328537A1 (en) Buck converter with reverse current protection, and a photovoltaic system
CN215498914U (zh) 一种用于e型氮化镓器件的开关
CN115632539A (zh) 具有能量收集栅极驱动器的集成功率器件
CN103684369A (zh) 半导体开关的有源箝位
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
US8742802B2 (en) Gate driving circuit
US20190386655A1 (en) Power module, reverse-conducting igbt, and drive circuit
JP2014107662A (ja) 半導体装置
US10468971B2 (en) Power converter configured for limiting switching overvoltage
US11799468B2 (en) Semiconductor device and control system
US20240204774A1 (en) Voltage-source gate drive having shunt capacitors and shunt resistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

Termination date: 20200823