CN111771322A - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN111771322A
CN111771322A CN201980014358.0A CN201980014358A CN111771322A CN 111771322 A CN111771322 A CN 111771322A CN 201980014358 A CN201980014358 A CN 201980014358A CN 111771322 A CN111771322 A CN 111771322A
Authority
CN
China
Prior art keywords
terminal
gate
switching element
switching circuit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980014358.0A
Other languages
English (en)
Inventor
有泽大治郎
东武志
山本大介
南善久
柳原学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN111771322A publication Critical patent/CN111771322A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

开关电路(30)具备：开关元件(38)、驱动部(30a)、被连接于开关元件(38)的源极端子(S31)与栅极端子(G31)之间的二极管(37)、被连接于驱动部(30a)与开关元件(38)的栅极端子(G31)之间的电阻器(33)、与电阻器(33)并联连接且具有电容器(35)和电阻器(33)的串联电路、以及二极管(36)，该二极管(36)在开关元件(38)的栅极端子(G31)侧具有阳极，在驱动部(30a)的第2输出端子(OUT32)侧具有阴极。二极管(36)至少与被串联连接的电容器(35)以及电阻器(34)之中的电容器(35)并联连接。

Description

开关电路
技术领域
本发明涉及对开关元件进行驱动的开关电路，尤其涉及将常闭型的结型场效应晶体管作为开关元件来进行驱动的电路。
背景技术
在开关电源或逆变器等设备中，通过采用开关元件并提高开关元件的开关频率，从而能够使电容器或变压器等电路部件小型化。近些年，作为这种高频用途的开关元件，以GaN晶体管为代表的利用了宽带隙型的化合物半导体的常闭型的结型场效应晶体管受到关注。
于是，作为开关元件，针对驱动常闭型的结型场效应晶体管的开关电路曾经提出了各种技术(例如，参照专利文献1、2)。另外，以下将成为开关电路进行驱动的对象的晶体管也简单称为“开关元件”。
在专利文献1的技术中，作为对开关元件进行驱动的驱动电路，公开了在构成驱动信号产生电路的第1开关元件以及第2开关元件的各自的输出端子与开关元件的栅极端子之间连接多个电阻器以及一个电容器的电路。据此，能够对开关元件的栅极充电电流以及放电电流进行独立的且最佳的调整，并且能够防止开关元件的导通时以及关断时的误动作。另外，以后也将开关元件的导通以及关断分别简单称为“导通”以及“关断”。
并且，在专利文献2的技术中，作为对开关元件进行驱动的驱动电路，公开的电路是，在驱动信号产生电路与开关元件的栅极端子之间连接电容器、而且在开关元件的栅极端子与源极端子之间连接由整流元件以及齐纳二极管构成的逆偏压生成电路。据此，关断动作被高速化。
(现有技术文献)
(专利文献)
专利文献1 国际公开第2017/081856号
专利文献2 日本特开2016-40967号公报
然而，在专利文献1的技术中存在的问题是，在关断时会给开关元件的栅极-源极间施加过大的负偏压，从而会发生针对开关元件的栅极耐压的不良状况，并且会出现回流动作时的损失(即功率消耗)增大。在此，回流动作是指，当流入到连接于开关元件的电感性负载的电流被截止时，电流会经由开关元件继续流入到电感性负载。
并且，在专利文献1的技术中，为了使在导通时被充电到开关元件的栅极端子的电荷短时间放电，而需要使被连接在第1开关元件的输出端子与开关元件的栅极端子之间的电阻器的电阻值减小，但是在将这些电阻值降低得过小时，开关元件的栅极电压会超过耐压，从而出现驱动损失增大等问题，因此，即使将其电阻值减小，也是有限度的。据此出现的问题是，在开关元件期待的高频动作受到限制。
并且，在专利文献2的技术中，在开关元件的栅极电极为欧姆接合的类型的情况下，在导通时即使栅极-源极间电压为2.5～3V，在栅极-源极间也会有几mA～几十mA左右的电流流入，因此，出现栅极-源极间电压降低，不能维持导通状态的问题。
并且，在专利文献2的技术中，在开关元件处于关断状态时，由于电感性负载等的影响，在以源极电位为基准，漏极电压上升的情况下，由于给漏极-栅极间的寄生电容的充电电流也会流入到被连接在驱动信号产生电路与开关元件的栅极端子之间的电容器，因此，电容器会再次放电，栅极-源极间电位增加，当该增加的栅极-源极间电位超过开关元件的阈值的情况下，则有可能引起误触发。另外，误触发是指，开关元件因出错而导通。
发明内容
于是，本发明鉴于上述问题点，目的在于提供一种对开关元件进行驱动的开关电路，该开关电路能够抑制针对开关元件的栅极耐压不良的发生，抑制回流动作时的损失，缓和开关元件的高频动作的极限，更确实地维持导通时的导通状态，并且能够抑制误触发的发生。
为了达成上述的目的，本发明的一个形态所涉及的开关电路具备：具有源极端子、漏极端子以及栅极端子的常闭型的结型场效应晶体管；驱动部，该驱动部具有第1电源输入端子、第1输出端子、第2电源输入端子、第2输出端子、以及输入端子，所述第1输出端子输出所述第1电源输入端子的电位或高阻抗状态，所述第2输出端子输出所述第2电源输入端子的电位或高阻抗状态，所述输入端子用于对第1输出状态与第2输出状态进行切换，所述第1输出状态是指，由所述第1输出端子输出所述第1电源输入端子的电位、且由所述第2输出端子输出高阻抗状态，所述第2输出状态是指，由所述第1输出端子输出高阻抗状态、且由所述第2输出端子输出所述第2电源输入端子的电位；第1整流元件，被连接于所述源极端子与所述栅极端子之间，且在所述源极端子侧具有阳极，在所述栅极端子侧具有阴极；第1电阻器，被连接于所述第1输出端子与所述栅极端子之间；串联电路，与所述第1电阻器并联连接，且具有被串联连接的电容器和第2电阻器；以及第2整流元件，在所述栅极端子侧具有阳极，在所述第2输出端子侧具有阴极，所述源极端子与所述第2电源输入端子连接，所述第2整流元件至少与被串联连接的所述电容器以及所述第2电阻器之中的所述电容器并联连接。
通过本发明，能够提供一种对开关元件进行驱动的开关电路，该开关电路能够抑制针对开关元件的栅极耐压不良的发生，抑制回流动作时的损失，缓和开关元件的高频动作的极限，更确实地维持导通时的导通状态，并且能够抑制误触发的发生。
附图说明
图1是专利文献1中公开的以往的开关电路的电路图。
图2是专利文献2中公开的以往的开关电路的电路图。
图3是实施方式所涉及的半桥电路的电路图。
图4是示出与实施方式所涉及的半桥电路中的开关元件的驱动相关联的信号的波形的图。
图5是示出实施方式所涉及的半桥电路的第1动作的时间图。
图6是示出实施方式所涉及的半桥电路的第2动作的时间图。
图7是实施方式的变形例1所涉及的开关电路的电路图。
图8是示出将实施方式的变形例1所涉及的开关电路作为低侧的开关电路而适用了半桥电路的第2动作的时间图。
图9是实施方式的变形例2所涉及的开关电路的电路图。
图10是示出将实施方式的变形例2所涉及的开关电路作为低侧的开关电路而适用了半桥电路的第2动作的时间图。
图11是实施方式的变形例3所涉及的开关电路的电路图。
图12是示出将实施方式的变形例3所涉及的开关电路作为高侧以及低侧的开关电路而适用了半桥电路的第1动作的时间图。
图13是示出将实施方式的变形例3所涉及的开关电路作为高侧以及低侧的开关电路而适用了半桥电路的第2动作的时间图。
图14是实施方式的变形例4所涉及的开关电路的电路图。
图15是示出将实施方式的变形例4所涉及的开关电路作为高侧以及低侧的开关电路而适用了半桥电路的第1动作的时间图。
图16是示出将实施方式的变形例4所涉及的开关电路作为高侧以及低侧的开关电路而适用了半桥电路的第2动作的时间图。
图17是实施方式的变形例5所涉及的开关电路的电路图。
图18是实施方式的变形例5的变化所涉及的开关电路的电路图。
图19是实施方式的变形例5的其他的变化所涉及的开关电路的电路图。
具体实施方式
(成为本发明的基础的见解)
首先，对直到考虑到本发明所涉及的开关电路的本领域技术人员的见解进行说明。
(1)关于专利文献1的技术
图1是专利文献1中公开的以往的开关电路的电路图。该开关电路由驱动电路52、主开关元件51构成。驱动电路52具备：由电容器60、逆变器70、PMOS的晶体管53以及NMOS的晶体管54构成的驱动信号产生电路；以及被连接在驱动信号产生电路与主开关元件51之间的电阻器55、56、58、59和电容器57。
根据这种构成，通过对主开关元件51的导通时以及关断时的栅极电流路径进行分离，从而能够对充电电流以及放电电流进行独立的且最佳的调整，并且能够防止导通时以及关断时的误动作。因此，通过对主开关元件51调整开关速度、并且降低开关电路中的寄生效应、或抑制寄生效应的影响，从而实现被稳定控制的开关电路。
然而，在专利文献1的技术中存在第1个问题，即在电容器57的容量值或电源电压VDD大的情况下，在关断时会对主开关元件51的栅极-源极间施加过大的负偏压，从而发生针对主开关元件51的栅极耐压不良，回流动作时的损失增大。
并且，在专利文献1的技术中存在第2个问题，即在为了使在导通时被充电到主开关元件51的栅极端子电荷能够短时间的放电，则需要使电阻器55以及56的电阻值变小，但是若将这些电阻值降低得过小，则出现主开关元件51的栅极电压超过耐压，而出现驱动损失增大等问题，因此，使电阻器55以及56的电阻值变小是有限度的。这样，在主开关元件51所期待的高频动作具有极限。
(2)关于专利文献2的技术
图2是专利文献2中公开的以往的开关电路的电路图。该开关电路由驱动信号产生电路80、开关元件Q11、以及被连接于驱动信号产生电路80与开关元件Q11之间的电容器C12和逆偏压生成电路84构成。
根据这种构成，由于通过电容器C12的容量与开关元件Q11的输入容量(即寄生容量)进行了电压分割，因此，开关元件Q11的输入容量看上去变小了。这样，导通时的开关元件Q11的栅极端子的电压被低电压化，开关元件Q11的导通动作成为高速且被高效化。而且，在开关元件Q11的栅极端子与源极端子之间被连接了由二极管D11和齐纳二极管ZD11的串联电路构成的逆偏压生成电路84。据此，在关断时，针对开关元件Q11的栅极而言，与以往相比由于被施加了强的逆偏压，因此，开关元件Q11的关断动作被高速化。
然而，在专利文献2的技术中存在第3个问题，即在开关元件Q11的栅极电极为欧姆接合的类型的情况下，在导通时，即使栅极-源极间电压为2.5～3V，在栅极-源极间也会流入几mA～几十mA左右的电流，因此，栅极-源极间电压降低，从而不能维持导通状态。
并且，在专利文献2的技术中存在第4个问题，即在关断时，由于电感性负载等影响，在以源极电位为基准，漏极电压上升的情况下，由于给栅极-漏极间的寄生电容的充电电流也会流入到电容器C12，因此电容器C12再次放电，栅极-源极间电位增加，当该增加的栅极-源极间电位超过开关元件Q11的阈值的情况下，则有可能引起误触发。
(3)解决方案
于是，为了解决上述的专利文献1的技术中的第1和第2个问题、以及上述的专利文献2的技术中的第3和第4个问题，本发明所涉及的开关电路具备：具有源极端子、漏极端子以及栅极端子的常闭型的结型场效应晶体管；驱动部，该驱动部具有第1电源输入端子、第1输出端子、第2电源输入端子、第2输出端子、以及输入端子，所述第1输出端子输出所述第1电源输入端子的电位或高阻抗状态，所述第2输出端子输出所述第2电源输入端子的电位或高阻抗状态，所述输入端子用于对第1输出状态与第2输出状态进行切换，所述第1输出状态是指，由所述第1输出端子输出所述第1电源输入端子的电位、且由所述第2输出端子输出高阻抗状态，所述第2输出状态是指，由所述第1输出端子输出高阻抗状态、且由所述第2输出端子输出所述第2电源输入端子的电位；第1整流元件，被连接于所述源极端子与所述栅极端子之间，且在所述源极端子侧具有阳极，在所述栅极端子侧具有阴极；第1电阻器，被连接于所述第1输出端子与所述栅极端子之间；串联电路，与所述第1电阻器并联连接，且具有被串联连接的电容器和第2电阻器；以及第2整流元件，在所述栅极端子侧具有阳极，在所述第2输出端子侧具有阴极，所述源极端子与所述第2电源输入端子连接，所述第2整流元件至少与被串联连接的所述电容器以及所述第2电阻器之中的所述电容器并联连接。
(实施方式)
以下利用附图对本发明的实施方式进行详细说明。另外，以下将要说明的实施方式均为示出本发明的一个具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接形态、波形、定时等均为一个例子，其主旨并非是对本发明进行限定。并且，对于没有记载在实施方式的构成要素之中的示出本发明的最上位概念的独立技术方案中的构成要素，作为任意的构成要素来说明。并且，各个图并非必需是严谨的图示。在各个图中，对于实质上相同的构成赋予相同的编号，并有省略或简化重复说明的情况。
图3是实施方式所涉及的半桥电路10的电路图。关于半桥电路10，在高侧具备开关电路20、逆变器11、电源12、以及输入端子B，在低侧具备开关电路30、逆变器13、电源14、以及输入端子A。并且，半桥电路10还具备作为电感性负载的电感器15、以及负载用的电源16。
高侧以及低侧由相同的电路构成。在此，针对高侧来对其详细构成进行说明。
电源12向开关电路20提供直流电压VDD。
逆变器11是将被输入到输入端子B的信号进行逻辑反转，并输出到开关电路20的缓冲器。
开关电路20具备开关元件28、驱动部20a、电阻器23和24、电容器25、以及二极管26和27。
开关元件28是具有源极端子S21、漏极端子D21以及栅极端子G21的常闭型的结型场效应晶体管，例如是利用作为宽带隙型的化合物半导体的GaN(氮化镓)，来使常闭动作和大电流以及低导通电阻均成立的晶体管。具体而言，开关元件28例如是具有由p型氮化物半导体、以及与该p型氮化物半导体欧姆接触(即欧姆接合)的栅极电极构成的栅极部的GaN-GIT(Gallium Nitride Gate Injection Transistor)等GaN晶体管。
在GaN晶体管中，通过在栅极部采用p型氮化物半导体，从而容易实现常闭型。而且，由于栅极电极与p型氮化物半导体欧姆接触，因此，即使过大的正电压被施加到栅极，也能够作为栅极电流来流动，从而可靠性增高。另外，当栅极电极与p型氮化物半导体肖特基接合时，栅极电流不容易流动。然而，在过大的正电压被施加到栅极的情况下，作为肖特基接合由于成为逆偏压，因此肖特基接合引起击穿，栅极部容易被损坏。
驱动部20a是由栅极端子G22以及G23彼此连接的开关元件21以及22构成的驱动信号产生电路，具有：第1电源输入端子V21；第1输出端子OUT21，输出第1电源输入端子V21的电位VDD或高阻抗状态；第2电源输入端子V22；第2输出端子OUT22，输出第2电源输入端子V22的电位GND或高阻抗状态；以及输入端子IN21，用于对第1输出状态与第2输出状态进行切换，所述第1输出状态是指，从第1输出端子OUT21输出第1电源输入端子V21的电位VDD，且从第2输出端子OUT22输出高阻抗状态，所述第2输出状态是指，从第1输出端子OUT21输出高阻抗状态，且从第2输出端子OUT22输出第2电源输入端子V22的电位GND。在本实施方式中，开关元件21是PMOS晶体管，源极端子S22与第1电源输入端子V21连接，漏极端子D22与第1输出端子OUT21连接。并且，开关元件22是NMOS晶体管，源极端子S23与第2电源输入端子V22连接，漏极端子D23与第2输出端子OUT22连接。
二极管27被连接在开关元件28的源极端子S21与栅极端子G21之间，是第1整流元件的一个例子，在源极端子S21侧具有阳极，在栅极端子G21侧具有阴极。
电阻器23是第1电阻器的一个例子，被连接在第1输出端子OUT21与开关元件28的栅极端子G21之间。
电阻器24是第2电阻器的一个例子，与电容器25串联连接。由电阻器24与电容器25构成的串联电路，与电阻器23并联连接。
二极管26是第2整流元件的一个例子，在开关元件28的栅极端子G21侧具有阳极，在第2输出端子OUT22侧具有阴极。
另外，开关元件28的源极端子S21与第2电源输入端子V22连接。
并且，二极管26至少与被串联连接的电容器25以及电阻器24之中的电容器25并联连接。在本实施方式中，二极管26仅与被串联连接的电容器25以及电阻器24之中的电容器25并联连接。即，二极管26的阴极被连接在电容器25与电阻器24的连接点。
关于低侧的开关电路30也是同样，具备与高侧的开关电路20相同的构成。即，开关电路30具备开关元件38、驱动部30a、电阻器33和34、电容器35、二极管36和37。驱动部30a由开关元件31以及开关元件32构成，具有第1电源输入端子V31、第1输出端子OUT31、第2电源输入端子V32、第2输出端子OUT32、以及输入端子IN31，开关元件31具有栅极端子G32、源极端子S32以及漏极端子D32，开关元件32具有栅极端子G33、源极端子S33以及漏极端子D33。
接着，对具有以上这种构成的实施方式所涉及的半桥电路10的动作进行说明。
图4是示出与实施方式所涉及的半桥电路10中的开关元件28以及38的驱动相关的信号的波形的图。由于在高侧以及低侧均为相同的波形，因此仅示出高侧的波形。“栅极-源极间电压”示出开关元件28的栅极-源极间电压的波形，“栅极端子电流”示出流入到开关元件28的栅极端子G21的电流的波形，“电容器25两端电压(两端的电压)”示出电容器25的两端电压的波形。
如“栅极-源极间电压”的波形所示，按照输入端子B的输入信号的High以及Low(未图示)，由于驱动部20a对第1输出状态以及第2输出状态交替地获得，因此，栅极-源极间电压在使开关元件28导通的High、与使开关元件28关断的Low之间交替反复。在此，由于第1电源输入端子V21的电源电压VDD经由电阻器23被施加到开关元件28的栅极端子G21，栅极-源极间电压的High成为由开关元件28的栅极所具有的二极管特性来决定的电位VGSF(栅极钳位电压)。据此，通过被连接于驱动部20a与开关元件28的栅极端子G21之间的电阻器23，从而能够确实地维持开关元件28的导通状态，解消了针对专利文献2的第3个问题。
另外，栅极-源极间电压的Low成为由二极管27的顺方向电压VfD1决定的负的电位VfD1。并且，在“栅极-源极间电压”的波形中，上升沿波形会因电容器25的增加速度作用而出现过冲。与电容器25串联连接的电阻器24不仅具有调整增加速度的作用，而且具有抑制栅极-源极间电压的振动的作用，据此，能够抑制开关元件28的误动作。
并且，如“栅极端子电流”的波形所示，栅极端子电流由于开关元件28的栅极容量的影响，在栅极-源极间电压开始上升以及开始下降时，会暂时性地流动大的电流。在开关元件28为导通的稳定状态时，栅极端子电流成为(VDD-VGSF)/R1的电流值。R1是电阻器23的电阻值。这样，电阻器23在导通稳定时，对从驱动部20a流入到开关元件28的电流进行调整。
如“电容器25两端的电压”的波形所示，电容器25的两端的电压按照输入端子B的输入信号的High以及Low(未图示)，反复交替成为充电时的电压与放电时的电压。在此，充电时的电压为(VDD-VGSF)，放电时的电压为VfD1。
图5是示出实施方式所涉及的半桥电路10的第1动作的时间图。在此，第1动作是指，高侧的开关元件28从导通状态变化为关断状态，相反，低侧的开关元件38从关断状态变化为导通状态。并且，“B”表示被输入到高侧的输入端子B的信号，“A”表示被输入到低侧的输入端子A的信号，“High-side VGS”表示高侧的开关元件28的栅极-源极间电压，“Low-side VGS”表示低侧的开关元件38的栅极-源极间电压，“Low-side IGD”表示低侧的开关元件38的栅极-漏极电流，“Low-side VDS”表示低侧的开关元件38的漏极-源极间电压。
如“B”、“A”的波形所示，在本图中示出，高侧的输入端子B的输入信号从High变化为Low的定时，以及低侧的输入端子A的输入信号从Low变化为High时的定时。
如“High-side VGS”的波形所示，在高侧通过输入端子B的输入信号从High变化为Low，从而，从开关元件21为导通且开关元件22为关断的第1输出状态，变化为开关元件21为关断且开关元件22为导通的第2输出状态，这样，开关元件28的栅极-源极间电压VGS从导通的High(即电位VGSF)变化为关断的Low(即负的电位VfD1)。
并且，如“Low-side VGS”的波形所示，在低侧通过输入端子A的输入信号从Low变化为High，从而，从开关元件31为关断且开关元件32为导通的第2输出状态，变化为开关元件31为导通且开关元件32为关断的第1输出状态，这样，开关元件38的栅极-源极间电压VGS从关断的Low(即负的电位VfD1)变化为导通的High(即电位VGSF)。另外，电压VfD1为二极管37的顺方向电压。并且，电位VGSF是由开关元件38的栅极所具有的二极管特性决定的栅极钳位电压。并且，图中的“Vth”是开关元件38的阈值电压。
并且，如“Low-side IGD”的波形所示，当高侧的开关元件28从导通状态成为关断状态时，在低侧虽然开关元件38为关断状态，但是由于作为电感性负载的电感器15的影响，向电感器15流动的电流则将要从开关元件38的源极朝向漏极流动。为此，漏极-源极间电压VDS急剧下降，被充电到栅极-漏极间电容CGD的电荷被快速放电。据此，在从栅极端子G31经由栅极-漏极间电容CGD至漏极端子D31的路径中流动栅极-漏极电流IGD。该栅极-漏极电流IGD的大小，是依存于栅极-漏极间电容CGD、与栅极-漏极间电容CGD的两端电压v的变化率而决定的值(即CGD×dv/dt)。在此，由于开关元件38的栅极端子G31的电位由二极管36被钳位，因此不会对栅极电位产生影响(即能够抑制开关元件38的导通)。
并且，如“Low-side VDS”的波形所示，在低侧的开关元件38的回流动作中，虽然开关元件38的漏极-源极间电压VDS下降，但是由于二极管37，栅极-源极间电压VGS不会减少而成为一个固定值(即-VfD1)。开关元件38使回流电流从源极向漏极通电，为了进行回流动作，需要使漏极电压成为比栅极电压低源极-漏极电压VSD的电压。因此，漏极-源极间电压VDS下降之后，负的电位(具体而言，负的电位(源极-漏极电压VSD+VfD1))。据此，因给栅极端子G31的负偏压的増大而造成的开关元件38的栅极的耐压破坏或因回流动作而导致的损失的恶化得到抑制。据此，关于专利文献1的第1个问题得到解消。
图6是示出实施方式所涉及的半桥电路10的第2动作的时间图。在此，第2动作是指，高侧的开关元件28从关断状态变化为导通状态，相反，低侧的开关元件38从导通状态变化为关断状态。该图中示出的信号与图4相同。
如“B”、“A”的波形所示，在本图中示出了，高侧的输入端子B的输入信号从Low变化为High的定时，低侧的输入端子A的输入信号从High变化为Low的定时。
如“High-side VGS”的波形所示，通过在高侧，输入端子B的输入信号从Low变化为High，从而，从开关元件21关断且开关元件22导通的第2输出状态，变化为开关元件21导通且开关元件22关断的第1输出状态，这样，开关元件28的栅极-源极间电压VGS从关断的Low(即负的电位VfD1)变化为导通的High(即电位VGSF)。另外，图中的“Vth”是开关元件28的阈值电压。
并且，如“Low-side VGS”的波形所示，通过在低侧，输入端子A的输入信号从High变化为Low，从而，从开关元件31导通且开关元件32关断的第1输出状态，变化为开关元件31关断且开关元件32导通的第2输出状态，这样，开关元件38的栅极-源极间电压VGS从导通的High变化为关断Low(即负的电位VfD1)。在此之后，在高侧的开关元件28导通时(即在“High-side VGS”，栅极-源极间电压VGS成为High时)，在低侧，由于在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，从而经由开关元件38的栅极-漏极间电容CGD，从漏极端子D31向栅极端子G31施加电压，栅极-源极间电压VGS基于“Low-side IGD”的波形中所述的理由，上升到相当于二极管36的顺方向电压的电位VfD2。另外，电位VfD2也比开关元件38的阈值电压Vth低。并且，图中的期间(i)以及(ii)分别是栅极-源极间电压VGS在上升过程中的开始上升期间以及上升后的期间。
并且，如“Low-side IGD”的波形所示，在高侧的开关元件28导通时(在“High-sideVGS”，栅极-源极间电压VGS成为High时)，在低侧如以上所述，由于在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，因此，栅极-漏极电流IGD(即负的栅极-漏极电流IGD)从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35以及二极管36的并联电路，并且经由开关元件32流向GND。
更具体而言，在上述期间(i)中，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35、以及开关元件32，流向GND，电容器35的电压逐渐増大而达到电压VfD2。在此之后(即在期间(ii))，通过二极管36进行钳位，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、二极管36以及开关元件32，流向GND。据此，如“Low-side VGS”的波形所示，栅极-源极间电压VGS虽然上升到相当于二极管36的顺方向电压的电位VfD2，由于不超过开关元件38的阈值电压Vth，因此能够抑制开关元件28以及38的同时导通而导致的误触发，从而解消了针对专利文献2的第4个问题。并且，通过二极管36，从而不会使电阻器33以及34的电阻值变小，这样，由于被充电到开关元件38的栅极端子G31的电荷能够短时间内放电，因此，能够缓和开关元件38的高频动作的极限，解消了针对专利文献1的第2个问题。
并且，如“Low-side VDS”的波形所示，在高侧的开关元件28导通时(即在“High-side VGS”，栅极-源极间电压VGS成为High时)，在低侧如以上所述，由于在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，因此，开关元件38的漏极-源极间电压VDS上升。
如以上所述，本实施方式所涉及的开关电路30(并且，开关电路20也是同样)具备：作为常闭型的结型场效应晶体管的开关元件38，该开关元件38具有源极端子S31、漏极端子D31以及栅极端子G31；驱动部30a，具有第1电源输入端子V31、输出第1电源输入端子V31的电位VDD或高阻抗状态的第1输出端子OUT31、第2电源输入端子V32、输出第2电源输入端子V32的电位GND或高阻抗状态的第2输出端子OUT32、以及对第1输出状态与第2输出状态进行切换的输入端子IN31？，所述第1状态是指，由第1输出端子OUT31输出第1电源输入端子V31的电位VDD且由第2输出端子OUT32输出高阻抗状态，所述第2状态是指，由第1输出端子OUT31输出高阻抗状态且由第2输出端子OUT32输出第2电源输入端子V32的电位GND；作为第1整流元件的二极管37，该二极管37被连接在开关元件38的源极端子S31与栅极端子G31之间，在源极端子S31侧具有阳极，在栅极端子G31侧具有阴极；作为第1电阻器的电阻器33，被连接在第1输出端子OUT31与开关元件38的栅极端子G31之间；与第1电阻器并联连接的串联电路，该串联电路具有串联连接的电容器35和电阻器33；以及作为第2整流元件的二极管36，该二极管36在开关元件38的栅极端子G31侧具有阳极，在第2输出端子OUT32侧具有阴极。开关元件38的源极端子S31与第2电源输入端子V32连接，二极管36至少与串联连接的电容器35和电阻器34之中的电容器35(在此，仅与电容器35)并联连接。
据此，由于在开关元件38的栅极端子G31与源极端子S31之间连接二极管37，从而能够抑制因给栅极端子G31的负偏压増大而造成的开关元件38的栅极的耐压破坏或因回流动作而造成的损失的增加，这样解消了针对专利文献1的第1个问题。
并且，由于与电容器35并联连接有二极管36，在电容器35与栅极端子G31的连接部和源极端子S31之间连接有二极管37，因此不会使电阻器33以及34的电阻值变小，驱动部30a在从第1输出状态变化为第2输出状态时，通过被充电到电容器35的一部分的电荷，从而在栅极端子G31的电荷被放电的同时，被充电到电容器35的剩余的电荷被短时间放电，这样，缓和了开关元件38的高频动作的极限，解消了针对专利文献1的第2个问题。
并且，由于在驱动部30a与开关元件38的栅极端子G31之间连接有电阻器33，因此能够确实地维持开关元件38的导通状态，从而解消了针对专利文献2的第3个问题。
并且，由于与电容器35并联连接有二极管36，因此，在开关元件28导通时，处于关断状态的开关元件38的栅极-源极间电压VGS仅上升到相当于二极管36的顺方向电压的电位VfD2。因此，能够抑制因开关元件28以及38的同时导通而导致的误触发，这样解消了针对专利文献2的第4个问题。
因此，实现了一种对开关元件38进行驱动的开关电路30，该开关电路30能够抑制针对开关元件38的栅极耐压不良的发生，抑制回流动作时的损失，缓和开关元件38的高频动作的极限，能够更确实地维持导通时的导通状态，且能够抑制误触发的发生。
尤其是在开关元件28以及38为栅极部是由p型氮化物半导体、和与p型氮化物半导体欧姆接触的栅极电极构成的GaN晶体管的情况下，在导通时能够使几mA～几十mA的电流继续流动。因此，能够实现不容易引起误触发且可靠性高的开关电路。
(变形例1)
接着，对上述的实施方式的变形例1所涉及的开关电路40进行说明。
图7是实施方式的变形例1所涉及的开关电路40的电路图。该开关电路40是通过对上述实施方式所涉及的开关电路20以及30进行替换而得到的开关电路。
开关电路40除了二极管36的连接方式以外，具备与上述的实施方式所涉及的开关电路20以及30相同的构成。即，在本变形例中，开关电路40与上述的实施方式所涉及的开关电路30的不同之处是，二极管36与串联连接的电容器35以及电阻器34并联连接。具体而言，二极管36的阳极与开关元件38的栅极端子G31连接，阴极被连接在驱动部30a的第1输出端子OUT31与第2输出端子OUT32的连接点。
图8是示出将实施方式的变形例1所涉及的开关电路40作为低侧的开关电路而适用了半桥电路的第2动作的时间图。
如“Low-side IGD”的波形所示，在高侧的开关元件28导通时(在“High-sideVGS”，栅极-源极间电压VGS成为High时)，在低侧虽然在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，然而在期间(i)，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35、电阻器34、以及开关元件32，流向GND，从而电容器35的电压逐渐增大，达到电压VfD2。在此之后(即在期间(ii))，与上述的实施方式同样，通过二极管36进行钳位，从而，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、二极管36、以及开关元件32，流向GND。
据此，与上述的实施方式同样，栅极-源极间电压VGS虽然上升到相当于二极管36的顺方向电压的电位VfD2，不过不会超过开关元件38的阈值电压Vth，因此能够抑制开关元件28以及38同时导通而导致的误触发。
并且，由于驱动部30a的第1输出端子OUT31以及第2输出端子OUT32短路，因此，能够利用第1输出端子OUT31以及第2输出端子OUT32成为共享的端子的驱动部30a，来构筑开关电路40。即，作为构成开关电路30的驱动部30a，通过采用单输出型的驱动器件，从而能够利用更加通用的驱动器件，因此能够减少开关电路30的成本。
(变形例2)
接着，对上述的实施方式的变形例2所涉及的开关电路41进行说明。
图9是实施方式的变形例2所涉及的开关电路41的电路图。该开关电路41是通过对上述的实施方式所涉及的开关电路20以及30进行替换而得到的开关电路。
开关电路41除了添加了二极管39之外，具备与上述的实施方式的变形例1所涉及的开关电路40相同的构成。即在本变形例，开关电路41除了上述的实施方式的变形例1所涉及的开关电路40的构成以外，作为第3整流元件的一个例子而具备二极管39，该二极管39与电阻器34并联连接，在电容器35侧具有阳极，在电阻器33侧具有阴极。
图10是示出将实施方式的变形例2所涉及的开关电路41作为低侧的开关电路而适用了半桥电路的第2动作的时间图。
如“Low-side IGD”的波形所示，在高侧的开关元件28导通时(在“High-sideVGS”，栅极-源极间电压VGS成为High时)，在低侧虽然在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，然而在期间(i)，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35、二极管39、以及开关元件32，流向GND，从而电容器35的电压逐渐增大，达到电压VfD2。在此之后(即在期间(ii))，与上述的实施方式同样，通过二极管36进行钳位，从而，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、二极管36、以及开关元件32而流向GND。
即在期间(i)，栅极-漏极电流IGD不是流入电阻器34，而是被旁路到二极管39。
据此，在上述的变形例1中，在开关元件28的关断的瞬间，过大的栅极-漏极电流IGD会流入到电阻器34，据此产生的电压会引起误触发，但是在本变形例中，通过采用旁路的二极管39，从而该危险得到降低。
(变形例3)
接着，对上述的实施方式的变形例3所涉及的开关电路42进行说明。
图11是实施方式的变形例3所涉及的开关电路42的电路图。该开关电路42是通过对上述的实施方式所涉及的开关电路20以及30进行替换而得到的开关电路。
开关电路42除了添加了齐纳二极管37a以外，具备与上述的实施方式所涉及的开关电路20以及30相同的构成。即在本变形例中，开关电路42除了上述的实施方式所涉及的开关电路20或30(在此为开关电路30)的构成以外，在源极端子S31与栅极端子G31之间具备与二极管37串联连接的齐纳二极管37a，齐纳二极管37a在栅极端子G31侧具有阳极，在源极端子S31侧具有阴极。
图12是示出将实施方式的变形例3所涉及的开关电路42作为高侧以及低侧的开关电路而适用了半桥电路的第1动作的时间图。
如“Low-side VGS”的波形所示，通过在低侧，输入端子A的输入信号从Low变换为High，从而，开关元件38的栅极-源极间电压VGS从关断的Low(即负的电位(VbZD1+VfD1))变化为导通的High(即电位VGSF)。另外，电压VbZD1是齐纳二极管37a的齐纳电压。电压VfD1是二极管37的顺方向电压。
并且，如“Low-side IGD”的波形所示，在高侧的开关元件28从导通状态成为关断状态时，在低侧虽然开关元件38为关断状态，但是由于作为电感性负载的电感器15的影响，向电感器15流动的电流从开关元件38的源极向漏极流动。因此，漏极-源极间电压VDS急剧下降，充电到栅极-漏极间电容CGD的电荷被快速放电。据此，在从栅极端子G31经由栅极-漏极间电容CGD到漏极端子D31的路径中流动栅极-漏极电流IGD。该栅极-漏极电流IGD使从栅极端子G31至第2输出端子OUT32、以及从第2电源输入端子V32至源极端子S31的寄生效应产生感应电动势，引起电压或振荡状态。这些电压不会被二极管36钳位，而重叠到栅极-源极间电压VGS，从而会有误触发的可能性。对此能够采取如下的对策，即通过插入齐纳二极管37a，使栅极-源极间的负偏压增大，调整关断时的放电量，由于感应电动势，即使电压重叠，也不会引起误触发。并且，通过选择齐纳电压不同的齐纳二极管37a，由于能够将给栅极端子G31的负偏压的值调整得精细，因此能够容易地调整误触发危险与因负偏压得增加而造成的回流时的损失的折衷，从而能够最大限度地发挥进行快速的动作的开关元件38的性能。
并且，如“Low-side VDS”的波形所示，在低侧的开关元件38的回流动作中，虽然开关元件38的漏极-源极间电压VDS下降，但是由于齐纳二极管37a以及二极管37，栅极-源极间电压VGS不会减少而成为一个固定的值(即-VbZD1-VfD1)。开关元件38为了使回流电流从源极通电到漏极，来进行回流动作，为此，漏极电压需要成为比栅极电压低源极-漏极电压VSD的电压。因此，漏极-源极间电压VDS下降之后，成为负的电位(具体而言，负的电位(源极-漏极电压VSD+VbZD1+VfD1))。
图13是示出将实施方式的变形例3所涉及的开关电路42作为高侧以及低侧的开关电路而适用了半桥电路的第2动作的时间图。
如“Low-side VGS”的波形所示，在低侧通过输入端子A的输入信号从High变换为Low，从而，从开关元件31导通且开关元件32关断的第1输出状态，变换为开关元件31关断且开关元件32导通的第2输出状态，这样，开关元件38的栅极-源极间电压VGS从导通的High变化为关断的Low(即负的电位(VbZD1+VfD1))。这样，在栅极-源极间电压VGS的Low，与实施方式相比，齐纳二极管37a的齐纳电压VbZD1部分被偏压为负。
并且，如“Low-side IGD”的波形所示，在高侧的开关元件28导通时(在“High-sideVGS”，栅极-源极间电压VGS成为High时)，在低侧，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35以及二极管36的并联电路、以及开关元件32流向GND。
更详细而言，在上述的期间(i)，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35以及开关元件32，流向GND，电容器35的电压逐渐增大而达到电压VfD2。在此之后(即在期间(ii))，通过二极管36进行钳位，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、二极管36、以及开关元件32，流向GND。据此，如“Low-side VGS”的波形所示，栅极-源极间电压VGS虽然上升到相当于二极管36的顺方向电压的电位VfD2，但是不会超过开关元件38的阈值电压Vth。即在本变形例中，由于残留在电容器35的负偏压量由齐纳二极管37a增加，只要电容器35的容量值充分大，则能够抑制电容器35的电位变化，不必使二极管36导通就能够完成切换(开关元件38的关断)，因此能够降低误触发的危险。因此，能够抑制开关元件28以及38同时导通而造成的误触发，解消了针对专利文献2的第4个问题。
并且，如“Low-side VDS”的波形所示，在高侧的开关元件28导通时(即在“High-side VGS”，栅极-源极间电压VGS成为High时)，在低侧如以上所述，由于在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，开关元件38的漏极-源极间电压VDS从Low(即负的电位(源极-漏极电压VSD+VbZD1+VfD1))向High上升。
如以上所述，通过本变形例所涉及的开关电路42，由于齐纳二极管37a与二极管37串联连接，因此在开关元件38的回流动作时，能够增加栅极-源极间电压VGS的负偏压，从而能够减少误触发的危险。
(变形例4)
接着，对上述的实施方式的变形例4所涉及的开关电路43进行说明。
图14是实施方式的变形例4所涉及的开关电路43的电路图。该开关电路43相当于将上述的变形例3所涉及的开关电路42中的齐纳二极管37a替换为至少一个整流元件(在本变形例中为两个二极管37b以及37c)的电路。即在本变形例中，开关电路43除了上述的实施方式所涉及的开关电路20或30(在此为开关电路30)的构成以外，还在源极端子S31与栅极端子G31之间具备与二极管37串联连接的至少一个整流元件(在此为二极管37b以及37c这两个)，该至少一个整流元件在栅极端子G31侧具有阳极，在源极端子S31侧具有阴极。
图15是示出将实施方式的变形例4所涉及的开关电路43作为高侧以及低侧的开关电路而适用了半桥电路的第1动作的时间图。
如“Low-side VGS”的波形所示，在低侧由于输入端子A的输入信号从Low变化为High，因此，开关元件38的栅极-源极间电压VGS从关断的Low(即负的电位(VfD1+VfD4+VfD5))变化为导通的High(即电位VGSF)。另外，电压VfD4以及VfD5分别为二极管37b以及37c的顺方向电压。
并且，如“Low-side IGD”的波形所示，在高侧的开关元件28从导通状态成为关断状态时，在低侧，虽然开关元件38为关断状态，但是由于作为电感性负载的电感器15的影响，向电感器15流动的电流想要从开关元件38的源极流向漏极。为此，漏极-源极间电压VDS急速下降，被充电到栅极-漏极间电容CGD的电荷被快速放电。据此，在从栅极端子G31经由栅极-漏极间电容CGD直到漏极端子D31的路径中流动栅极-漏极电流IGD。该栅极-漏极电流IGD使从栅极端子G31到第2输出端子OUT32、以及从第2电源输入端子V32到源极端子S31的寄生效应产生感应电动势，引起电压或振荡状态。这些电压不被二极管36钳位，而被重叠到栅极-源极间电压VGS，从而会发生误触发的危险。对此能够采取的对策是，通过插入二极管37b以及37c，使栅极-源极间的负偏压增大，调整关断时的放电量，从而即使因感应电动势使电压重叠，也不会发生误触发。并且，通过选择顺方向电压不同的二极管37b以及37c及其个数，从而能够将给栅极端子G31的负偏压的值调整得精细，这样，能够容易地调整误触发危险与负偏压的增加而产生回流时的损失的折衷，能够使进行快速的动作的开关元件38的性能发挥到最大极限。
并且，如“Low-side VDS”的波形所示，在低侧的开关元件38的回流动作中，虽然开关元件38的漏极-源极间电压VDS下降，但是由于二极管37、37b以及37c，栅极-源极间电压VGS不会减少，而成为一个固定的值(具体而言，负的电位(源极-漏极电压VSD+VfD1+VfD4+VfD5))。
图16是示出将实施方式的变形例4所涉及的开关电路43作为高侧以及低侧的开关电路而适用了半桥电路的第2动作的时间图。
如“Low-side VGS”的波形所示，在低侧通过输入端子A的输入信号从High变化到Low，从而，从开关元件31导通且开关元件32关断的第1输出状态，变化为开关元件31关断且开关元件32导通的第2输出状态，这样，开关元件38的栅极-源极间电压VGS从导通的High变化为关断的Low(即负的电位(VfD1+VfD4+VfD5))。这样，在栅极-源极间电压VGS的Low，与实施方式相比，二极管37b以及37c的部分被偏压为负。
并且，如“Low-side IGD”的波形所示，在高侧的开关元件28导通时(在“High-sideVGS”，栅极-源极间电压VGS成为High时)，在低侧，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35以及二极管36的并联电路、以及开关元件32，流向GND。
更详细而言，在上述的期间(i)中，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、电容器35、以及开关元件32，流向GND，电容器35的电压逐渐增大，而达到电压VfD2。在此之后(即在期间(ii))，通过二极管36进行钳位，栅极-漏极电流IGD从开关元件38的漏极端子D31，经由栅极-漏极间电容CGD、栅极端子G31、二极管36、以及开关元件32流向GND。据此，如“Low-side VGS”的波形所示，栅极-源极间电压VGS虽然上升到相当于二极管36的顺方向电压的电位VfD2，但是不会超过开关元件38的阈值电压Vth。即在本变形例中，残留在电容器35的负偏压量由于由二极管37b以及37c而增加，因此只要电容器35的容量值充分大，就能够抑制电容器35的电位变化，二极管36不必导通就能够完成切换(开关元件38的关断)，从而减少了误触发的危险。因此，因开关元件28以及38同时导通而造成的误触发得到抑制，解消了关于专利文献2的第4个问题。
并且，如“Low-side VDS”的波形所示，在高侧的开关元件28导通时(即在“High-side VGS”，栅极-源极间电压VGS成为High时)，在低侧如以上所述，由于在开关元件38的漏极端子D31被施加从开关元件28的源极端子S21输出的电压，因此，开关元件38的漏极-源极间电压VDS从Low(即负的电位(源极-漏极电压VSD+VfD1+VfD4+VfD5))向High上升。
如以上所述，通过本变形例所涉及的开关电路43，由于至少与二极管37串联连接了一个二极管(在本变形例中为二极管37b以及37c)，因此，在开关元件38的回流动作时，能够使栅极-源极间电压VGS的负偏压增大，降低误触发危险。
(变形例5)
接着，对上述的实施方式的变形例5所涉及的开关电路44进行说明。
图17是实施方式的变形例5所涉及的开关电路44的电路图。该开关电路44除了具备上述的实施方式所涉及的开关电路20或30(在此为开关电路30)的构成以外，还具备容纳开关元件38、第1输出端子OUT31、第2输出端子OUT32、二极管37、电阻器33、电阻器34以及电容器35的串联电路、二极管36的单一的封装体48。封装体48是密封部件，例如采用树脂或陶瓷。
另外，在本变形例中，开关元件38具有两个源极端子(第1源极端子S31a以及第2源极端子S31b)，以用作源极端子S31。第1源极端子S31a是开关元件38的主电流(即漏极电流)流过的端子，以低电阻的布线与开关元件38的源极电极连接。第2源极端子S31b是开关元件38在驱动时作为基准电位来使用的端子，通过寄生效应与开关元件38的源极电极连接。通过这种构成，对开关元件38的源极电极进行分支的一方(即第2源极端子S31b)与驱动部30a连接，据此，能够去除针对开关元件38的驱动控制的在漏极-源极间流动的主电流的影响。
封装体48具有：与电容器35的两端分别连接的第1端子T1和第2端子T2；与二极管37的阳极连接的第3端子T3、与第2源极端子S31b连接的第4端子T4、与漏极端子D31连接的第5端子T5、与第1源极端子S31a连接的第6端子T6、与第1电源输入端子V31连接的第7的端子T7、以及与输入端子IN31连接的第8端子T8。
在本变形例中，在封装体48的外部，在第1端子T1与第2端子T2之间连接电容器35，在第3端子T3与第4端子T4之间短路(即连接短路用的布线(短路布线))，实现了与上述的实施方式所涉及的开关电路20以及30相同的电路构成。
这样，通过本变形例所涉及的开关电路44，由于电阻器34以及35、二极管36以及37、驱动部30a、开关元件38被收纳在一个封装体，因此能够大幅度地减少这些部件在电路基板上的安装面积，从而能够期待采用了开关电路44的设备的小型化。
一般而言，在将复杂的开关电路收纳在封装体内时，与依存于个别的应用的驱动时的电压或电流的规格相对应的开关特性的调整是不可能的。对此，通过本变形例所涉及的开关电路44，能够以外置的电容器35来进行开关速度的调整。
并且，一般而言，在由驱动部、开关元件、电阻器、二极管构成的开关电路中，由于封装体所持有的用于半导体装置的接合的导线或引线框所具有的电感成分大、或者因无源部件或基板图案产生的电感成分大，因此，由于在漏极-栅极间流动的急速的电流的影响，则产生电压或振荡状态，从而误触发的危险高。对此，通过本变形例所涉及的开关电路44，进行一个封装体化，从而无源部件、二极管、驱动部、或开关元件能够在一个芯片的半导体上构成，这样能够降低这些电感成分。另外，即使高耐压的开关元件38与低耐压的驱动部30a的装置分别位于不同的芯片也能够得到同样的效果。
这样，通过本变形例所涉及的被封装体化的开关电路44，由于能够降低电感成分，并且针对传递栅极-漏极间容量的电流的电流变化的感应电压得到降低，因此，即使是更快速的漏极-源极间电压的变动，也能够实现不会产生误触发的开关电路。
另外，如图18所示的变化所涉及的开关电路45所示，在封装体的外部，在第3端子T3与第4端子T4之间可以取代短路布线而连接齐纳二极管37a，该齐纳二极管37a在第3端子T3侧具有阳极，在第4端子T4侧具有阴极。据此，能够实现与上述的变形例3所涉及的开关电路42对应的封装体。因此，作为外置部件，通过选择齐纳电压不同的齐纳二极管37a，从而能够将给栅极端子G31的负偏压的值调整得更精细，这样，能够容易地调整误触发的危险与因负偏压的增加而造成的回流时的损失的折衷，能够使进行快速的动作的开关元件38的性能发挥到最大极限。
并且，如图19所示的其他的变化所涉及的开关电路46那样，在封装体的外部，在第3端子T3与第4端子T4之间可以取代短路布线而连接被串联连接的多个整流元件(二极管37b以及37c)，该多个整流元件在第3端子T3侧具有阳极，在第4端子T4侧具有阴极。据此，实现了与上述的变形例4所涉及的开关电路43对应的封装体。因此，作为外置部件，通过选择顺方向电压不同的二极管37b以及37c及其个数，从而能够将给栅极端子G31的负偏压的值调整得更精细，这样，能够容易地调整误触发的危险与因负偏压的增加而造成的回流时的损失的折衷，能够使进行快速的动作的开关元件38的性能发挥到最大极限。
以上基于实施方式以及变形例以及变形例对本发明所涉及的开关电路进行了说明，不过，本发明并非受这些实施方式以及变形例所限。在不脱离本发明的主旨的范围内，将本领域技术人员所能够想到的各种变形执行于实施方式以及变形例而得到的形态、对实施方式以及变形例中的一部分的构成要素进行组合而构筑的其他的形态均包含在本发明的范围内。
例如，在上述的实施方式以及变形例1至4中，开关元件28以及38虽然是具有一个源极端子的类型，不过也可以是变形例5所示的具有两个源极端子的类型。据此，即使在上述的实施方式以及变形例1至4中，也能够去除针对开关元件的驱动控制的在漏极-源极间流动的主电流的影响。
并且，虽然在上述的变形例3、变形例4中，针对上述的实施方式所涉及的开关电路添加了齐纳二极管37a、二极管37b以及37c，不过也可以针对上述的变形例1或变形例2所涉及的开关电路来添加齐纳二极管37a、二极管37b以及37c。据此，通过使用单输出型的驱动部，从而能够减少开关电路的成本。
并且，在上述的变形例5中虽然将上述的实施方式、变形例3、变形例4所涉及的开关电路容纳在封装体，也可以将上述变形例1、变形例2所涉及的开关电路容纳在封装体。据此，通过采用单输出型的驱动部，从而能够减少被封装体化的开关电路的成本。
并且，在上述的变形例4、上述的变形例5的图19所示的开关电路中，作为外置部件虽然连接了两个二极管37b以及37c，不过也可以至少连接一个二极管。关于二极管的个数，可以从调整给栅极端子G31的负偏压的值的观点来决定。
并且，作为容纳于一个封装体的电路，并非受一个开关电路所限，也可以是多个开关电路。可以是一个开关电路的漏极与其他的开关电路的源极连接，来构成半桥电路，而容纳在封装体。另外，并非受一个半桥电路所限，也可以是多个半桥电路。
并且，在上述的实施方式中，开关元件28以及38虽然是具有欧姆接合的栅极电极的GaN晶体管，不过也可以是具有肖特基接合的栅极电极的GaN晶体管。不论哪种类型的GaN晶体管，都能够用作使常关断动作与大电流以及低导通电阻均成立的高频用途的开关元件。
本发明能够作为驱动常闭型的开关元件的开关电路来利用，尤其能够作为构成抑制了误触发的半桥电路的开关电路来利用，例如能够用作在开关电源或逆变器等设备中使用的开关电路。
符号说明
10 半桥电路
11、13 逆变器
12、14、16 电源
15 电感器
20、30、40～46 开关电路
20a、30a 驱动部
21、22、31、32 开关元件
23、24、33、34 电阻器
25、35 电容器
26、27、36、37、37b、37c、39 二极管
28、38 开关元件
37a 齐纳二极管
48 封装体
A、B 输入端子
V21、V31 第1电源输入端子
V22、V32 第2电源输入端子
IN21、IN31 输入端子
OUT21、OUT31 第1输出端子
OUT22、OUT32 第2输出端子
S21、S22、S23、S31、S32、S33 源极端子
S31a 第1源极端子
S31b 第2源极端子
D21、D22、D23、D31、D32、D33 漏极端子
G21、G22、G23、G31、G32、G33 栅极端子

Claims (11)

1.一种开关电路，
所述开关电路具备：
具有源极端子、漏极端子以及栅极端子的常闭型的结型场效应晶体管；
驱动部，该驱动部具有第1电源输入端子、第1输出端子、第2电源输入端子、第2输出端子、以及输入端子，所述第1输出端子输出所述第1电源输入端子的电位或高阻抗状态，所述第2输出端子输出所述第2电源输入端子的电位或高阻抗状态，所述输入端子用于对第1输出状态与第2输出状态进行切换，所述第1输出状态是指，由所述第1输出端子输出所述第1电源输入端子的电位、且由所述第2输出端子输出高阻抗状态，所述第2输出状态是指，由所述第1输出端子输出高阻抗状态、且由所述第2输出端子输出所述第2电源输入端子的电位；
第1整流元件，被连接于所述源极端子与所述栅极端子之间，且在所述源极端子侧具有阳极，在所述栅极端子侧具有阴极；
第1电阻器，被连接于所述第1输出端子与所述栅极端子之间；
串联电路，与所述第1电阻器并联连接，且具有被串联连接的电容器和第2电阻器；以及
第2整流元件，在所述栅极端子侧具有阳极，在所述第2输出端子侧具有阴极，
所述源极端子与所述第2电源输入端子连接，
所述第2整流元件至少与被串联连接的所述电容器以及所述第2电阻器之中的所述电容器并联连接。
2.如权利要求1所述的开关电路，
所述第2整流元件仅与被串联连接的所述电容器以及所述第2电阻器之中的所述电容器并联连接。
3.如权利要求1所述的开关电路，
所述第2整流元件与被串联连接的所述电容器以及所述第2电阻器并联连接。
4.如权利要求3所述的开关电路，
所述开关电路进一步具备第3整流元件，该第3整流元件与所述第2电阻器并联连接，并且在所述电容器侧具有阳极，在所述第1电阻器侧具有阴极。
5.如权利要求1至4的任一项所述的开关电路，
所述开关电路进一步具备齐纳二极管，该齐纳二极管位于所述源极端子与所述栅极端子之间，且与所述第1整流元件串联连接，并且在所述栅极端子侧具有阳极，在所述源极端子侧具有阴极。
6.如权利要求1至4的任一项所述的开关电路，
所述开关电路进一步具备位于所述源极端子与所述栅极端子之间、且与所述第1整流元件串联连接的至少一个整流元件，并且该至少一个整流元件在所述源极端子侧具有阳极，在所述栅极端子侧具有阴极。
7.如权利要求1至4的任一项所述的开关电路，
所述开关电路进一步具备单一的封装体，在该单一的封装体中容纳所述结型场效应晶体管、所述第1输出端子、所述第2输出端子、所述第1整流元件、所述第1电阻器、所述串联电路、以及所述第2整流元件，
所述封装体具有第1端子、第2端子、第3端子、以及第4端子，所述第1端子以及第2端子分别连接于所述电容器的两端，所述第3端子与所述第1整流元件的阳极连接，所述第4端子与所述源极端子连接。
8.如权利要求7所述的开关电路，
所述开关电路进一步具备被配置在所述封装体的外部的布线，通过该布线，使所述第3端子与所述第4端子之间短路。
9.如权利要求7所述的开关电路，
所述开关电路进一步具备被配置在所述封装体的外部的齐纳二极管，该齐纳二极管被连接于所述第3端子与所述第4端子之间，并且在所述第3端子侧具有阳极，在所述第4端子侧具有阴极。
10.如权利要求7所述的开关电路，
所述开关电路进一步具备被配置在所述封装体的外部的串联连接的多个整流元件，该串联连接的多个整流元件被连接于所述第3端子与所述第4端子之间，并且在所述第4端子侧具有阳极，在所述第3端子侧具有阴极。
11.如权利要求1至10的任一项所述的开关电路，
所述结型场效应晶体管具有栅极部，该栅极部由p型氮化物半导体、以及与所述p型氮化物半导体欧姆接触的栅极电极构成。
CN201980014358.0A 2018-02-28 2019-01-11 开关电路 Pending CN111771322A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-035949 2018-02-28
JP2018035949 2018-02-28
PCT/JP2019/000731 WO2019167446A1 (ja) 2018-02-28 2019-01-11 スイッチング回路

Publications (1)

Publication Number Publication Date
CN111771322A true CN111771322A (zh) 2020-10-13

Family

ID=67808838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980014358.0A Pending CN111771322A (zh) 2018-02-28 2019-01-11 开关电路

Country Status (5)

Country Link
US (2) US11031935B2 (zh)
EP (2) EP3761491A4 (zh)
JP (2) JP7369953B2 (zh)
CN (1) CN111771322A (zh)
WO (1) WO2019167446A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098240A (zh) * 2021-03-31 2021-07-09 西北工业大学 一种Cascode型GaN功率器件的驱动电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3761491A4 (en) * 2018-02-28 2021-04-21 Panasonic Intellectual Property Management Co., Ltd. SWITCHING CIRCUIT
JP6981393B2 (ja) * 2018-10-26 2021-12-15 オムロン株式会社 スイッチング素子の駆動回路及びスイッチング回路
CN111835321A (zh) * 2020-06-10 2020-10-27 深圳圣德京粤科技有限公司 一种脉冲宽度限制电路及方法
DE102021208085A1 (de) * 2021-07-27 2023-02-02 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zum Schalten einer Vielzahl von parallelgeschalteten Halbleitertransistoren
US11936383B2 (en) * 2021-12-01 2024-03-19 Tagore Technology, Inc. Bias-less dynamic miller clamp
US20230216402A1 (en) * 2022-01-04 2023-07-06 Nuvolta Technologies (Hefei) Co., Ltd. Gate Drive Voltage Regulation Apparatus and Control Method
EP4333305A1 (en) * 2022-08-31 2024-03-06 Nexperia B.V. A voltage gate driver for a semiconductor-based transistor, as well as a power switch device, and a corresponding method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19841733A1 (de) * 1998-09-11 2000-03-16 Siemens Ag Stromversorgungseinrichtung
US20020057540A1 (en) * 2000-11-13 2002-05-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching devices
US20020118503A1 (en) * 2001-02-27 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Gate driver for thyristor
CN104604134A (zh) * 2012-08-30 2015-05-06 株式会社电装 半导体装置
US20160261266A1 (en) * 2015-03-02 2016-09-08 Infineon Technologies Austria Ag Electronic Circuit
US20180013413A1 (en) * 2016-07-06 2018-01-11 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN107611177A (zh) * 2016-07-12 2018-01-19 株式会社东芝 半导体装置以及电力转换装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605328B2 (ja) * 1988-02-18 1997-04-30 ソニー株式会社 共振形コンバータ
JPH0487373A (ja) * 1990-07-31 1992-03-19 Fujitsu Ltd 半導体装置
JPH04230116A (ja) * 1990-12-27 1992-08-19 Sanyo Electric Co Ltd 電界効果トランジスタのドライブ回路
JP2007215389A (ja) 2006-01-12 2007-08-23 Hitachi Ltd パワー半導体素子とこれを用いた半導体回路
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
JP6163981B2 (ja) 2013-09-03 2017-07-19 ダイキン工業株式会社 駆動装置および電力変換システム
JP2015208111A (ja) 2014-04-21 2015-11-19 ニチコン株式会社 ゲート駆動回路
JP2016040967A (ja) 2014-08-12 2016-03-24 ニチコン株式会社 ゲート駆動回路
JP2016096679A (ja) 2014-11-14 2016-05-26 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JP6419649B2 (ja) 2015-05-28 2018-11-07 ニチコン株式会社 ゲート駆動回路
JPWO2017081856A1 (ja) 2015-11-09 2018-08-30 パナソニックＩｐマネジメント株式会社 スイッチング回路
JP6477442B2 (ja) * 2015-11-24 2019-03-06 トヨタ自動車株式会社 スイッチング回路及び電力変換回路
US9998111B2 (en) * 2015-12-16 2018-06-12 Virginia Tech Intellectual Properties, Inc. Power switch drivers with equalizers for paralleled switches
JP2018007539A (ja) 2016-06-28 2018-01-11 富士電機株式会社 半導体装置
US10826479B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
US10826484B2 (en) * 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
EP3761491A4 (en) * 2018-02-28 2021-04-21 Panasonic Intellectual Property Management Co., Ltd. SWITCHING CIRCUIT

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19841733A1 (de) * 1998-09-11 2000-03-16 Siemens Ag Stromversorgungseinrichtung
US20020057540A1 (en) * 2000-11-13 2002-05-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching devices
US20020118503A1 (en) * 2001-02-27 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Gate driver for thyristor
CN104604134A (zh) * 2012-08-30 2015-05-06 株式会社电装 半导体装置
US20160261266A1 (en) * 2015-03-02 2016-09-08 Infineon Technologies Austria Ag Electronic Circuit
US20180013413A1 (en) * 2016-07-06 2018-01-11 Delta Electronics, Inc. Waveform conversion circuit for gate driver
CN107611177A (zh) * 2016-07-12 2018-01-19 株式会社东芝 半导体装置以及电力转换装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. PEFTITSIS, J. RABKOWSKI: "Gate and Base Drivers for Silicon Carbide Power Transistors: An Overview", IN IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 31, no. 10, 18 December 2015 (2015-12-18), pages 7194 - 7213, XP011610988, DOI: 10.1109/TPEL.2015.2510425 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098240A (zh) * 2021-03-31 2021-07-09 西北工业大学 一种Cascode型GaN功率器件的驱动电路
CN113098240B (zh) * 2021-03-31 2024-01-16 西北工业大学 一种Cascode型GaN功率器件的驱动电路

Also Published As

Publication number Publication date
US20200395933A1 (en) 2020-12-17
JP7457951B2 (ja) 2024-03-29
US11398820B2 (en) 2022-07-26
JP2023016898A (ja) 2023-02-02
JPWO2019167446A1 (ja) 2021-02-25
EP3761491A4 (en) 2021-04-21
US20210258008A1 (en) 2021-08-19
US11031935B2 (en) 2021-06-08
EP3761491A1 (en) 2021-01-06
WO2019167446A1 (ja) 2019-09-06
EP3955442A1 (en) 2022-02-16
JP7369953B2 (ja) 2023-10-27

Similar Documents

Publication Publication Date Title
JP7457951B2 (ja) スイッチング回路
US8952750B2 (en) Semiconductor power modules and devices
US8766711B2 (en) Switching circuit with controlled driver circuit
US9755639B2 (en) Device and method for an electronic circuit having a driver and rectifier
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
KR101329614B1 (ko) 반도체장치
US20110181255A1 (en) Semiconductor device and power supply unit using the same
CN111193395A (zh) 基于零电流检测的谐振转换器控制
CN108696103B (zh) 电子装置和用于对电平转换器电路进行偏置的方法
JP2014512765A (ja) ノーマリーオフ装置およびノーマリーオン装置を含むカスケードスイッチ並びに本スイッチを備える回路
US20180248540A1 (en) Switching circuit
JP6417546B2 (ja) ゲート駆動回路およびそれを用いた電力変換装置
JP5991939B2 (ja) 半導体デバイス駆動回路および半導体デバイス駆動装置
CN114172123B (zh) 半导体装置
KR101758808B1 (ko) 지능형 파워 모듈 및 그의 전원구동모듈
JP2014193022A (ja) スイッチング回路および電力変換装置
US9871513B2 (en) Semiconductor device
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
WO2019054051A1 (ja) ゲート駆動回路、および、パワースイッチングシステム
CN115632539A (zh) 具有能量收集栅极驱动器的集成功率器件
CN111416602A (zh) 半导体装置
JP6370524B1 (ja) ゲート駆動回路
JP2018186649A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination