JP2605328B2

JP2605328B2 - 共振形コンバータ

Info

Publication number: JP2605328B2
Application number: JP3554788A
Authority: JP
Inventors: 民次永井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-18
Filing date: 1988-02-18
Publication date: 1997-04-30
Anticipated expiration: 2012-04-30
Also published as: JPH01209956A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はLC並列共振現象を利用した共振形コンバータ
に係り、特に負荷電流が変動するものに用いて好適であ
る。

〔発明の概要〕

LC共振回路の駆動素子にFET素子を使用し、上記共振
回路で共振パルスが発生している期間内に上記FET素子
のドライブを開始すると共に、ドライブ電圧が徐々に所
定の電圧値に達するようにすることにより、負荷電流や
共振パルス幅が変動しても安定したドライブを行うこと
ができるようにした共振形コンバータである。

〔従来の技術〕

コイルとコンデンサとの並列共振を利用して電気エネ
ルギーを変換するようにした共振形のコンバータが知ら
れている。第５図は従来の共振形のコンバータを用いた
DC−DCコンバータの要部回路図、第６図は共振形コンバ
ータの等価回路図である。

このDC−DCコンバータは、ドライブ回路20のドライブ
用トランジスタ21でドライブトランス22の一次側コイル
に流れる電流を断続し、ドライブトランス22の二次側コ
イルに第７図の動作波形図Ａに示すような波形の電流i_B
を間欠的に流している。この電流i_Bをスイッチング用ト
ランジスタ23のベースに供給し、電流i_Bがベースに流れ
ている期間だけスイッチング用トランジスタ23をオンに
している。

スイッチング用トランジスタ23は、コレクタが出力ト
ランス24の一次側コイル24aを通して電源Ｅに接続さ
れ、エミッタが接地されている。上記一次側コイル24a
と並列に共振用コンデンサC_Rが接続されていて、一次側
コイル24aとコンデンサC_Rとで並列共振回路25を形成し
ている。

第７図に示す動作波形図の時点t₁でスイッチング用ト
ランジスタ23がオンすると、電源Ｅのプラス側、一次側
コイル24a、トランジスタ23（スイッチS_T）、電源Ｅの
マイナス側が閉ループとなる。これにより第６図に示す
ようにこの閉ループを通って一次側コイル24aにコイル
電流i₁（コレクタ電流i_C）が流れる。この電流i₁（i_C）
は第７図Ｂに示すように、後述するダンパー電流i₄が流
れなくなる時点t₂から流れ出し、以後時間と共に直線的
に増加して行く。

第７図の時点t₃でベース電流i_Bが供給されなくなる
と、トランジスタ23がオフ（スイッチS_Tが開）となる。
従ってコレクタ電流i_C流れなくなり、並列共振回路25は
独立した回路となる。しかし一次側コイル24aのインダ
クタンスの慣性による電流i₂が同方向に流れて共振用コ
ンデンサC_Rを充電する。

電流i₂が流れて充電されることによりコンデンサC_Rの
端子電圧V_Pは第７図Ｃに示すように上昇して行く。一方
電流i₂は端子電圧V_Pが上昇するに従って徐々に減少し、
第７図Ｄに示すように、端子電圧V_Pが時点t₄でピークに
達すると零になる。

共振コンデンサC_Rに蓄えられた電荷は一次側コイル24
aを通して放電され、第６図に示すように共振電流i₃が
逆向きに流れる。この放電により共振コンデンサC_Rの端
子電圧V_Pは第７図Ｃに示すように徐々に減少し、一方逆
向きの電流i₃は第７図Ｄに示すように徐々に増大して行
く。

時点t₀でコンデンサの端子電圧が元に戻ったときに、
同方向に電流を流そうとする逆起電力が一次側コイル24
aに発生し、この逆起電力によってダンパーダイオードD
₁が導通する（第６図のスイッチS_Dが閉じる）。このた
め共振電流i₃と同方向のダンパー電流i₄が第７図Ｅに示
すように流れて並列共振回路25の並列共振振動が収束す
る。

このようなサイクルを繰り返し行い、共振回路25で発
生させた高電圧のパルスを出力トランス24で昇圧して二
次側コイル24bから取出している。そして、整流用のダ
イオードD₂及びコンデンサC_Uで整流平滑して負荷26に供
給している。

並列共振回路をドライブするために、理想的には第８
図の動作波形図Ａに示すように、共振パルス27を発生さ
せていないドライブ期間の全期間（時点t₁〜t₃の期間）
にわたってスイッチング用トランジスタ23をオンさせれ
ばよい。しかし並列共振回路25のキャパシタンスやイン
ダクタンスのばらつきにより、第８図Ｂに破線で示すよ
うに共振パルス27のパルス幅が広がって、ドライブ期間
の前縁とオーバーラップすることがある。この場合、共
振用コンデンサC_Rに蓄えた電荷を接地に流してしまう、
カミツキ現象と称されている現象が発生してしまうの
で、所定の出力が得られなくなる。このカミツキ現象は
ドライブパルスの発振周期が変動してドライブ期間が広
がったときにも発生する。そこで従来は第８図Ｃに示す
ように、スイッチングトランジスタの動作開始をdtだけ
遅らせてオンさせることによりカミツキ現象を防止して
いた。

〔発明が解決しようとする課題〕

負荷が大きくなって共振用コイル24aに流れる電流
i₁、i₄が第８図Ｄで破線で示すように増大すると、ダン
パー期間が無くなってしまう。このため第８図Ｅにおい
て矢印28で示すように共振パルス27が無くなった後の遅
延dtの間に共振用コンデンサC_Rが充電され、共振コイル
24aの駆動が遅れる。このため従来の共振形コンバータ
は負荷電流が増大すると、ダンパー期間が無くなってエ
ネルギ伝送ができなくなる期間（dt期間）が生じ、出力
が低下する不都合があった。

本発明は上述の問題点にかんがみ、負荷電流や共振パ
ルス幅等が変動しても安定したドライブを行うことがで
きるようにすることを目的とする。

〔課題を解決するための手段〕

本発明の共振形コンバータは、コンデンサC_R及びコイ
ル12aまたはL_Yの並列共振回路１、この並列共振回路１
を駆動するFET素子２及び並列共振を制動するダンパー
ダイオードD1を備えると共に、共振周期の半周期よりも
短いオフ期間W₁と、前縁において立上がり傾斜を有する
オン期間W₃とから成るドライブ電圧（ドライブパルス
P₂）を上記FET素子２に供給するドライブ回路３を具備
している。

〔作用〕

共振パルス27が発生している期間内にFET素子２のド
ライブを開始することにより、負荷電流が増大してダン
パー期間が無くなったときには、共振パルスが無くなっ
た直後に時間遅れなく共振コイルに電流が流れ始める。
従ってドライブの時間遅れに起因する効率低下は生じな
い。

ドライブ開始時には、FET素子２のゲート入力電圧V_GS
を小さくして並列共振回路１をドライブする。電圧V_GS
が小さいとドレイン・ソース間の抵抗値が大きいので、
共振パルス27が発生している期間内にドライブを開始し
ても、FET素子２を通して共振用コンデンサC_Rに蓄えら
れている電荷が放電するカミツキ現象は緩和される。共
振用コイル12aに流れる電流i₁（i_D）が大きくなったと
きにはゲート・ソース間電圧V_GSが十分に大きくなって
いるのでドライブ不足は生じない。

〔実施例〕

第１図は本発明の一実施例の共振形コンバータを用い
たDC−DCコンバータ回路の要部回路図である。この共振
形コンバータは、共振用コンデンサC_Rと共振用コイル12
aとから成る並列共振回路１をFETトランジスタ２でスイ
ッチングしている。共振用コイル12aは出力トランス12
の一次側コイルが用いられている。FETトランジスタ２
はソース電極が接地されていると共に、ドレイン電極が
並列共振回路１の非接地側に接続されている。

FETトランジスタ２をドライブするドライブ回路３に
発振器４が設けられていて、この発振器４で所定デュー
ティのパルス信号P₁を発生させてドライブ用トランジス
タ５のベースに供給している。パルス信号P₁は第２図の
動作波形図のＡに示すように周期Ｔで発生され、そのパ
ルス幅W₁（ドライブのオフ期間に相当）は、並列共振回
路１で発生する共振パルス27（第２図Ｂ）の幅W₂よりも
狭くなっている。

即ち、共振回路１の共振用コイル12aのインダクタン
スをＬ、共振用コンデンサC_RのキャパシタンスをＣとす
ると、共振パルス27の幅W₂は、となる。そこでパルス幅W₁が、例えばとなるようにパルス信号P₁を発生させている。

ドライブ用トランジスタ５はエミッタが接地されてい
ると共に、コレクタが抵抗値の大きい抵抗器R₀を通して
電源６のプラス電極に接続されている。従って、ドライ
ブ用トランジスタ５はパルス信号P₁の高レベル期間W₁で
オンとなると共に、その他の期間でオフとなる。このた
め、抵抗器R₀とコレクタとの間から取り出されてFETト
ランジスタ２のゲート電極に与えられるドライブパルス
P₂の低レベル期間W₁（トランジスタ２のオフ期間）は、
第２図Ｃに示すように共振パルス27が発生している期間
W₂よりも短くなる。従ってFETトランジスタ２は共振パ
ルス27が発生している間にオンとなり、W₃で示した期間
オンしている。このオン期間W₃は、第２図Ｂで示す共振
パルス27の発生間隔W₄よりも長くなっている。

FETトランジスタ２のゲート電極とドレイン電極との
間及びゲート電極とリース電極との間には内部容量
C_GD、C_GSが夫々存在する。従って、ドライブパルスP₂は
R₀とC_GD、C_GSとで定まる時定数で立上がる。本実施例で
は抵抗器R₀の抵抗値を大きくしてあるので、立上がる時
定数が大きくなり、ドライブパルスP₂は第２図Ｃに示す
ように緩やかな傾斜で立上がって行く。

なお共振用コイル12aに流れる電流i₁が大きくなった
時点でドライブ不足にならないように電圧V_GSの立上が
りの傾斜を決めている。即ち、ゲート・ソース電圧V_IN
の所定変化に対するドレイン電流I_outの変化の比である
順伝達コンダクタンスg_mは、の式で与えられる。従って共振用コイル12aに流れる電
流i₁を順伝達コンダンクタンスg_mで割った傾斜、即ちi₁
/g_mに対応した傾斜以上の入力電圧V_INを与えるように時
定数（R₀とC_GD、C_GS）を決めている。

ドライブパルスP₂が与えられてFETトランジスタ２が
オン／オフ動作すると、上述したように並列共振回路１
が駆動されて並列共振パルス27が発生する。このパルス
電圧27を出力トランス12の二次側コイル12bから取出
し、ダイオードD₂及びコンデンサC_uで整流平滑して直流
電圧を得ている。

このように動作させているときに負荷が大きくなる
と、第２図Ｄ、Ｅにおいて破線で示すように負荷電流が
増大する。このためダンパー電流i₄からドレイン電流i_D
に切換わる位置が変動してダンパー期間が無くなってし
まうことがある。しかし、実施例の共振形コンバータは
共振パルス27の発生終了時において、FETトランジスタ
２が既に小さなゲート・ソース電圧V_GSで駆動されてい
る。このため共振パルスが無くなった直後に時間後れな
く共振コイル12aに電流が流れ始める。従ってドライブ
の時間後れに起因する効率低下は生じない。

共振パルス27の終了前にドライブ電圧をFETに与えて
いても、上述したようにドライブ電圧V_GSを緩やかに立
上げているので、ドライブパルスP₂が与えられてから所
定の時間が経過する迄はFETトランジスタ２が完全には
オンしない。従ってドライブ電圧が与えられてからしば
らくの間は、ドレイン・ソース間の抵抗値が非常に高
い。このため並列共振回路１の回路定数のばらつきによ
り、並列共振パルス27のパルス幅が広がった場合でも共
振用コンデンサC_Rに蓄えた電荷がFETトランジスタ２を
通して放電されてしまうことがほとんど無い。従って並
列共振パルス27が発生している時点t₁で並列共振回路１
をドライブしても、共振用コンデンサC_Rに蓄えた電荷の
ほとんどを共振用コイル12aを通して放電することがで
き、安定した出力が得られる。

共振回路１の回路定数が減少方向にばらついて並列共
振パルス27が10％程狭くなった場合でも、共振パルス27
とドライブパルスP₂とのオーバーラップ状態は保たれて
いる。

第３図に本実施例の共振形コンバータを用いた水平出
力回路の要部回路図を示す。この回路では並列共振用コ
イルとして、CRTの偏向コイルL_yを使用している。この
ため並列共振用コイルL_yに電源V_CCを直接接続すると平
均入力電流のためにラスターが変位するので、水平出力
トランス７の一次側コイル7aを通して別径路で電源V_CC
供給している。共振用コイル（偏向コイル）L_yと直列に
接続されているコンデンサC_Tは直流を阻止すると共に、
一次側コイル7aを通して流れる電源電流で充電され、共
振コイルL_yの実質的な直列電源の働きをしている。

またFETトランジスタ２のゲート電極と接地との間に
ツェナダイオード10を接続し、電圧V_GSの最高値を一定
のツェナ電圧値に抑えている。

このように水平出力回路として用いた場合の動作も上
述と同様であり、並列共振パルス27が発生している期間
内にFETトランジスタ２をオンさせて並列共振回路１を
効率良く駆動してもカミツキ現象が発生しない。従っ
て、第２図Ｆに示すように、共振用コイルとして用いた
偏向コイルL_yに、電流i₁、i₂、i₃、i₄から成るのこぎり
波電流i_nを良好に流すことができる。なお水平出力回路
では、並列共振回路１で発生させた共振パルス電圧V_Pを
水平出力トランス７で昇圧し、二次側コイル7bから取出
して整流用ダイオードD₂で整流平滑してから例えばCRT
のアノードに与えている。

第４図はドライブ回路の変形例を示す回路図である。
この例ではpnp型のドライブトランジスタ14のコレクタ
と、npn型のドライブトランジスタ15のコレクタとを共
通接続し、トランジスタ14のエミッタに電源V_CCを接続
すると共に、トランジスタ15のエミッタを接地してあ
る。また共通接続したコレクタとFETトランジスタ２の
ゲート電極との間に、抵抗器R₀及びダイオードD₃の並列
回路を設けてある。

従って、各トランジスタ14、15のベースにパルス信号
P₃を与えると、パルス信号P₃の低レベルでトランジスタ
14がオンとなると共にトランジスタ15がオフとなる。従
って、抵抗器R₀にコレクタ電流が流れ、そこで発生した
電圧がドライブパルスP₂としてFETトランジスタ２のゲ
ート電極に与えられる。ドライブパルスP₂は上述したよ
うに、R₀とC_GD、C_GSとによって定まる時定数で立上が
る。

パルス信号P₃が高レベルに反転すると、トランジスタ
14がオフになって抵抗器R₀にコレクタ電流が流れなくな
ると共に、トランジスタ15がオンとなってダイオードD₃
が導通する。従ってFETトランジスタ２のゲート電極の
電位が瞬時に接地電位となり、ドレイン電流i_D（コイル
電流i₁）が急激に遮断される。即ちドライブパルスP₂の
立上がりが急峻になる。なおパルス信号P₃の高レベル期
間及び低レベル期間は、前記のパルス信号P₁とは逆にな
っている。

なお上記実施例ではFETトランジスタ２の電極間容量
を利用して時定数回路を構成したが、独立したコンデン
サを設けて時定数回路を構成してもよい。

また発振器４で発生させたパルス信号P₁の立上がりを
傾斜させてからドライブトランジスタ５に与え、トラン
ジスタ５の出力をリニアアンプで増幅してFETトランジ
スタ２のゲート電極に供給するようにしてもよい。

〔発明の効果〕

本発明は上述したように、並列共振回路のスイッチン
グ素子としてFET素子を使用し、上記並列共振回路で並
列共振パルスを発生させている期間内に上記FET素子に
ドライブ電圧の供給を開始するようにしたので、並列共
振パルスとドライブ電圧とがオーバーラップしているか
ら、負荷電流が増大してダンパー期間が無くなった場
合、共振パルスの終了直後に共振コイルに電流が流れ始
め、ドライブの時間後れが生じない。しかも並列共振回
路の回路定数が小さい方にばらついて並列共振のパルス
幅が減少してもオーバーラップ状態は保障されている。
従って負荷電流が大きくなった場合でも変換効率が低下
せずに安定した出力が得られる。

またドライブ電圧の立上がりに傾斜を持たせてあるの
で、ドライブを開始してからしばらくの間はFET素子の
ドレイン・ソース間の抵抗値が大きくなっている。従っ
て、共振パルスとドライブ電圧とがオーバーラップして
いても、特に共振回路の回路定数が大きい方にばらつい
てオーバーラップ期間が或る程度長くなった場合でも、
共振用コンデンサに充電した電荷の無効放電による出力
の低下が生じない。またコイル電流が大きくなったとき
には十分大きなドライブ電圧がFET素子に与えられるの
で、ドライブ不足は生じない。

従って本発明によれば、カミツキ現象とドライブの遅
れとの相反する不都合が同時に解消され、極めて高能率
のコンバータが得られる。

【図面の簡単な説明】

第１図は本発明の共振形コンバータの一実施例を示す要
部回路図、第２図は各部の動作を説明するための動作波
形図、第３図は第１図とは別の実施例を示す共振形コン
バータの要部回路図、第４図はドライブ回路の変形例を
示す要部回路図、第５図〜第８図は従来例を示し、第５
図は共振形コンバータの要部回路図、第６図は第５図の
等価回路図、第７図及び第８図は動作波形図である。なお図面に用いた符号において、１……並列共振回路２……FETトランジスタ３……ドライブ回路 12a、L_y……共振用コイル C_R……共振用コンデンサ D₁……ダンパーダイオードである。

Claims

(57)【特許請求の範囲】

【請求項１】コンデンサ及びコイルの並列共振回路、こ
の並列共振回路を駆動するFET素子及び並列共振を制動
するダンパーダイオードと、並列共振周期の半周期よりも短いオフ時間と、前縁にお
いて立上がり傾斜を有するオン期間とから成るドライブ
電圧を上記FET素子に供給するドライブ回路とを具備す
る共振形コンバータ。