JP3370925B2 - フライバックトランス用電源回路 - Google Patents

フライバックトランス用電源回路

Info

Publication number
JP3370925B2
JP3370925B2 JP5047198A JP5047198A JP3370925B2 JP 3370925 B2 JP3370925 B2 JP 3370925B2 JP 5047198 A JP5047198 A JP 5047198A JP 5047198 A JP5047198 A JP 5047198A JP 3370925 B2 JP3370925 B2 JP 3370925B2
Authority
JP
Japan
Prior art keywords
diode
primary coil
current
switching element
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5047198A
Other languages
English (en)
Other versions
JPH11252914A (ja
Inventor
貞雄 森元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP5047198A priority Critical patent/JP3370925B2/ja
Publication of JPH11252914A publication Critical patent/JPH11252914A/ja
Application granted granted Critical
Publication of JP3370925B2 publication Critical patent/JP3370925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、各種電子機器、通
信機器等に用い、トランスの一次側の共振動作によって
電圧パルスを発生させ、この電圧パルスを昇圧して二次
側から出力するフライバックトランス用電源回路に関す
るものである。 【0002】 【従来の技術】以下、従来の電源回路について図面を参
照しながら説明する。 【0003】図3は従来の電源回路を示す等価回路図、
図4は同電源回路における電圧、電流、スイッチパルス
の時経変化を示す波形図である。 【0004】図3において、従来の電源回路は、テレビ
やディスプレイ等に使用して、トランスから陰極線管に
加えられる高圧出力電圧の安定化を図っており、トラン
ス1の一次コイル2の一端側に接続した駆動電源3と、
この一次コイル2の他端側に接続したスイッチング素子
4およびコンデンサ5およびダイオード6とを備えてい
る。 【0005】また、スイッチング素子4は内部ダイオー
ドを有したMOS型電界効果トランジスタ(MOS F
ET)とし、このトランジスタのドレインを一次コイル
2の他端側に接続し、ソースをアース側に接続し、ゲー
トをスイッチング素子4を制御するパルス波を発生する
PWM制御回路7側に接続し、またスイッチング素子4
の内部ダイオードは、そのアノードがアース側に、カソ
ードが一次コイル2の他端側に接続された状態となって
いた。さらにコンデンサ5は一端を一次コイル2の他端
側に接続し、他端をアース側に接続し、ダイオード6は
カソードを一次コイル2の他端側に接続し、アノードを
アース側に接続し、ダイオード6のカソードおよびコン
デンサ5の一端をトランジスタのドレインと一次コイル
2の他端側との間に接続している。 【0006】このとき、コンデンサ5の一端はダイオー
ド6のカソードと一次コイル2の他端との間に接続して
いる。 【0007】そして、二次コイル8には、水平周波数や
垂直周波数の高いディスプレイ9(CRT)等を接続し
ている。 【0008】この電源回路における時経変化に対する電
圧、電流、スイッチパルスを示す波形は図4に示すよう
になる。 【0009】図4において、(a)は電源回路のO点に
おけるトランスの一次コイルに誘起される電圧値の時経
変化を示す波形図、(b)は電源回路のO点における電
流値の時経変化を示す波形図、(c)はスイッチング素
子4に入力されるPWM制御回路の出力波形の時経変化
を示す波形図である。 【0010】A−B期間について、(c)において、ス
イッチング素子4にPWM制御回路7の一定周期のパル
ス波(出力波)が入力され、スイッチング素子4をON
状態にすると、(b)において、スイッチング素子4の
ON状態の長さに比例して、O点における電流値が時間
とともに増大し、一次コイル2にエネルギーが充填され
る。 【0011】B−C期間について、(c)において、ス
イッチング素子4へのPWM制御回路7のパルス波の入
力をやめ、スイッチング素子4をOFF状態にすると、
一次コイル2に充填されたエネルギーはコンデンサ5へ
充填され始め、(b)において、O点における電流値が
時間とともに減少し、充填が完了すると、(a)におい
て、一次コイル2の電圧値がピーク値となる。 【0012】C−D期間について、コンデンサ5への充
填が完了すると、コンデンサ5に充填されたエネルギー
は一次コイル2へ再充填され始め、(b)において、O
点における電流値が時間とともに減少し、充填が完了す
ると、(a)において、一次コイル2の電圧値が0とな
る。 【0013】D−E期間について、一次コイル2への充
填が完了すると、一次コイル2に充填されたエネルギー
はコンデンサへ再充填され始めようとするが、このと
き、一次コイル2の両端の電圧の正負極の関係より、コ
ンデンサ5はアース側から再充填され始めようとする。
しかし、一次コイル2の他端とアースとの間には、アー
ス側にアノードを接続したダイオード6があるので、コ
ンデンサ5には充填されず、インピーダンスの低いダイ
オード6を介して電流が流れ、(b)において、O点に
おける電流値が時間とともに増加しつつも、コンデンサ
5にはエネルギーが充填されないので、(a)におい
て、一次コイル2の電圧値は0のままである。 【0014】E−F期間について、ここで、一次コイル
2に充填されたエネルギーはダイオード6を介して電流
が流れたことにより開放されたので、理論的には、
(b)において、O点における電流値は、(c)におい
て、スイッチング素子4をON状態にしない限りは、0
のままであるはずだが、実際には、(b)において、O
点における電流値はある一定時間増加している。 【0015】そして、このO点における電流値の増加に
ともない、一次コイル2に一定のエネルギーが充填され
てしまう。 【0016】F−G期間について、そうすると、上述と
同様に、一次コイル2への充填が完了すると、一次コイ
ル2に充填されたエネルギーはコンデンサ5へ充填され
始め、(b)において、O点における電流値が時間とと
もに減少し、充填が完了すると、(a)において、一次
コイル2の電圧値がピーク値となる。 【0017】G−H期間について、コンデンサ5への充
填が完了すると、コンデンサ5に充填されたエネルギー
は一次コイル2へ再充填され始め、(b)において、O
点における電流値が時間とともに減少し、充填が完了す
ると、(a)において、一次コイル2の重圧が0とな
る。 【0018】H−I期間について、一次コイル2への充
填が完了すると、一次コイル2に充填されたエネルギー
はコンデンサ5へ再充填され始めようとするが、(b)
において、O点における電流値が時間とともに増加しつ
つも、コンデンサ5にはエネルギーが充填されないの
で、(a)において、一次コイルの電圧値は0のままで
ある。 【0019】I−J期間について、上述と同様に、再
度、(b)において、O点における電流値はある一定時
間増加するので、一次コイル2にエネルギーが充填され
る。 【0020】J−K(A)期間について、一次コイル2
への充填が完了すると、一次コイル2に充填されたエネ
ルギーはコンデンサ5へ充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル2の電圧値が
ピーク値となるが、この途中で、(c)において、スイ
ッチング素子4をON状態にしたので、新たに、これを
起点として、上述と同様のことが再度繰り返される。 【0021】 【発明が解決しようとする課題】上記従来の構成では、
一次コイル2の電圧値によって、二次コイル8の出力電
圧が変化するが、一次コイル2の電圧値はスイッチング
素子4のON状態の時間の長短により、変化させること
ができ、ON状態が長いほど、電圧値は大きくなる。 【0022】このとき、PWM制御回路7から一定周期
のパルス波をスイッチング素子4に入力するので、一次
コイル2の電圧値を変化させる場合は、スイッチング素
子4のON−OFFの状態の時間の比率を変えることに
より行っている。 【0023】この際、スイッチング素子4のOFF状態
において、O点の電圧値が0になると共に、一次コイル
2に充填されたエネルギーが開放される状況では、ダイ
オード6のアノードからカソードに電流が流れる。 【0024】このダイオード6のアノードからカソード
に電流が流れる期間(ダンパー期間)においては、スイ
ッチング素子4をON状態にしても、スイッチング素子
4に電流が流れず、一次コイル2にエネルギーを充填す
ることができない。 【0025】従来のような電流回路においては、一般的
に、スイッチング素子4をON状態からOFF状態にし
た直後に発生する一次コイル2の電圧波を昇圧し、二次
コイル8より出力して使用するが、スイッチング素子4
をON状態にした際、一次コイル2にエネルギーを充填
できなければ、スイッチング素子4をOFF状態にした
直後に電圧波が生じない。 【0026】一次コイル2に発生する電圧値は、スイッ
チング素子4をON状態にする時間の長さによって調整
するが、その時間の長さは、PWM制御回路7から一定
周期で発生するパルス波のON時には、前のパルス波の
ON時より発生する電流波に対して、ダイオード6に1
回目の電流が流れる期間を既に経過していることを条件
とした範囲で設定される。 【0027】しかし、ダイオード6に2回目以降の電流
が流れる期間に、パルス波がON状態になると、スイッ
チング素子4に電流が流れなくなり、一次コイル2に電
圧を生じさせることができなくなる。 【0028】特に、水平周波数、垂直周波数が大きい高
解像度を有したディスプレイ9等に二次コイル8が接続
される場合には、一次コイル2に、高周波で電圧を生じ
させる必要があり、PWM制御回路7から発生するパル
ス波の一周期を短くしなければならず、このような場
合、ダイオード6に2回目以降の電流が流れる期間に、
パルス波がON状態になりやすい。 【0029】したがって、高解像度を有したディスプレ
イ9等には、トランス1の一次コイル2に電圧を確実に
発生させることができないという問題点を有していた。 【0030】本発明は上記問題点を解決するもので、水
平周波数、垂直周波数が大きい高解像度を有したディス
プレイ等にトランスの二次コイルを接続した場合も、一
次コイルに高周波の電圧を確実に発生させることができ
フライバックトランス用電源回路を提供することを目
的としている。 【0031】 【課題を解決するための手段】上記目的を達成するため
に本発明は、MOS型電界効果トランジスタのドレイン
と一次コイルの他端側およびコンデンサの一端および第
1のダイオードのカソードとを接続し、前記MOS型電
界効果トランジスタのゲートと制御回路とを接続し、前
記MOS型電界効果トランジスタのソースと前記コンデ
ンサの他端および前記第1のダイオードのアノードとを
アース接続し、前記第1のダイオードのカソードと前記
MOS型電界効果トランジスタのドレインとの間に、前
記第1のダイオードのカソードとアノードを接続すると
ともに、前記MOS型電界効果トランジスタのドレイン
とカソードを接続する第2のダイオードを配置し、前記
第1のダイオードおよび前記第2のダイオードは前記M
OS型電界効果トランジスタの内部ダイオードよりも電
流逆回復時間を短くした構成としたものである。 【0032】上記構成により、制御回路から発生したパ
ルス波により、スイッチング素子がON状態からOFF
状態になり、ダイオードに1回目の電流が流れて、電圧
値が0となった後に、一次コイルにエネルギーを充填す
る原因となる電流が一次コイルに流れるが、この電流値
を非常に低下させることができるので、一次コイルに充
填されるエネルギーが減少する。 【0033】これにより、ダイオードに1回目の電流が
流れた後においては、電圧波形は、駆動電源の電圧値を
基準にLC共振するものの、その振幅が小さくなり、電
圧値を0よりも大きくすることができる。 【0034】したがって、ダイオードには2回目以降の
電流は流れず、パルス波をON状態にした際、スイッチ
ング素子に電流が流れないという現象が発生することを
防止できるので、水平周波数、垂直周波数が大きい高解
像度を有したディスプレイ等に対しても、トランスの一
次コイルに電圧を確実に発生させることができる。 【0035】特に、MOS型電界効果トランジスタに必
然的に発生する内部ダイオードに関して、第1のダイオ
ードおよび第2のダイオードはスイッチング素子として
用いたMOS型電界効果トランジスタの内部ダイオード
よりも電流逆回復時間が短いので、第1のダイオードお
よび第2のダイオードの両端に加圧した電圧を開放する
場合、流れる電流の抑制時間(電流が流れなくなるまで
の時間)(電流逆回復時間)は、スイッチング素子とし
て用いたMOS型電界効果トランジスタの内部ダイオー
ドのそれに比べ早くなる。 【0036】これにより、第1、第2のダイオードに起
因する遅れ電流(電流を抑制する手段を行ってから実際
に電流が流れなくなるまでの時間に流れる電流)は、前
記MOS型電界効果トランジスタの内部ダイオードに起
因する遅れ電流よりも、短時間で抑制され、第1のダイ
オードのアノードからカソードへ電流が流れる際、同M
OS型電界効果トランジスタの内部ダイオードに起因す
る遅れ電流は、第2のダイオードによって抑制させら
れ、また、第1、第2のダイオードに起因する遅れ電流
も、同MOS型電界効果トランジスタの内部ダイオード
に起因する遅れ電流よりも短時間で抑制されるので、ト
ランスやコンデンサに余分なエネルギーが充填されるの
を防止している。 【0037】 【発明の実施の形態】本発明の請求項1記載の発明は、
MOS型電界効果トランジスタのドレインと一次コイル
の他端側およびコンデンサの一端および第1のダイオー
ドのカソードとを接続し、前記MOS型電界効果トラン
ジスタのゲートと制御回路とを接続し、前記MOS型電
界効果トランジスタのソースと前記コンデンサの他端お
よび前記第1のダイオードのアノードとをアース接続
し、前記第1のダイオードのカソードと前記MOS型電
界効果トランジスタのドレインとの間に、前記第1のダ
イオードのカソードとアノードを接続するとともに、前
記MOS型電界効果トランジスタのドレインとカソード
を接続する第2のダイオードを配置し、前記第1のダイ
オードおよび前記第2のダイオードは前記MOS型電界
効果トランジスタの内部ダイオードよりも電流逆回復時
間を短くした構成としたものである。 【0038】上記構成により、制御回路から発生したパ
ルス波により、スイッチング素子がON状態からOFF
状態になり、ダイオードに1回目の電流が流れて、電圧
値が0となった後に、一次コイルにエネルギーを充填す
る原因となる電流が一次コイルに流れるが、この電流値
を非常に低下させることができるので、一次コイルに充
填されるエネルギーが減少する。 【0039】これにより、ダイオードに1回目の電流が
流れた後においては、電圧波形は、駆動電源の電圧値を
基準にLC共振するものの、その振幅が小さくなり、電
圧値を0よりも大きくすることができる。 【0040】したがって、ダイオードには2回目以降の
電流は流れず、パルス波をON状態にした際、スイッチ
ング素子に電流が流れないという現象が発生することを
防止できるので、水平周波数、垂直周波数が大きい高解
像度を有したディスプレイ等に対しても、トランスの一
次コイルに電圧を確実に発生させることができる。 【0041】(実施の形態)以下、本発明の一実施の形
態におけるトランスについて図面を参照しながら説明す
る。 【0042】図1は本発明の一実施例の形態におけるト
ランスの電源回路を示す等価回路図、図2は同電源回路
における電圧、電流、スイッチパルスの時経変化を示す
波形図である。 【0043】図1において、電源回路は、トランス21
の一次コイル22の一端側に接続した駆動電源23と、
この一次コイル22の他端側に接続したスイッチング素
子24およびコンデンサ25および第1のダイオード2
6とを備えている。 【0044】また、スイッチング素子24は内部ダイオ
ードを有したMOS型電界効果トランジスタ(MOS
FET)とし、このトランジスタのドレインを一次コイ
ル22の他端側に接続し、ソースをアース側に接続し、
ゲートをスイッチング素子24を制御するパルス波を発
生するPWM制御回路27側に接続し、またスイッチン
グ素子24の内部ダイオードはアノードをアース側に、
カソードを一次コイル22の他端側に接続した状態とな
っている。コンデンサ25は一端を一次コイル22の他
端側に接続し、他端をアース側に接続し、第1のダイオ
ード26はカソードを一次コイル22の他端側に接続
し、アノードをアース側に接続し、第1のダイオード2
6のカソードおよびコンデンサ25の一端をスイッチン
グ素子24のドレイン側と一次コイルとの間に接続して
いる。 【0045】また、第1のダイオード26のカソードと
スイッチング素子24のドレインとの間に第2のダイオ
ード30を接続するとともに、第2のダイオード30は
カソードをスイッチング素子24のドレイン側に接続
し、アノードを第1のダイオード26のカソード側に接
続している。 【0046】さらに第1のダイオード26のカソードと
一次コイル22の他端側との間にコンデンサ25の一端
を接続している。 【0047】そして、第1のダイオード26および第2
のダイオード30はスイッチング素子24の内部ダイオ
ードよりも電流逆回復時間が短いものを使用している。
また二次コイル28には、水平周波数や垂直周波数の高
いディスプレイ29(CRT)等を接続している。 【0048】このとき、この電源回路における時経変化
に対する電圧、電流、スイッチパルスを示す波形は図2
に示すようになる。 【0049】図2において、(a)は電源回路のO点に
おけるトランス21の一次コイル22に誘起される電圧
値の時経変化を示す波形図、(b)は電源回路のO点に
おける電流値の時経変化を示す波形図、(c)はスイッ
チング素子24に入力されるPWM制御回路27の出力
波形の時経変化を示す波形図である。 【0050】A−B期間について、(c)において、ス
イッチング素子24にPWM制御回路27の一定周期の
パルス波(出力波)が入力され、スイッチング素子24
をON状態にすると、(b)において、スイッチング素
子24のON状態の長さに比例して、O点における電流
値が時間とともに増大し、一次コイル22にエネルギー
が充填される。 【0051】B−C期間について、(c)において、ス
イッチング素子24へのPWM制御回路27のパルス波
の入力をやめ、スイッチング素子24をOFF状態にす
ると、一次コイル22に充填されたエネルギーはコンデ
ンサ25へ充填され始め、(b)において、O点におけ
る電流値が時間とともに減少し、充填が完了すると、
(a)において、一次コイル22の電圧値がピーク値と
なる。 【0052】C−D期間について、コンデンサ25への
充填が完了すると、コンデンサ25に充填されたエネル
ギーは一次コイル22へ再充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧値
が0となる。 【0053】D−E期間について、一次コイル22への
充填が完了すると、一次コイル22に充填されたエネル
ギーはコンデンサ25へ再充填され始めようとするが、
このとき、一次コイル22の両端の電圧の正負極の関係
より、コンデンサ25はアース側から再充填され始めよ
うとする。しかし、一次コイル22の他端とアースとの
間には、アース側にアノードを接続した第1のダイオー
ド26があるので、コンデンサ25には充填されず、イ
ンピーダンスの低い第1のダイオード26を介して電流
が流れ、(b)において、O点における電流値が時間と
ともに増加しつつも、コンデンサ25にはエネルギーが
充填されないので、(a)において、一次コイル22の
電圧値は0のままである。 【0054】E−F期間について、ここで、一次コイル
22に充填されたエネルギーは第1のダイオード26を
介して電流が流れたことにより開放されたので、理論的
には、(b)において、O点における電流値は、(c)
において、スイッチング素子24をON状態にしない限
りは、0のままであるはずだが、実際には、(b)にお
いて、O点における電流値はある一定時間増加してい
る。 【0055】そして、このO点における電流値の増加に
ともない、一次コイル22に一定のエネルギーが充填さ
れてしまう。 【0056】F−G期間について、そうすると、上述と
同様に、一次コイル22への充填が完了すると、一次コ
イル22に充填されたエネルギーはコンデンサ25へ充
填され始め、(b)において、O点における電流値が時
間とともに減少し、充填が完了すると、(a)におい
て、一次コイル22の電圧値がピーク値となる。 【0057】G−H期間について、コンデンサ25への
充填が完了すると、コンデンサ25に充填されたエネル
ギーは一次コイル22へ再充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧が
駆動電源23の電圧値と等しくなる。 【0058】H−I期間について、一次コイル22への
充填が完了すると、一次コイル22に充填されたエネル
ギーはコンデンサ25へ再充填され始め、(b)におい
て、O点における電流値が時間とともに増加し、充填が
完了すると、(a)において、一次コイル22の電圧値
が駆動電源23の値よりも小さく0よりも大きな値とな
る。 【0059】I−J期間について、そして、コンデンサ
25への充填が完了すると、再度、一次コイル22へ充
填がされ始め、(b)において、O点における電流値が
時間とともに増加し、充填が完了すると、(a)におい
て、一次コイル22の電圧値が駆動電源23の電圧値と
等しくなる。 【0060】J−K期間について、さらに、一次コイル
22への充填が完了すると、一次コイル22に充填され
たエネルギーはコンデンサ25へ充填され始め、(b)
において、O点における電流値が時間とともに減少し、
充填が完了すると、(a)において、一次コイル22の
電圧値がピーク値となる。 【0061】K−L期間について、コンデンサ25への
充填が完了すると、コンデンサ25に充填されたエネル
ギーは一次コイル22へ再充填され始め、(b)におい
て、O点における電流値が時間とともに減少し、充填が
完了すると、(a)において、一次コイル22の電圧が
駆動電源23の電圧値と等しくなる。 【0062】L−M(A)期間について、一次コイル2
2への充填が完了すると、一次コイル22に充填された
エネルギーはコンデンサ25へ再充填され始め、(b)
において、O点における電流値が時間とともに増加し、
充填が完了すると、(a)において、一次コイル22の
電圧値が駆動電源23の電圧値よりも小さく0よりも大
きい値となるが、この途中で、(c)において、スイッ
チング素子24をON状態にしたので、新たに、これを
起点として、上述と同様のことが再度繰り返される。 【0063】上記構成によれば、第1のダイオード26
のカソードとスイッチング素子24のトランジスタのド
レインとの間に第2のダイオード30を接続するととも
に、第2のダイオード30はカソードをトランジスタの
ドレイン側に接続し、アノードを第1のダイオード26
のカソード側に接続し、かつコンデンサ25の一端は第
1のダイオード26のカソードと一次コイル22との間
に接続し、第1のダイオード26および第2のダイオー
ド30はスイッチング素子24として用いたMOS型電
界効果トランジスタの内部ダイオードよりも電流逆回復
時間が短いので、制御回路27から発生したパルス波に
より、スイッチング素子24がON状態からOFF状態
になり、第1のダイオード26に1回目の電流が流れ
て、電圧値が0となった後に、一次コイル22にエネル
ギーを充填する原因となる電流が一次コイル22に流れ
るが、この電流値を非常に低下させることができ、一次
コイル22に充填されるエネルギーが減少する。 【0064】これにより、第1のダイオード26に1回
目の電流が流れた後においては、電圧波形は、駆動電源
23の電圧値を基準にLC共振するものの、その振幅が
小さくなり、電圧値を0よりも大きくすることができ
る。 【0065】したがって、第1のダイオード26には2
回目以降の電流は流れず、パルス波をON状態にした
際、スイッチング素子24に電流が流れないという現象
が発生することを防止できるので、水平周波数、垂直周
波数が大きい高解像度を有したディスプレイ29等に対
しても、トランス21の一次コイル22に電圧を確実に
発生させることができる。 【0066】特に、MOS型電界効果トランジスタに必
然的に発生する内部ダイオードに関して、第1のダイオ
ード26および第2のダイオード30は、スイッチング
素子24の内部ダイオードよりも電流逆回復時間が短い
ものを使用しているので、第1のダイオード26および
第2のダイオード30の両端に加圧した電圧を開放する
場合、流れる電流の抑制時間(電流が流れなくなるまで
の時間)(電流逆回復時間)は、スイッチング素子24
の内部ダイオードのそれに比べ早くなる。 【0067】これにより、第1のダイオード26、第2
のダイオード30に起因する遅れ電流(電流を抑制する
手段を行ってから実際に電流が流れなくなるまでの時間
に流れる電流)は、スイッチング素子24の内部ダイオ
ードに起因する遅れ電流よりも、短時間で抑制され、第
1のダイオード26のアノードからカソードへ電流が流
れる際、前記内部ダイオードに起因する遅れ電流は、第
2のダイオード30によって抑制させられ、また、第1
のダイオード26、第2のダイオード30に起因する遅
れ電流も、前記内部ダイオードに起因する遅れ電流より
も短時間で抑制されるので、トランス21やコンデンサ
25に余分なエネルギーが充填されるのを防止してい
る。 【0068】このように本発明の一実施の形態によれ
ば、第1のダイオード26のカソードとスイッチング素
子24のトランジスタのドレインとの間に第2のダイオ
ード30を接続するとともに、第2のダイオード30は
カソードをトランジスタのドレイン側に接続し、アノー
ドを第1のダイオード26のカソード側に接続し、かつ
コンデンサ25の一端は第1のダイオード26のカソー
ドと一次コイル22との間に接続し、第1のダイオード
26および第2のダイオード30は、スイッチング素子
24の内部ダイオードよりも電流逆回復時間が短いもの
を使用しているので、水平周波数、垂直周波数が大きい
高解像度を有したディスプレイ29等に対しても、トラ
ンス21の一次コイル22に電圧を確実に発生させるこ
とができる。 【0069】なお、図1のABLはディスプレイ29を
有する機器が備えた過電流抑制手段である。 【0070】 【発明の効果】以上のように本発明によれば、第1のダ
イオードのカソードとスイッチング素子のドレインとの
間に第2のダイオードを接続するとともに、第2のダイ
オードはカソードを前記スイッチング素子のドレイン側
に接続し、アノードを第1のダイオードのカソード側に
接続し、かつコンデンサの一端は第1のダイオードのカ
ソードと一次コイルとの間に接続し、第1のダイオード
および第2のダイオードはスイッチング素子の内部ダイ
オードよりも電流逆回復時間が短いものとしたので、制
御回路から発生したパルス波により、スイッチング素子
がON状態からOFF状態になり、ダイオードに1回目
の電流が流れて、電圧値が0となった後に、一次コイル
にエネルギーを充填する原因となる電流が一次コイルに
流れるが、この電流値を非常に低下させることができ、
一次コイルに充填されるエネルギーを減少させることが
できる。 【0071】これにより、第1のダイオードに1回目の
電流が流れた後においては、電圧波形は、駆動電源の電
圧値を基準にLC共振するものの、その振幅が小さくな
り、電圧値を0よりも大きくすることができるので、第
1のダイオードには2回目以降の電流は流れず、パルス
波をON状態にした際、スイッチング素子に電流が流れ
ないという現象が発生することを防止できる。 【0072】したがって、水平周波数、垂直周波数が大
きい高解像度を有したディスプレイ等に対しても、トラ
ンスの一次コイルに電圧を確実に発生させることが可能
な電源回路を提供することができる。
【図面の簡単な説明】 【図1】本発明の一実施の形態におけるトランスの電源
回路を示す等価回路図 【図2】同電源回路における電圧、電流、スイッチパル
スの時経変化を示す波形図 【図3】従来のトランスの電源回路を示す等価回路図 【図4】同電源回路における電圧、電流、スイッチパル
スの時経変化を示す波形図 【符号の説明】 21 トランス 22 一次コイル 23 駆動電源 24 スイッチング素子 25 コンデンサ 26 第1のダイオード 27 制御回路 28 二次コイル 29 ディスプレイ 30 第2のダイオード

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 一次コイルと二次コイルとを有するトラ
    ンスと、前記一次コイルの一端側と接続する駆動電源
    と、前記一次コイルの他端側と接続するスイッチング素
    子と、前記スイッチング素子と接続し、前記スイッチン
    グ素子を制御するパルス波を発生する制御回路とを備
    え、前記スイッチング素子は内部ダイオードを有したM
    OS型電界効果トランジスタとし、前記MOS型電界効
    果トランジスタのドレインと前記一次コイルの他端側お
    よびコンデンサの一端および第1のダイオードのカソー
    ドとを接続し、前記MOS型電界効果トランジスタのゲ
    ートと前記制御回路とを接続し、前記MOS型電界効果
    トランジスタのソースと前記コンデンサの他端および前
    記第1のダイオードのアノードとをアース接続し、前記
    第1のダイオードのカソードと前記MOS型電界効果ト
    ランジスタのドレインとの間に、前記第1のダイオード
    のカソードとアノードを接続するとともに、前記MOS
    型電界効果トランジスタのドレインとカソードを接続す
    る第2のダイオードを配置し、前記第1のダイオードお
    よび前記第2のダイオードは前記MOS型電界効果トラ
    ンジスタの内部ダイオードよりも電流逆回復時間を短く
    したフライバックトランス用電源回路。
JP5047198A 1998-03-03 1998-03-03 フライバックトランス用電源回路 Expired - Fee Related JP3370925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5047198A JP3370925B2 (ja) 1998-03-03 1998-03-03 フライバックトランス用電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5047198A JP3370925B2 (ja) 1998-03-03 1998-03-03 フライバックトランス用電源回路

Publications (2)

Publication Number Publication Date
JPH11252914A JPH11252914A (ja) 1999-09-17
JP3370925B2 true JP3370925B2 (ja) 2003-01-27

Family

ID=12859820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5047198A Expired - Fee Related JP3370925B2 (ja) 1998-03-03 1998-03-03 フライバックトランス用電源回路

Country Status (1)

Country Link
JP (1) JP3370925B2 (ja)

Also Published As

Publication number Publication date
JPH11252914A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
US4937727A (en) Switch-mode power supply with transformer-coupled feedback
JP4158054B2 (ja) スイッチング電源装置
JP6665573B2 (ja) スイッチング電源装置
US5140201A (en) Gate drive circuit for insulated gate semiconductor device and flash controller using the circuit
JP3387456B2 (ja) スイッチング電源装置
KR100282326B1 (ko) 절환 모드 전원
JP4088756B2 (ja) スイッチング電源装置
US6720740B2 (en) Discharge lamp ballast circuit having snubber circuit
JPH0990482A (ja) 閃光装置
JP3528917B2 (ja) スイッチング電源装置
JP3370925B2 (ja) フライバックトランス用電源回路
EP0507398B1 (en) Circuit arrangement
JP3233099B2 (ja) Dc−dcコンバータ
JPH09131058A (ja) 同調スイッチ・モード電源装置
US5278746A (en) High voltage generator
US5694008A (en) Lamp starting apparatus for liquid crystal projector
JPH02273073A (ja) スイッチモード電源
JP2650569B2 (ja) 高電圧発生回路
US6975520B2 (en) DC-DC converter having stable input voltage
JP3283843B2 (ja) フライバックトランス用電源回路
JP2605328B2 (ja) 共振形コンバータ
JP3331994B2 (ja) 電源回路
JP3376936B2 (ja) 電源回路
JPS61174880A (ja) 水平出力回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees