JP2650569B2

JP2650569B2 - 高電圧発生回路

Info

Publication number: JP2650569B2
Application number: JP4137951A
Authority: JP
Inventors: 匡彦松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1991-08-12
Filing date: 1992-04-30
Publication date: 1997-09-03
Anticipated expiration: 2012-09-03
Also published as: JPH05252409A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コレクタパルスを昇圧
してその昇圧出力を陰極線管のアノードへ加える高電圧
発生回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管には高電圧発生回路から数10ＫＶという高い
電圧が加えられている。この高電圧発生回路として、水
平出力回路で作り出されたフライバックパルスをフライ
バックトランスで昇圧し、これを整流して陰極線管のア
ノードへ加えるようにするとともに、フライバックトラ
ンスの低圧コイル側には偏向ヨークを接続し、フライバ
ックパルスを利用して鋸歯状波の偏向電流を作り出し、
これを偏向ヨークに加える方式のものが知られている
が、この方式の回路は、高圧出力電圧の安定化を行うた
めに、高圧出力電圧の降下量に見合う補正電圧を加える
ときに、この補正動作が偏向ヨーク側の回路動作に干渉
して悪影響を及ぼすという問題があり、最近において
は、高圧発生側の回路と偏向ヨーク側の回路との干渉を
避けるために、高圧側の回路と偏向ヨーク側の回路とを
別個独立に構成したものが提案されている。この種の高
電圧発生回路は、水平出力回路と同期させてコレクタパ
ルス（フライバックパルス）を発生させ、このコレクタ
パルスをフライバックトランスで昇圧し、これを整流し
て陰極線管のアノードに加えるものである。

【０００３】図12には偏向ヨーク側の回路と分離された
従来の高電圧発生回路（特開平2-222374号）が示されて
いる。この回路は、水平ドライブ回路側から加えられる
信号と、高圧出力電圧の検出信号との信号処理によりト
ランジスタ１のオン期間を高圧出力電圧の降下量に対応
させて制御するもので、高圧出力電圧の降下量が大きい
ほどトランジスタ１のベースに加えるパルス制御信号の
パルス幅を大きくして（図13の（ｂ））、コレクタ電流
の大きさも増大させ（図13の（ｃ））、トランジスタ１
のオフ動作によって発生するコレクタパルスの波高値を
高くしようとするものである（図13の（ａ））。つま
り、トランジスタ１のオン期間のパルス幅が広くなる
と、トランジスタ１がオフしたときにダイオード２，低
圧コイル３，出力トランジスタ４を順に経てダイオード
２に戻る閉ループを回るコレクタ電流の大きさが大きく
なり、必然的にコレクタパルスの波高値が大きくなる。
このように、トランジスタ１のオン期間の幅、つまり、
トランジスタ１のオフの時期をコントロールすることに
より、コレクタパルスの波高値を変え、高圧出力電圧の
安定化を行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、この種
の高電圧発生回路では、トランジスタ１がオフした区間
で、ダイオード２から低圧コイル３および出力トランジ
スタ４を経てダイオード２に戻る閉ループに流れるコレ
クタ電流はフライバック動作のために大きなエネルギを
必要とし、このため、大きな電流が閉ループを回るの
で、その電流の循環によって各回路素子を通るときに損
失を生じ、回路効率が悪くなるという問題が生じる。

【０００５】また、前記従来の回路ではトランジスタ１
のオフ動作を必ずテレビジョン受像機やディスプレイ装
置の走査期間中に行うようにしているので、そのトラン
ジスタ１のオフ動作時にスイッチングノイズが現れ、こ
れが画面に悪影響を与えるという虞が生じる。

【０００６】さらに、前記従来回路では補正をかけるこ
とで、無補正状態よりも出力電圧を下げるように回路が
動作するので、その分＋Ｂ側の駆動電源の入力電圧やフ
ライバックトランスの昇圧比を大きくする必要があり、
使用される電子部品の負担が大きくなるという問題点が
ある。

【０００７】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、トランジスタ１のオ
フ時以降に大電流を還流させることによる損失をなくし
て回路効率を高め、また、コレクタパルスを発生させる
トランジスタ等のスイッチ素子のオフ動作をゼロ電圧ス
イッチングで行い、走査期間中のノイズ発生を極めて少
なくし、さらに、無補正状態よりも出力電圧を上げる方
向に補正してフライバックトランスの昇圧比をより小さ
くできるようにし、使用される電子部品の負担を小さく
することができる高電圧発生回路を提供することにあ
る。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明の高電圧発生回路は、一端はグランド側に他端は駆
動電源側に接続される低圧コイルと、低圧コイルと共振
回路を形成する共振コンデンサと、駆動電源から低圧コ
イルを経てグランドに至る経路に設けられた第１のスイ
ッチ素子および第２のスイッチ素子と、第１のスイッチ
素子に並列に設けられた第１のダイオードとを有する高
電圧発生回路において、前記経路には、順方向が前記第
１のダイオードと逆向きの第２のダイオードと、第２の
スイッチ素子のオフ期間にグランド側から駆動電源側に
向け流れる逆電流によってチャージされるチャージコン
デンサとが設けられていることを特徴として構成されて
おり、また、前記逆電流によってチャージされるチャー
ジコンデンサの一部又は全部を第１のスイッチ素子に接
続されている共振コンデンサで兼用させたこと、前記フ
ライバックトランスの低圧コイルと並列にインダクタン
ス素子が接続されていること、および、前記第１のスイ
ッチ素子と並列にインダクタンス素子としての偏向ヨー
クとコンデンサとの直列回路が接続されていることもそ
れぞれ本発明の特徴的な構成とされている。

【０００９】

【作用】上記構成の本発明において、第１のスイッチ素
子のオン期間では駆動電源側の電流は例えば低圧コイル
から第１のスイッチ素子を通って流れ、低圧コイルにエ
ネルギが蓄積される。この状態で、第１のスイッチ素子
がオフし、第２のスイッチ素子がオンすると、駆動電源
側の電流は低圧コイルから共振コンデンサに流れ、低圧
コイルのエネルギが共振コンデンサに移って蓄積され
る。低圧コイルのエネルギが完全に共振コンデンサに移
ると、今度は共振コンデンサ側から低圧コイルを通って
駆動電源側へ逆電流が流れる。この逆電流が流れている
ときに第２のスイッチ素子をオフすると、逆電流はチャ
ージコンデンサを通って流れることとなるので、チャー
ジコンデンサがチャージされ、低圧コイルには駆動電源
の電圧とチャージコンデンサにチャージされた電圧との
加算電圧が印加される。このチャージコンデンサにチャ
ージされる電圧は、第２のスイッチ素子のオン期間が短
いほど逆電流がチャージコンデンサ側に流れる期間が長
くなるので大きくなり、低圧コイルと共振コンデンサの
共振動作によって発生するコレクタパルスのパルス電圧
の波高値が大きくなる。これとは逆に、第２のスイッチ
素子のオン期間が長くなるとチャージコンデンサにチャ
ージされる電圧が小さくなるのでコレクタパルスのパル
ス電圧の波高値は小さくなる。このように、高圧出力電
圧の降下量に対応させて第２のスイッチ素子のオン期
間、つまりオフのタイミングを制御することにより高圧
出力電圧の安定化が行われる。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る高電圧発生回路の基本回路
が示され、また、図２にはこの基本回路をより具体化し
た本発明に係る高電圧発生回路の第１の実施例の回路構
成が示されている。図２において、フライバックトラン
ス11の低圧コイル12の一端側（この図では巻き始め側）
に第１のスイッチ素子としてのトランジスタ13が直列に
接続されており、このトランジスタ13にダンパーダイオ
ード14と共振コンデンサ15がそれぞれ並列に接続されて
いる。トランジスタ13のエミッタはグランド（この図で
はアースライン）に接続されている。トランジスタ13の
ベースには水平ドライブ回路16から図４の（ｂ）に示す
ような水平出力回路（図示せず）に同期した水平ドライ
ブ信号が加えられている。

【００１１】低圧コイル12の他端側（この図では巻き終
わり側）には第２のスイッチ素子として機能するＭＯＳ
ＦＥＴ17のドレイン側が接続されている。そして、Ｍ
ＯＳＦＥＴ17のソース側には駆動電源18が接続されてい
る。そして、ＭＯＳＦＥＴ17のドレイン・ソース間に
はダイオード20とチャージコンデンサ21がそれぞれ並列
に接続されている。このダイオード20はＭＯＳＦＥＴ
17に外付けによって接続してもよいが、ＭＯＳＦＥＴ
17にはもともと等価回路的にはダイオードが内蔵されて
いるので、ダイオード20を外付けにせずに内蔵ダイオー
ドを利用したものでもよい。ＭＯＳＦＥＴ17のソース
とグランドライン間にはチャージコンデンサ21よりも容
量が遙かに大きいコンデンサ22が接続されている。

【００１２】フライバックトランス11の高圧コイル24の
高圧端側は高圧整流ダイオード25を介して図示されてい
ない陰極線管のアノードに接続されている。また、高圧
コイル24の高圧端側にはブリーダ抵抗器26が接続されて
おり、このブリーダ抵抗器26を通して高圧出力電圧が検
出されている。この実施例では、高圧出力電圧の検出信
号と、前記水平ドライブ回路16の水平ドライブ信号を利
用してＭＯＳＦＥＴ17の駆動パルス信号が作り出され
ている。

【００１３】この駆動パルス信号を作り出す回路は、イ
ンバータ回路27と、微分回路28と、コンパレータ30と、
バッファアンプ31と、エラーアンプ32と、ドライブ増幅
回路33と、ドライブトランス34とを有して構成されてい
る。インバータ回路27は図３の（ｂ）に示す水平ドライ
ブ信号を同図の（ｃ）に示すように反転する。微分回路
28はインバータ回路27の出力を微分して図３の（ｄ）に
示す微分波形の信号をインバータ付のコンパレータ30の
マイナス側端子に加える。

【００１４】一方、バッファアンプ31は高圧出力電圧の
検出信号を増幅してエラーアンプ32に加える。エラーア
ンプ32は定電圧電源35の基準電圧とバッファアンプ31の
出力とを比較し、例えば図３の（ａ）に示すように、高
圧出力電圧が時間とともに降下したときには、図３の
（ｄ）の破線で示すように、高圧出力電圧の降下量が大
きくなるにつれて増加するエラーアンプ信号を前記コン
パレータ30のプラス側端子に加える。

【００１５】コンパレータ30は微分回路28から加えられ
る微分出力と、エラーアンプ32から加えられるエラーア
ンプ信号とを比較し、図３の（ｄ）および（ｅ）に示す
ように微分波形の立ち上がりで立ち上がり、微分波形と
エラーアンプ信号の交点位置で立ち下がるパルスドライ
ブ信号を出力する。つまり、コンパレータ30は高圧出力
電圧の降下量が大きくなるにつれてパルス幅を狭くした
パルスドライブ信号を作り出し、これをドライブ増幅回
路33に加えるのである。

【００１６】ドライブ増幅回路33はパルスドライブ信号
を増幅してドライブトランス34の一次側のコイル36に加
える結果、ドライブトランス34の二次側のコイル37から
ＭＯＳＦＥＴ17のゲートに図３の（ｅ）に示すパルス
ドライブ信号を増幅した駆動パルス信号、つまり、高圧
出力電圧の降下量が大きくなるにつれてパルス幅が狭く
なり、高圧出力電圧の降下量が小さくなるにつれてパル
ス幅が広くなる図４の（ｂ）に示す駆動パルス信号がＭ
ＯＳＦＥＴ17に加えられるのである。

【００１７】第１の実施例は上記のように構成されてお
り、次に、図２の回路と図４のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、チャージ
コンデンサ21に電荷が蓄えられていない状態で、トラン
ジスタ13がオンしたとき、ＭＯＳＦＥＴ17はオフして
いるので、駆動電源18から順方向のダイオード20を通
り、さらに低圧コイル12からトランジスタ13を通ってト
ランジスタ13のコレクタ電流ｉ_cがグランドラインに流
れる。このとき、駆動電源18の電圧をＥ_B，低圧コイル
12のインダクタンスをＬ₁とすると、ｉ_cはＥ_B／Ｌ₁
で決まる直線的な傾きで増加していく。

【００１８】この状態で、トランジスタ13がオフする
と、低圧コイル12のインダクタンスＬ₁に蓄えられた電
流エネルギによって、低圧コイル12から共振コンデンサ
15に電流が流れ込み、図４の（ｃ）に示すようなコレク
タパルス電圧が発生する。このトランジスタ13がオフし
て駆動電源18からダイオード20を通って順方向の電流が
流れている期間でＭＯＳＦＥＴ17がオンすると、駆動
電源18から供給される電流はＭＯＳＦＥＴ17及びダイ
オード20を通り、低圧コイル12，共振コンデンサ15を通
ってグランドライン側に流れ、低圧コイル12側に蓄積さ
れた電流エネルギは共振コンデンサ15に引き続き蓄積さ
れるが、低圧コイル12側の電流エネルギは急激に減少し
てｔ₁で０に至る。このとき、コレクタパルス電圧はピ
ークに達する。

【００１９】低圧コイル12の電流エネルギが全て共振コ
ンデンサ15側に移ると、今度は共振コンデンサ15に蓄え
られた電圧エネルギによって、グランドラインから共振
コンデンサ15，低圧コイル12，ＭＯＳＦＥＴ17を順に
通って駆動電源18に逆電流が流れる。そして、低圧コイ
ル12のインダクタンスＬ₁と共振コンデンサ15の共振が
進んで、コレクタ電圧がｔ₂で０Ｖ以下になると、ダン
パーダイオード14がオンしてダンパーダイオード14から
低圧コイル12を経てＭＯＳＦＥＴ17を通って駆動電源
18に至る逆電流が流れる。このように、共振コンデンサ
15から、あるいはダンパーダイオード14からＭＯＳＦ
ＥＴ17を通って駆動電源18に逆電流が流れている期間の
途中でＭＯＳＦＥＴ17がオフされると、その逆電流は
チャージコンデンサ21に流れ込み、チャージコンデンサ
21の両端電圧Ｖ_Cは、チャージコンデンサ21の静電容量
と低圧コイル12のインダクタンスによる直列共振波形に
したがって、図４の（ｆ）のように、緩やかな傾斜で上
昇し始める。このチャージ電圧Ｖ_Cが上昇すると、グラ
ンドラインに対するＭＯＳＦＥＴ17の出力側、つま
り、低圧コイル12の巻き終わり側のＡ部の電圧Ｖ_Aは図
４の（ｆ）に示すように、駆動電源18の電圧Ｅ_Bにチャ
ージ電圧Ｖ_Cを加算した電圧となる。つまり、Ｖ_A＝Ｅ
_B＋Ｖ_Cとなり、チャージ電圧Ｖ_Cの発生により、駆動
電源の電圧Ｅ_BがＶ_Cだけ上昇した状態、つまり、低圧
コイル12のＡ部の電圧がＶ_Cだけ上昇したのと同じ状態
となり、低圧コイル12からチャージコンデンサ21を通っ
て駆動電源18に至る逆電流は除々に減少する。

【００２０】このダンパーダイオード14側から逆電流が
流れているときにトランジスタ13がオンされ、逆電流が
減少してｔ₃で０になると、チャージコンデンサ21のチ
ャージ電圧Ｖ_Cはピークに達する。そして、駆動電源18
の電圧とチャージ電圧Ｖ_Cの電圧とが加わった電圧Ｖ_A
が低圧コイル12に加わるので、トランジスタ13にコレク
タ電流が徐々に流れ始め、同時に、チャージ電圧Ｖ_Cは
減少し始める。そして、チャージ電圧が減少して０にな
ると、最初の動作状態に戻り、前記の動作が繰り返し続
けられるのである。

【００２１】この実施例によれば、ＭＯＳＦＥＴ17の
ゲートに加えられる駆動パルス信号のパルス幅は高圧出
力電圧の降下量が大きくなるほど狭くなるように制御さ
れており、このパルス幅が狭くなると、ＭＯＳＦＥＴ
17のオン期間が短くなるので、その分、低圧コイル12側
から駆動電源18側に流れる逆電流がチャージコンデンサ
21を通る時間が長くなり、これに伴い、チャージコンデ
ンサ21のチャージ電圧Ｖ_Cが大きくなり、低圧コイル12
のＡ部に印加される電圧Ｖ_Aが大きくなるので、次にト
ランジスタ13側に電流が流れるとき、そのコレクタ電流
ｉ_cのピーク値が大きくなってコレクタ電圧の波高値が
高くなる。つまり、高圧出力電圧の降下量が大きくなる
につれてコレクタパルス電圧の波高値が大きくなり、高
圧出力電圧の安定化が達成されることになる。

【００２２】また、ＭＯＳＦＥＴ17はダイオード20に
順方向の電流が流れているときに、つまり、図４の
（ｆ）のｔ₅におけるように、ＭＯＳＦＥＴ17のドレ
イン・ソース間の電流および電圧が零のときにオンする
ので、零電流・零電圧のスイッチング動作が達成され、
同様に、ＭＯＳＦＥＴ17は低圧コイル12側からＭＯＳ
ＦＥＴ17を通って駆動電源18側に逆電流が流れていると
きにオフされるので、図４の（ｆ）のｔ₄のように、Ｍ
ＯＳＦＥＴ17のドレイン・ソース間電圧が零の状態で
スイッチ動作を行わせることができ、これによりスイッ
チ動作時の電力損失の発生がほとんどなく、効率のよい
スイッチング動作を行わせることができる。

【００２３】さらに、本実施例では、前記の如く、ＭＯ
ＳＦＥＴ17のオンの期間、つまり、オフのタイミング
を制御することによりコレクタパルスの波高値を制御す
るが、このとき、従来例のように大電流が閉ループを還
流するということがなく、この大電流の還流による電力
損失も生じることがないので、回路効率を大幅に高める
ことができる。なお、ＭＯＳＦＥＴ17のオン期間の立
上りは、図３のように、水平ドライブ信号の立下りと一
致するが、遅延素子を用いて図４の（ｂ）のように若干
遅らせてもよい。

【００２４】さらに、ＭＯＳＦＥＴ17のオフの時点を
低圧コイル12側から駆動電源18側に逆電流が流れている
期間内で任意に設定できるので、ＭＯＳＦＥＴ17のオ
フの制御期間を広くすることができ（この実施例ではｔ
₁〜ｔ₃の期間でオフのタイミングを可変できる）、し
たがって、高圧出力電圧に対する広い補正範囲を持たせ
ることができ、現状の如何なるマルチスキャンタイプの
テレビジョン受像機やディスプレイ装置にも対応させる
ことが可能となる。

【００２５】しかも、ＭＯＳＦＥＴ17のオフ動作は零
電圧でのスイッチング動作となるので、スイッチングノ
イズを最小限に抑えることができ、このスイッチングノ
イズによって画面が影響されることはほとんどない。

【００２６】さらに、高圧出力電圧が降下したときには
無補正状態の場合よりもコレクタパルスの波高値を高く
する方向に制御するものであるから、その分駆動電源の
電圧やフライバックトランスの昇圧比を小さくすること
ができ、回路に使用されている電子部品の負担を小さく
することができるとともに、フライバックトランスの発
熱も小さくすることができる。

【００２７】図５には本発明の第２の実施例の回路構成
が示されている。この実施例も、第１の実施例と同様に
ＭＯＳＦＥＴ17に高圧出力電圧の降下量に応じてパル
ス幅を異にした駆動パルス信号が加えられるが、この駆
動パルス信号を作り出す回路は前記第１の実施例と同様
なので省略されている。この実施例では、ＭＯＳＦＥ
Ｔ17のドレイン側にチャージコンデンサ21よりも遙かに
容量の大きい、例えば30〜40倍大きい容量の直流カット
コンデンサ38を直列に接続し、このＭＯＳＦＥＴ17と
コンデンサ38の直列回路にダイオード20とチャージコン
デンサ21をそれぞれ並列に接続し、さらに、ＭＯＳＦ
ＥＴ17に並列にダイオード19を接続したものである。

【００２８】この第２の実施例では、駆動電源18から低
圧コイル12に順方向の電流が流れるとき、ＭＯＳＦＥ
Ｔ17がオフしているときには、駆動電源18側からダイオ
ード20を通って流れ、ＭＯＳＦＥＴ17がオンしている
ときにはＭＯＳＦＥＴ17から直流カットコンデンサ38
を通って流れる。また、低圧コイル12側から逆電流が駆
動電源18に流れるときには、ＭＯＳＦＥＴ17がオンし
ているときにはコンデンサ38とＭＯＳＦＥＴ17を通っ
て流れ、ＭＯＳＦＥＴ17がオフしているときにはチャ
ージコンデンサ21を通って流れ、このとき、チャージコ
ンデンサ21にチャージ電圧Ｖ_Cが蓄えられ、前記第１の
実施例と同様に高圧出力電圧の補正動作が行われるので
ある。なお、図５の回路では共振コンデンサ15に並列に
ダミーヨーク40とＳ字補正コンデンサ41との直列回路が
接続されているが、この回路は低圧コイル12に流れる電
流の負担を軽減してフライバックトランス11の発熱を抑
え、フライバックトランス11のレギュレーション特性を
良くするために設けられるもので、特に必要ない場合は
省略することができる。

【００２９】図６には本発明の第３の実施例が示されて
いる。この実施例の回路も、第１の実施例と同様に高圧
出力電圧の降下量に応じたパルス幅の駆動パルス信号が
ＭＯＳＦＥＴ17のゲートに加えられるようになってお
り、この駆動パルス信号を作り出す回路は第１の実施例
と同様であるので省略してある。この実施例は、ＭＯＳ
ＦＥＴ17とダイオード42とチャージコンデンサ21とを
それぞれ並列に接続し、この並列接続体にチャージコン
デンサ21よりも遙かに容量の大きい、例えば30〜40倍大
きい容量のコンデンサ38を直列に接続し、さらに、チャ
ージコンデンサ21とコンデンサ38の直列接続体にダイオ
ード20を並列に接続したものである。

【００３０】この回路では、駆動電源18側から低圧コイ
ル12側に順方向の電流が流れるときに、ＭＯＳＦＥＴ
17がオフしているときにはダイオード20を通って流れ、
ＭＯＳＦＥＴ17がオンしているときにはＭＯＳＦＥ
Ｔ17から直流カットコンデンサ38を通るルートで流れ、
また、低圧コイル12側から駆動電源18側に流れる逆電流
はＭＯＳＦＥＴ17がオンしているときにはコンデンサ
38からＭＯＳＦＥＴ17を通るルートで流れ、ＭＯＳ
ＦＥＴ17がオフしているときにはコンデンサ38とチャー
ジコンデンサ21を通るルートで流れ、このとき、コンデ
ンサ38とチャージコンデンサ21にチャージ電圧が蓄えら
れ（実際にはコンデンサ38の容量はチャージコンデンサ
21よりも遙かに大きいのでチャージ電圧がほとんど発生
せず、チャージコンデンサ21側に大きなチャージ電圧が
発生する）、前記第１の実施例と同様な動作により高圧
出力電圧の安定化が行われるのである。なお、この実施
例でも、前記第２の実施例と同様にダミーヨーク40とＳ
字補正コンデンサ41が設けられているが、特に必要のな
い場合はこれを省略することができる。

【００３１】図７には本発明の第４の実施例の回路が、
図８には第５の実施例の回路がそれぞれ示されている。
これらの実施例は、ＭＯＳＦＥＴ等からなる第２のス
イッチ素子８を低圧コイル12とグランド間に配置し、チ
ャージコンデンサ21とダイオード20と第２のスイッチ素
子８との並列回路を第２の回路ブロック10と成し、同様
に、共振コンデンサ15とダンパーダイオード14とトラン
ジスタ等からなる第１のスイッチ素子７との並列回路を
第１の回路ブロック９と成し、この第１の回路ブロック
９と第２の回路ブロック10とを直列に接続して低圧コイ
ル12とグランド間に配置したものであり、それ以外の構
成は前記各実施例と同様である。第４の実施例は、第２
の回路ブロック10を低圧コイル12側とし、第１の回路ブ
ロック９をグランド側にして直列接続されており、第２
のスイッチ素子８は前記各実施例と同様にドライブトラ
ンス34によって駆動される。

【００３２】また、第５の実施例は、第１の回路ブロッ
ク９を低圧コイル12側にし、第２の回路ブロック10をグ
ランド側にして直列に接続されており、第１のスイッチ
素子７のオン・オフ駆動は、通常、ドライブトランスに
より行われることになる。

【００３３】これら第４および第５の各実施例も、前記
第１〜第３の各実施例と同様な回路動作により、高圧出
力電圧の安定化が行われることになる。

【００３４】図９には本発明の第６の実施例が示されて
いる。この実施例は、低圧コイル12と並列にインダクタ
ンス素子40を並列に接続し、さらに、低圧コイル12の巻
き始め端側に第１のスイッチ素子として機能するトラン
ジスタ13とダンパーダイオード14の並列回路からなる第
１の回路ブロックを直列に接続し、この第１の回路ブロ
ックに第２のスイッチング素子として機能するトランジ
スタ43と、ダイオード20と、チャージコンデンサ21との
並列回路からなる第２の回路ブロックを直列に接続する
とともに、前記第１の回路ブロックと第２の回路ブロッ
クとの直列回路に共振コンデンサ15を並列に接続したも
のであり、それ以外の構成は前記第１の実施例と同様で
ある。

【００３５】この実施例では、低圧コイル12にインダク
タンス素子としてのダミーヨーク40を接続しているの
で、フライバックトランス11のリーケージフラックスを
少なく抑えながら、フライバックトランス11の低圧コイ
ル12の発熱を抑制することができる。

【００３６】また、この実施例も、グランド側から駆動
電源18側に逆電流が流れるとき、この逆電流はチャージ
コンデンサ21を通る経路と、共振コンデンサ15を通る経
路で流れることとなり、したがって、共振コンデンサ15
も逆電流の電荷をチャージする作用を行い、チャージコ
ンデンサ21の一部として機能することになる。

【００３７】さらに、前記図８の回路と図９の回路とを
比較した場合、図８の共振コンデンサ15の静電容量をＣ
₁′とし、チャージコンデンサ21の静電容量をＣ₂′と
し、図９の共振コンデンサ15の静電容量をＣ₁、チャー
ジコンデンサ21の静電容量をＣ₂としたとき、Ｃ₁＝Ｃ
₁′、かつ、Ｃ₁＋Ｃ₂＝Ｃ₂′のとき、図８と図９の
両者の回路動作は全く等しくなることが分かる。このこ
とは、図９の回路で、第１の回路ブロックと第２の回路
ブロックの接続順序が変わったときにも同様な回路動作
を行うことができることとなり、取り扱い上、便利であ
る。

【００３８】図10には本発明の第７の実施例が示されて
いる。この実施例は、第１のスイッチング素子として機
能するトランジスタ13とダイオード14を第１の回路ブロ
ックとして低圧コイル12の巻き始め側に直列に接続し、
第２のスイッチング素子としてのトランジスタ43とダイ
オード20の並列回路からなる第２の回路ブロックを前記
第１の回路ブロックと直列に接続し、フライバックトラ
ンス11の高圧側に倍圧回路44を設けたものであり、それ
以外の構成は前記第６の実施例と同様である。

【００３９】この実施例では第１の回路ブロックと第２
の回路ブロックとの直列回路に並列に共振コンデンサ15
が接続されており、この共振コンデンサ15はグランド側
から駆動電源18側に逆電流が流れるときに、その逆電流
の電荷をチャージするチャージコンデンサ21としての機
能を有している。

【００４０】また、この実施例では共振コンデンサ15は
駆動電源18側からグランド側に順方向の電流が流れると
きと、グランド側から駆動電源18側に逆電流が流れると
きに、低圧コイル12のインダクタンスと共振コンデンサ
15の静電容量によって共振を行うが、このとき、順方向
の電流による共振周波数と逆電流が流れるときの共振周
波数とは同一になる。

【００４１】図11には本発明の第８の実施例が示されて
いる。この実施例は、第１のスイッチ素子７と並列にイ
ンダクタンス素子として機能する偏向ヨーク41とＳ字コ
ンデンサ42との直列回路を接続したものであり、それ以
外の構成は前記図７に示す第４の実施例と同様である。

【００４２】このように、偏向ヨーク41とＳ字コンデン
サ42の直列回路を第１のスイッチ素子７と並列に接続す
ることにより、高圧発生側の回路と偏向側の回路とを一
体化した回路として構成することができる。また、偏向
ヨーク41とＳ字コンデンサ42の直列回路と第１のスイッ
チ素子７との接続線路上にアモルファスのビーズコアを
挿入することによって、第２のスイッチ素子８がオフす
るときに発生する僅かなノイズが偏向電流に重畳される
ことをほぼ完全に防止している。なお、ビーズコアに替
えて高周波フィルタを接続してもよい。このような構成
は、図７，図８の回路でも用いることができ、図９，図
10の回路においても第１のスイッチ素子13に同様に偏向
ヨークとＳ字コンデンサの直列回路を並列に接続するこ
とにより高圧発生側の回路と偏向側の回路とを一体化し
たタイプの回路として構成することができる。

【００４３】なお、本発明は上記各実施例に限定される
ことはなく、様々な実施の態様を採り得る。例えば、上
記各実施例では、第１のスイッチ素子をトランジスタ13
によって構成し、第２のスイッチ素子をＭＯＳＦＥＴ
17やトランジスタ43により構成したが、第１のスイッチ
素子をＭＯＳＦＥＴにより構成してもよく、これらの
第１および第２のスイッチ素子は本実施例以外の様々な
スイッチ素子を用いて構成することができる。

【００４４】

【００４５】さらに、第１のスイッチ素子の駆動パルス
信号を作り出す回路は必ずしも実施例の回路に限定され
ることはなく、高圧出力電圧の降下量が大きくなるにつ
れて第２のスイッチ素子のオフのタイミングを早くする
信号を作り出すことができる回路であれば本実施例以外
の回路でもよい。

【００４６】

【発明の効果】本発明は、フライバックトランスの低圧
コイルと共振コンデンサの共振動作により低圧コイル側
から駆動電源側に逆電流が流れている期間で第２のスイ
ッチ素子のオフ時点を制御し、高圧出力電圧の降下量に
応じて第２のスイッチ素子のオン期間を制御し、これに
より、チャージコンデンサに逆電流が流れる期間を可変
してチャージ電圧の大きさを制御し、コレクタパルスの
波高値の調整によって高圧出力電圧の安定化を行うよう
に構成したものであるから、従来例のようにコレクタパ
ルスの波高値を制御する際に、大電流を閉ループで還流
することがないので、その大電流を還流させることによ
る電力損失も発生することがなくなり、これにより回路
効率を大幅に高めることができる。

【００４７】また、逆電流が第２のスイッチ素子を通っ
て駆動電源側に流れているときに第２のスイッチ素子を
オフするものであるから、第２のスイッチ素子の零電圧
スイッチ動作を達成することができ、このスイッチ動作
に伴う電力損失を抑えることができるとともに、スイッ
チノイズの発生もほとんどなく、このスイッチノイズに
よる画面への悪影響を最小限に抑えることができる。し
かも、本発明では、第２のスイッチ素子のオフ時点を低
圧コイル側から駆動電源側に逆電流が流れている期間の
範囲内で任意に設定できるので、高圧出力電圧の降下量
に対する補正範囲が非常に広くなり、現状の様々なマル
チスキャンタイプのテレビジョン受像機やディスプレイ
装置に対応することができる。しかも、シングルスキャ
ンタイプのテレビジョン受像機やディスプレイ装置のよ
うに高圧出力電圧の降下量の補正幅をあまり必要としな
いタイプの場合には第２のスイッチ素子のオフ時点を帰
線期間内で変化させることが可能となり、この場合には
スイッチノイズに起因する画面への悪影響を完全に解消
することが可能となる。

【００４８】さらに、本発明は、高圧出力電圧が降下し
たときに、コレクタパルスの波高値を無補正の状態より
も高める方向に高圧出力電圧の補正を行うので、波高値
が高められる分だけ、フライバックトランスの一次側の
印加電圧が高められることとなり、したがって、その
分、駆動電源の電圧やフライバックトランスの昇圧比を
小さくすることができる結果、フライバックトランスの
発熱を小さくすることができるとともに、回路に使用さ
れている電子部品の負担を小さくすることが可能とな
る。

【図面の簡単な説明】

【図１】本発明に係る高電圧発生回路の基本回路図であ
る。

【図２】本発明に係る高電圧発生回路の第１の実施例を
示す回路図である。

【図３】同実施例における第２のスイッチ素子に加える
駆動パルス信号を作り出す回路の各部の波形を示すタイ
ムチャートである。

【図４】同実施例における高圧出力電圧の安定化動作の
タイムチャートである。

【図５】本発明の第２の実施例を示す回路図である。

【図６】本発明の第３の実施例を示す回路図である。

【図７】本発明の第４の実施例を示す回路図である。

【図８】本発明の第５の実施例を示す回路図である。

【図９】本発明の第６の実施例を示す回路図である。

【図10】本発明の第７の実施例を示す回路図である。

【図11】本発明の第８の実施例を示す回路図である。

【図12】従来の高電圧発生回路を示す回路図である。

【図13】従来の高電圧発生回路による高圧出力電圧の安
定化動作の説明図である。

【符号の説明】

11 フライバックトランス 12 低圧コイル 13 トランジスタ 14 ダンパーダイオード 15 共振コンデンサ 17 ＭＯＳＦＥＴ 18 駆動電源 20 ダイオード 21 チャージコンデンサ

Claims

(57)【特許請求の範囲】

【請求項１】一端はグランド側に他端は駆動電源側に
接続される低圧コイルと、低圧コイルと共振回路を形成
する共振コンデンサと、駆動電源から低圧コイルを経て
グランドに至る経路に設けられた第１のスイッチ素子お
よび第２のスイッチ素子と、第１のスイッチ素子に並列
に設けられた第１のダイオードとを有する高電圧発生回
路において、前記経路には、順方向が前記第１のダイオ
ードと逆向きの第２のダイオードと、第２のスイッチ素
子のオフ期間にグランド側から駆動電源側に向け流れる
逆電流によってチャージされるチャージコンデンサとが
設けられていることを特徴とする高電圧発生回路。
【請求項２】逆電流によってチャージされるチャージ
コンデンサの一部又は全部を第１のスイッチ素子に接続
されている共振コンデンサで兼用させた請求項１記載の
高電圧発生回路。
【請求項３】フライバックトランスの低圧コイルと並
列にインダクタンス素子が接続されている請求項１又は
請求項２記載の高電圧発生回路。
【請求項４】第１のスイッチ素子と並列にインダクタ
ンス素子としての偏向ヨークとコンデンサとの直列回路
が接続されている請求項１又は請求項２記載の高電圧発
生回路。