JP2595532Y2

JP2595532Y2 - 高電圧発生回路

Info

Publication number: JP2595532Y2
Application number: JP1992066855U
Authority: JP
Inventors: 伸広小山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1999-05-31
Anticipated expiration: 2007-08-31
Also published as: JPH0626371U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、フライバックパルスを
昇圧してその昇圧出力を陰極線管のアノードへ加える高
電圧発生回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管に数10ＫＶという高い電圧を印加する高電圧
発生回路には、通常高圧出力電圧の安定化を行う高圧安
定化回路が備えられている。この高圧安定化回路として
は、高圧出力電圧が低下したときに、電源電圧を高くす
るように制御する方式もあるが、この方式は、電圧制御
用の回路素子での電力損失が大きく、また、電圧制御回
路に使用される大容量のコンデンサの時定数によって高
圧安定化制御の応答性が悪くなるという問題があり、最
近では、スイッチ動作により、フライバックトランスの
一次側で発生するフライバックパルスの波高値の大きさ
を制御するスイッチ制御方式が採用されている。

【０００３】この一般的なスイッチ制御方式による高電
圧発生回路が特開平２−２２２３７４号公報に示されて
おり、その主要部分の回路が図６に示されている。同図
において、フライバックトランス11の一次コイル３の一
端側（例えば巻き始め端側）にはダイオード２が直列に
接続されており、この一次コイル３とダイオード２との
直列回路に対してそれぞれ並列に共振コンデンサ５と、
ダンパーダイオード６と、第１のスイッチとしてのトラ
ンジスタ１とが並列に接続されており、トランジスタ１
のエミッタ側はグランド側となっている。

【０００４】前記一次コイル３とダイオード２との直列
接続部には第２のスイッチとして機能するトランジスタ
７のエミッタ側が接続されており、トランジスタ７のコ
レクタ側は駆動電源10の正極側に接続され、駆動電源10
の負極側はグランド側に接続されている。そして、前記
トランジスタ７には並列にダイオード４が接続されてい
る。

【０００５】フライバックトランス11の二次コイル８の
高圧端側は、高圧整流ダイオード12とコンデンサ13との
半波整流回路を介して陰極線管14のアノードに接続され
ている。

【０００６】この種の回路では、前記トランジスタ１の
ベースには水平偏向出力回路（図示せず）に同期した水
平ドライブ信号（ＨＤ信号）が加えられてメインスイッ
チとして機能し、スイッチオフ時に、一次コイル３と共
振コンデンサ５との直列ＬＣ共振を行ってフライバック
パルス（コレクタパルス）を発生する。また、第２のス
イッチとしてのトランジスタ７のベースには高圧出力電
圧の降下量に応じてパルス幅変調によって作り出された
パルス制御信号を加えてダンパー期間でオン、トランジ
スタ期間でオフとなるように制御し、かつ、トランジス
タ７のオン期間を高圧出力電圧の降下量に対応させて制
御するもので、高圧出力電圧の降下量が大きいほどトラ
ンジスタ７のベースに加えるパルス制御信号のパルス幅
を大きくして、トランジスタ１のオフ動作によって発生
するコレクタパルス（フライバックパルス）の波高値を
高くしようとするものである。

【０００７】すなわち、トランジスタ７のオン期間のパ
ルス幅が広くなると、一次コイル３に蓄えられる電磁エ
ネルギが大きくなり、トランジスタ７がオフしたときに
ダイオード２，フライバックトランスの一次コイル３，
トランジスタ１を順に経てダイオード２に戻る閉ループ
還流のコレクタ電流の大きさが大きくなり、トランジス
タ１のオフ時に共振コンデンサ５と一次コイル３とのＬ
Ｃ共振によって発生するコレクタパルス（フライバック
パルス）の波高値が大きくなる。このように、トランジ
スタ７のオン期間の幅、つまり、トランジスタ７のオフ
のタイミングをコントロールすることにより、コレクタ
パルスの波高値を変え、高圧出力電圧の安定化を行うこ
とが可能となる。

【０００８】

【考案が解決しようとする課題】しかしながら、トラン
ジスタ１に水平ドライブ信号を加えてスイッチ制御を行
い、また、トランジスタ７に高圧出力電圧の降下量に対
応したパルス制御信号を加えてスイッチ制御を行い、ト
ランジスタ７のオフ動作時に、ダイオード２、一次コイ
ル３、トランジスタ１を順に通る閉ループで電流を還流
する方式にすると、トランジスタ７に並列に接続される
ダイオード４は必須の回路素子となってどうしても省略
することができず、その分、部品点数が多くなり、回路
コストが高くなるという問題が生じる。

【０００９】本考案は上記従来の課題を解決するために
なされたものであり、その目的は、部品点数をより少な
くし、回路コストのより安価な高電圧発生回路を提供す
ることにある。

【００１０】

【課題を解決するための手段】本考案は上記目的を達成
するために、次のように構成されている。すなわち、本
考案は、フライバックトランスの一次コイルとＬＣ共振
を行う共振コンデンサを備え、この共振コンデンサにダ
ンパーダイオードと第１のスイッチとがそれぞれ並列に
接続されている高電圧発生回路において、前記フライバ
ックトランスの一次コイルには、水平ドライブ信号によ
って駆動される第２のスイッチと、このスイッチ電流の
向きを順方向の向きにしたダイオードとの直列回路が並
列に接続されて電流還流の閉ループが形成されており、
前記第１のスイッチはオフのタイミング制御によって高
圧出力電圧の安定化を行うスイッチ制御回路によってス
イッチ駆動されていることを特徴として構成されてい
る。

【００１１】

【作用】上記構成の本考案において、第２のスイッチは
水平ドライブ信号に駆動されてメインスイッチとして機
能し、この第２のスイッチのオフ時にフライバックトラ
ンスの一次コイルと共振コンデンサとの直列ＬＣ共振に
よってフライバックパルスを発生させる。第１のスイッ
チはスイッチ制御回路によってスイッチ駆動されてお
り、高圧出力電圧の降下量が大きくなるにつれ、第１の
スイッチのオフのタイミングを遅く制御することで、ト
ランジスタ期間にフライバックトランスの一次コイルに
流れる電流の大きさを大きくし、これにより、一次コイ
ルに蓄積される電磁エネルギを大きくする。その結果、
第２のスイッチのオフ時に発生するフライバックパルス
の波高値も大きくなる結果、高圧出力電圧の降下分が補
償され、高圧出力電圧の安定化が達成される。

【００１２】

【実施例】以下、本考案の実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
１には本考案に係る高電圧発生回路の一実施例の回路構
成が示されている。本実施例が従来例と異なる特徴的な
ことは、従来例の第２のスイッチに並列に接続されてい
るダイオード４を省略したことにある。これに伴い、図
１に示す如く、第２のスイッチとして機能するトランジ
スタ７とダイオード２との直列回路を一次コイル３に並
列に接続し、前記従来例とは逆に、第２のスイッチに水
平ドライブ信号（ＨＤ信号）を加え、高圧出力電圧の降
下量に対応する高圧安定化のためのパルス制御信号を第
１のスイッチとして機能するトランジスタ１に加えるよ
うにしている。

【００１３】この実施例では第２のスイッチとして機能
するトランジスタ７のコレクタ側を一次コイル３の巻き
終わり端側に接続し、トランジスタ７のエミッタ側にダ
イオード２のアノード側を接続し、ダイオード２のカソ
ード側は一次コイル３の巻き始め端側に接続している。
そして、ダイオード２のカソード側と一次コイル３の巻
き始め端側の接続部は駆動電源10の正極側に接続され、
駆動電源10の負極側はグランド側に接続されている。

【００１４】フライバックトランス11の二次コイル８の
高圧端側には分圧抵抗器26ａ，26ｂの直列回路が接続さ
れており、この分圧抵抗器26ａ，26ｂに分圧されて高圧
出力電圧Ｅ_Hが検出されている。この実施例では、高圧
出力電圧の検出信号と、水平ドライブ回路（図示せず）
からの水平ドライブ信号を利用してトランジスタ１の駆
動パルス信号が作り出されている。

【００１５】この駆動パルス信号を作り出すスイッチ制
御回路15は、積分回路28と、コンパレータ30と、エラー
アンプ31と、バッファアンプ（このバッファアンプは省
略してもよい）32と、電流増幅回路33とを有して構成さ
れている。積分回路28は図２の（ｃ）に示す水平ドライ
ブ信号の一部区間を積分して図２の（ｂ）に示す三角形
状の積分波形を作り出し、この信号をコンパレータ30の
プラス側端子に加える。

【００１６】一方、エラーアンプ31は定電圧電源35の基
準電圧と高圧出力電圧の検出信号とを比較し、高圧出力
電圧の降下量に応じた信号を出力する。この信号はバッ
ファアンプ32で増幅された後、前記コンパレータ30のマ
イナス側端子に加えられる。

【００１７】コンパレータ30は積分回路28から加えられ
る積分出力と、バッファアンプ32から加えられる信号Ｖ
_Dとを比較し、図２の（ｂ）および（ａ）に示すよう
に、信号Ｖ_Dと積分波形の立ち上がり位置での交点で立
ち上がり、積分波形の立ち下がり位置とエラーアンプ信
号Ｖ_Dの交点位置で立ち下がるパルスドライブ信号を出
力する。つまり、コンパレータ30は高圧出力電圧の降下
量が大きくなるにつれて（エラーアンプ信号Ｖ_Dのレベ
ルが低くなるにつれて）オンのパルス幅を大きくし、オ
フのタイミングを遅らせてオフ期間を短くしたパルスド
ライブ信号を作り出し、これを電流増幅回路33に加える
のである。

【００１８】電流増幅回路33はパルスドライブ信号を増
幅してトランジスタ１に加える。すなわち、高圧出力電
圧の降下量が大きくなるにつれてオフのタイミングを遅
らせてオフ期間を短くした図２の（ａ）に示す駆動パル
ス信号をトランジスタ１のベースに加えるのである。

【００１９】この実施例は上記のように構成されてお
り、次に、図３の回路と図２のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、ｔ₀〜ｔ
₁のトランジスタ期間では、トランジスタ１とトランジ
スタ７とが共にオンしており、図２の（ｄ）に示すよう
に駆動電源10から一次コイル３を経てトランジスタ１側
に電流が時間の経過とともに増加する態様で流れ、一次
コイル３に駆動電源10の電磁エネルギが蓄積される。次
に、ｔ₁〜ｔ₂の期間ではトランジスタ１がオフ、トラ
ンジスタ７がオンしており、トランジスタ１がｔ₁でオ
フすることにより、トランジスタ１側に流れる電流の経
路が遮断されるので、電流は一次コイル３、トランジス
タ７、ダイオード２を順に経て一次コイル３に至る閉ル
ープを還流し、電流エネルギは保持される。また、前記
ｔ₀〜ｔ₁の期間で時間と共に増加していた一次コイル
３に流れる電流はトランジスタ１がオフした時点ｔ₁で
クランプされるので、このクランプされた一定電流が前
記閉ループを還流する。

【００２０】次に、ｔ₂〜ｔ₃の期間では、ｔ₂の時点
でトランジスタ７がオフし、一次コイル３と共振コンデ
ンサ５との直列ＬＣ共振が開始し、一次コイル３に蓄積
された電磁エネルギは共振コンデンサ５に静電エネルギ
として変換されて行き、図２の（ｅ）に示すようにフラ
イバックパルスが発生する。このフライバックパルス
は、一次コイル３の電磁エネルギが全て共振コンデンサ
５の静電エネルギに変換されたｔ₃でピークとなる。こ
のピークの後、ｔ₃〜ｔ₄の期間では、逆に、共振コン
デンサ５の静電エネルギが一次コイル３の電磁エネルギ
として逆変換されて行き、フライバックパルスの発生が
ｔ₄で終了するとともに、このｔ₄の時点でダンパーダ
イオード６がオンし、ｔ₄〜ｔ₅の期間ではグランド側
からダンパーダイオード６を通って一次コイル３側に電
流が流れる。そして、ｔ₅に至ると、最初のｔ₀の状態
に一致し、以上の動作を繰り返すことにより、回路動作
が継続して行く。

【００２１】本実施例では、トランジスタ７に水平ドラ
イブ信号を加え、トランジスタ１側に駆動パルスを加
え、トランジスタ１のオフ時に、トランジスタ７、ダイ
オード２および一次コイル３を順に経た閉ループに電流
を還流するように構成したものであるから、従来例の回
路では必須であったダイオード４が省略でき、その分、
部品点数を減らすことができるので、回路コストも安価
となる。

【００２２】また、本実施例は、従来例の回路動作と異
なり、トランジスタ１をオフすることによって、一次コ
イル３に流れる電流の大きさをクランプするようにした
ものであるから、前述の如く、高圧出力電圧の降下量が
大きくなるにつれて、トランジスタ１に加えられる駆動
パルスのオフのタイミングが遅く制御されることで、前
記一次コイル３に流れる電流をクランプするクランプの
時期も遅くなり、これにより、一次コイル３に流れる電
流の大きさがその分大きくなり、一次コイル３に蓄えら
れる電磁エネルギも大きくなる。したがって、次に、ト
ランジスタ７がオフするときに発生するフライバックパ
ルスの波高値も大きくなる。このように、高圧出力電圧
の降下量が大きくなるほど発生するフライバックパルス
の波高値も大きくなり、高圧出力電圧の降下量が小さく
なると、発生するフライバックトランスの波高値も小さ
くなるので、高圧出力電圧の安定化が効果的に行われ
る。

【００２３】なお、本考案は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では第１のスイッチと第２のスイッチをそれぞれ
トランジスタ１，７で構成したが、これらのスイッチは
その一方又は両方をＭＯＳＦＥＴ等の他のスイッチ素子
を用いて構成することができる。

【００２４】また、図４に示すように、共振コンデンサ
を５ａと５ｂの直列回路によって構成し、スイッチ16の
オン・オフ制御によって共振容量の大きさを可変し、広
範囲の周波数領域のマルチスキャンタイプのものに対応
することができる。

【００２５】さらに、図５に示すように、共振コンデン
サ５に並列に偏向ヨークＤＹとＳ字補正コンデンサＣ_S
との直列回路を接続し、偏向高圧一体型の回路構成とす
ることも可能である。

【００２６】さらに、第２のスイッチ（トランジスタ
７）にリンギングやスイッチノイズを取り除くコンデン
サを並列に接続してもよい。

【００２７】

【考案の効果】本考案は、フライバックトランスの一次
コイルに、第２のスイッチとダイオードとの直列回路を
並列に接続して第１のスイッチがオフしたときの電流還
流用の閉ループを形成し、前記第２のスイッチを水平ド
ライブ信号によって駆動し、共振コンデンサと並列に接
続される第１のスイッチは高圧出力電圧の安定化を行う
スイッチ制御回路によりスイッチ駆動する構成としたも
のであるから、従来例の回路では必須であった第２のス
イッチに並列接続されるダイオードを省略することがで
き、したがって、その分、部品点数を少なくして回路構
成を簡易にすることができるとともに、回路コストの低
減化が可能となる。

【図面の簡単な説明】

【図１】本考案に係る高電圧発生回路の一実施例を示す
回路図である。

【図２】同実施例の回路各部のタイムチャートである。

【図３】同実施例における回路の各期間における動作状
態の説明図である。

【図４】本考案の他の実施例の回路図である。

【図５】本考案のさらに他の実施例の回路図である。

【図６】従来の高電圧発生回路の回路説明図である。

【符号の説明】

１，７トランジスタ２ダイオード５共振コンデンサ 10 駆動電源 11 フライバックトランス 15 スイッチ制御回路

Claims

(57)【実用新案登録請求の範囲】

【請求項１】フライバックトランスの一次コイルとＬ
Ｃ共振を行う共振コンデンサを備え、この共振コンデン
サにダンパーダイオードと第１のスイッチとがそれぞれ
並列に接続されている高電圧発生回路において、前記フ
ライバックトランスの一次コイルには、水平ドライブ信
号によって駆動される第２のスイッチと、このスイッチ
電流の向きを順方向の向きにしたダイオードとの直列回
路が並列に接続されて電流還流の閉ループが形成されて
おり、前記第１のスイッチはオフのタイミング制御によ
って高圧出力電圧の安定化を行うスイッチ制御回路によ
ってスイッチ駆動されている高電圧発生回路。