JP3082423B2 - 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 - Google Patents
水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路Info
- Publication number
- JP3082423B2 JP3082423B2 JP12684192A JP12684192A JP3082423B2 JP 3082423 B2 JP3082423 B2 JP 3082423B2 JP 12684192 A JP12684192 A JP 12684192A JP 12684192 A JP12684192 A JP 12684192A JP 3082423 B2 JP3082423 B2 JP 3082423B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal deflection
- voltage
- horizontal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、鋸歯状波の水平偏向電
流の流量を制御する水平偏向電流の制御回路と、この制
御回路を備えた水平偏向回路、高電圧・水平偏向一体型
回路および糸巻き歪補正回路に関するものである。
流の流量を制御する水平偏向電流の制御回路と、この制
御回路を備えた水平偏向回路、高電圧・水平偏向一体型
回路および糸巻き歪補正回路に関するものである。
【０００２】
【従来の技術】図５には高電圧発生側の回路と偏向側の
回路とを一体化した高電圧・水平偏向一体側回路が示さ
れている。この回路は、フライバックトランス１の一次
コイル２の一端側（この図では巻き終わり端側）に駆動
電源３が接続されており、一次コイル２の他端側（巻き
始め端側）は水平出力トランジスタ４とダンパーダイオ
ード５と共振コンデンサ６との並列回路を介してグラン
ド側に接続されている。そして、水平出力トランジスタ
４とダンパーダイオード５と共振コンデンサ６との並列
回路には偏向ヨーク７とＳ字補正コンデンサ８の直列回
路が並列に接続されている。
回路とを一体化した高電圧・水平偏向一体側回路が示さ
れている。この回路は、フライバックトランス１の一次
コイル２の一端側（この図では巻き終わり端側）に駆動
電源３が接続されており、一次コイル２の他端側（巻き
始め端側）は水平出力トランジスタ４とダンパーダイオ
ード５と共振コンデンサ６との並列回路を介してグラン
ド側に接続されている。そして、水平出力トランジスタ
４とダンパーダイオード５と共振コンデンサ６との並列
回路には偏向ヨーク７とＳ字補正コンデンサ８の直列回
路が並列に接続されている。
【０００３】フライバックトランス１の二次コイル10の
高圧端側は高圧整流ダイオード11と高圧コンデンサ12と
からなる半波整流回路を介して図示されていない陰極線
管のアノードに接続されている。この回路では、偏向ヨ
ーク７とＳ字補正コンデンサ８の直列回路を除く部分は
高圧発生側の回路として機能し、偏向ヨーク７とＳ字補
正コンデンサ８を含むフライバックトランス１の一次側
の回路は偏向側の回路として機能している。
高圧端側は高圧整流ダイオード11と高圧コンデンサ12と
からなる半波整流回路を介して図示されていない陰極線
管のアノードに接続されている。この回路では、偏向ヨ
ーク７とＳ字補正コンデンサ８の直列回路を除く部分は
高圧発生側の回路として機能し、偏向ヨーク７とＳ字補
正コンデンサ８を含むフライバックトランス１の一次側
の回路は偏向側の回路として機能している。
【０００４】この回路によれば、水平出力トランジスタ
４に水平ドライブ回路（図示せず）から水平ドライブ信
号が加えられることにより、水平出力トランジスタ４の
スイッチング動作とダンパーダイオード５との協働によ
って鋸歯状波の水平偏向電流が作り出され、この水平偏
向電流は偏向ヨーク７に加えられる。その一方におい
て、前記偏向ヨーク７と共振コンデンサ６との直列共振
によってコレクタパルス（フライバックパルス）が作り
出され、このコレクタパルスはフライバックトランス１
によって昇圧された後、半波整流回路を経て高圧出力電
圧として陰極線管のアノードへ加えられる。
４に水平ドライブ回路（図示せず）から水平ドライブ信
号が加えられることにより、水平出力トランジスタ４の
スイッチング動作とダンパーダイオード５との協働によ
って鋸歯状波の水平偏向電流が作り出され、この水平偏
向電流は偏向ヨーク７に加えられる。その一方におい
て、前記偏向ヨーク７と共振コンデンサ６との直列共振
によってコレクタパルス（フライバックパルス）が作り
出され、このコレクタパルスはフライバックトランス１
によって昇圧された後、半波整流回路を経て高圧出力電
圧として陰極線管のアノードへ加えられる。
【０００５】
【発明が解決しようとする課題】最近、広範囲の水平偏
向周波数の駆動帯域を備えたマルチスキャンタイプのデ
ィスプレイ装置やテレビジョン受像機が使用されるよう
になって来ている。この種のマルチスキャンタイプのデ
ィスプレイ装置等では、水平偏向周波数の帯域が変わっ
たときに、水平偏向回路の直流入力電源の電圧（駆動電
源３の電圧）を変えることで、水平偏向電流の流量を制
御し、陰極線管の画面振幅を一定に保つ手段が設けられ
ている。しかし、前記直流入力電源の電圧を変化する
と、フライバックトランスの２次側で走査期間整流によ
って取り出した出力電圧は、前記直流入力電圧に比例し
て変化するので、フライバックトランス１の２次側に３
次出力取り出し用のコイルを設けてこのコイルから水平
偏向周波数の変化によって変動しない出力を取り出すよ
うなときには、帰線期間整流による出力しか取り出すこ
とができず、また、帰線期間整流による出力は１周期ご
とのリップルによる電圧変動が大きく、低電圧で電流量
の多い負荷には向いていないという性質があるので、そ
のような負荷には適用できないという問題があった。
向周波数の駆動帯域を備えたマルチスキャンタイプのデ
ィスプレイ装置やテレビジョン受像機が使用されるよう
になって来ている。この種のマルチスキャンタイプのデ
ィスプレイ装置等では、水平偏向周波数の帯域が変わっ
たときに、水平偏向回路の直流入力電源の電圧（駆動電
源３の電圧）を変えることで、水平偏向電流の流量を制
御し、陰極線管の画面振幅を一定に保つ手段が設けられ
ている。しかし、前記直流入力電源の電圧を変化する
と、フライバックトランスの２次側で走査期間整流によ
って取り出した出力電圧は、前記直流入力電圧に比例し
て変化するので、フライバックトランス１の２次側に３
次出力取り出し用のコイルを設けてこのコイルから水平
偏向周波数の変化によって変動しない出力を取り出すよ
うなときには、帰線期間整流による出力しか取り出すこ
とができず、また、帰線期間整流による出力は１周期ご
とのリップルによる電圧変動が大きく、低電圧で電流量
の多い負荷には向いていないという性質があるので、そ
のような負荷には適用できないという問題があった。
【０００６】また、ＣＲＴディスプレイ装置やテレビジ
ョン受像機を安価に構成するには、前記図５に示す如
く、高圧側の回路と偏向側の回路とを一体化した高電圧
・水平偏向一体型回路とすることが望ましい。しかし、
このような一体型回路においては、高圧出力電圧の降下
量を補正する高圧安定化のための制御機能を付加する
と、高圧出力電圧の補正時に、偏向側の回路が影響を受
け、高圧出力電圧の制御動作に連動して水平偏向電流の
流量が変化し、画面歪が発生してしまうという問題があ
った。
ョン受像機を安価に構成するには、前記図５に示す如
く、高圧側の回路と偏向側の回路とを一体化した高電圧
・水平偏向一体型回路とすることが望ましい。しかし、
このような一体型回路においては、高圧出力電圧の降下
量を補正する高圧安定化のための制御機能を付加する
と、高圧出力電圧の補正時に、偏向側の回路が影響を受
け、高圧出力電圧の制御動作に連動して水平偏向電流の
流量が変化し、画面歪が発生してしまうという問題があ
った。
【０００７】また、従来の一般的な左右糸巻き歪補正
は、図６に示したリアクター式補正回路が採用されてい
た。この回路では、２次巻線が偏向ヨークと直列に接続
されたサイドピントランスの１次巻線に垂直同期のパラ
ボラ電流を流すことで、左右糸巻き歪を補正していた。
しかし、この方法では、フライバックトランス１次側の
コレクタパルス電圧が変動し、それに従って２次側の高
圧出力電圧、フォーカス電圧、スクリーン電圧も変動し
てしまうという問題点があった。
は、図６に示したリアクター式補正回路が採用されてい
た。この回路では、２次巻線が偏向ヨークと直列に接続
されたサイドピントランスの１次巻線に垂直同期のパラ
ボラ電流を流すことで、左右糸巻き歪を補正していた。
しかし、この方法では、フライバックトランス１次側の
コレクタパルス電圧が変動し、それに従って２次側の高
圧出力電圧、フォーカス電圧、スクリーン電圧も変動し
てしまうという問題点があった。
【０００８】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、高圧出力電圧の補正
動作に影響を受けず、かつ、駆動電源の電圧を可変する
ことなく水平偏向電流の流量を制御することができる水
平偏向電流の制御回路と、その回路を備えた水平偏向回
路、高電圧・水平偏向一体型回路および左右糸巻き歪補
正回路をそれぞれ提供することにある。
なされたものであり、その目的は、高圧出力電圧の補正
動作に影響を受けず、かつ、駆動電源の電圧を可変する
ことなく水平偏向電流の流量を制御することができる水
平偏向電流の制御回路と、その回路を備えた水平偏向回
路、高電圧・水平偏向一体型回路および左右糸巻き歪補
正回路をそれぞれ提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明の水平偏向電流の制御回路は、フライバックトラン
スの一次コイルとグランドとの間に、水平出力トランジ
スタとダンパーダイオードと共振コンデンサとを並列に
接続した第１の並列回路を介設し、該第１の並列回路の
一次コイル側とグランドの間に、偏向ヨークとＳ字補正
コンデンサとの直列回路と、スイッチ素子とコンデンサ
とダイオードとを並列に接続した第２の並列回路とを直
列に介設し、前記水平出力トランジスタを水平ドライブ
信号によりオン・オフ制御し、前記水平出力のオンと同
期させて前記第２の並列回路のスイッチ素子をオンし、
前記水平出力トランジスタのオフ時には前記一次コイル
と偏向ヨークのインダクタンスと共振コンデンサとの共
振によって共振コンデンサの両端にコレクタパルス電圧
を発生させ、該コレクタパルス電圧の発生期間である帰
線期間の前半において前記第２の並列回路のスイッチ素
子をオフするタイミングを可変するスイッチ制御回路と
を設け、前記偏向ヨークとＳ字補正コンデンサとの直列
回路に流れる鋸歯状の水平偏向電流の流量制御すること
を特徴として構成されており、また、前記水平偏向電流
の制御回路を備えた水平偏向回路、高電圧・水平偏向一
体型回路および左右糸巻き歪補正回路もそれぞれ本発明
の特徴的な構成とされている。
するために、次のように構成されている。すなわち、本
発明の水平偏向電流の制御回路は、フライバックトラン
スの一次コイルとグランドとの間に、水平出力トランジ
スタとダンパーダイオードと共振コンデンサとを並列に
接続した第１の並列回路を介設し、該第１の並列回路の
一次コイル側とグランドの間に、偏向ヨークとＳ字補正
コンデンサとの直列回路と、スイッチ素子とコンデンサ
とダイオードとを並列に接続した第２の並列回路とを直
列に介設し、前記水平出力トランジスタを水平ドライブ
信号によりオン・オフ制御し、前記水平出力のオンと同
期させて前記第２の並列回路のスイッチ素子をオンし、
前記水平出力トランジスタのオフ時には前記一次コイル
と偏向ヨークのインダクタンスと共振コンデンサとの共
振によって共振コンデンサの両端にコレクタパルス電圧
を発生させ、該コレクタパルス電圧の発生期間である帰
線期間の前半において前記第２の並列回路のスイッチ素
子をオフするタイミングを可変するスイッチ制御回路と
を設け、前記偏向ヨークとＳ字補正コンデンサとの直列
回路に流れる鋸歯状の水平偏向電流の流量制御すること
を特徴として構成されており、また、前記水平偏向電流
の制御回路を備えた水平偏向回路、高電圧・水平偏向一
体型回路および左右糸巻き歪補正回路もそれぞれ本発明
の特徴的な構成とされている。
【００１０】
【作用】上記構成の本発明において、通常の水平偏向電
流の発生動作と同様に、水平出力トランジスタが水平ド
ライブ信号に従ってスイッチ動作を行うことにより、ダ
ンパーダイオードとの協働によって偏向電流が発生し、
この偏向電流は偏向ヨークに加えられる。そして、帰線
期間において、並列回路のスイッチ素子をオフすると、
このスイッチ素子に並列接続されているコンデンサと、
Ｓ字補正コンデンサと、前記共振コンデンサとの直列容
量と、偏向ヨークのインダクタンスとが直列共振して前
記並列回路のコンデンサの両端にパルス電圧が発生す
る。このパルス電圧のピーク値の大きさはスイッチ素子
のオフのタイミングが早くなるほど大きくなって、走査
期間におけるＳ字補正コンデンサの両端電圧が増加し、
偏向ヨークに流れる水平偏向電流の流量が増加する。こ
れに対し、スイッチ素子のオフのタイミングを遅くする
と、Ｓ字補正コンデンサの両端電圧が小さくなるので、
偏向ヨークに流れる水平偏向電流の流量も小さくなる。
このように、帰線期間において、スイッチ素子のオフの
タイミングを制御することにより、偏向ヨークに流れる
水平偏向電流の流量がコントロールされる。
流の発生動作と同様に、水平出力トランジスタが水平ド
ライブ信号に従ってスイッチ動作を行うことにより、ダ
ンパーダイオードとの協働によって偏向電流が発生し、
この偏向電流は偏向ヨークに加えられる。そして、帰線
期間において、並列回路のスイッチ素子をオフすると、
このスイッチ素子に並列接続されているコンデンサと、
Ｓ字補正コンデンサと、前記共振コンデンサとの直列容
量と、偏向ヨークのインダクタンスとが直列共振して前
記並列回路のコンデンサの両端にパルス電圧が発生す
る。このパルス電圧のピーク値の大きさはスイッチ素子
のオフのタイミングが早くなるほど大きくなって、走査
期間におけるＳ字補正コンデンサの両端電圧が増加し、
偏向ヨークに流れる水平偏向電流の流量が増加する。こ
れに対し、スイッチ素子のオフのタイミングを遅くする
と、Ｓ字補正コンデンサの両端電圧が小さくなるので、
偏向ヨークに流れる水平偏向電流の流量も小さくなる。
このように、帰線期間において、スイッチ素子のオフの
タイミングを制御することにより、偏向ヨークに流れる
水平偏向電流の流量がコントロールされる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る水平偏向電流の制御回路を
備えた高電圧・水平偏向一体型回路の実施例が示されて
いる。同図において、フライバックトランス１の一次コ
イル２の一端側（巻き終わり端側）は駆動電源３に接続
されており、一次コイル２の他端側（巻き始め端側）と
グランドとの間には第１のスイッチブロック回路13と第
２のスイッチブロック回路14との直列回路が介設されて
いる。
する。図１には本発明に係る水平偏向電流の制御回路を
備えた高電圧・水平偏向一体型回路の実施例が示されて
いる。同図において、フライバックトランス１の一次コ
イル２の一端側（巻き終わり端側）は駆動電源３に接続
されており、一次コイル２の他端側（巻き始め端側）と
グランドとの間には第１のスイッチブロック回路13と第
２のスイッチブロック回路14との直列回路が介設されて
いる。
【００１２】前記第１のスイッチブロック回路１３は共
振コンデンサ６とダンパーダイオード５と水平出力トラ
ンジスタ（第１のスイッチ素子）４の並列回路からな
り、水平出力トランジスタ４のベースには第１のスイッ
チ制御信号として水平ドライブ信号（図２の（ｂ））が
加えられている。第２のスイッチブロック回路１４は第
２のスイッチ素子として機能するＭＯＳ ＦＥＴ１５
と、ダイオード１６とコンデンサ１７との並列回路から
なる。第１のスイッチブロック回路１３と第２のスイッ
チブロック回路１４の直列接続部とグランド間には偏向
ヨーク７とＳ字補正コンデンサ８と第３のスイッチブロ
ック回路１８との直列回路が接続されている。この第３
のスイッチブロック回路１８はコンデンサ２０と第３の
スイッチ素子として機能するＭＯＳ ＦＥＴ２２と、こ
のＭＯＳ ＦＥＴ２２と逆向きのダイオード２１との並
列回路からなる。この偏向ヨーク７とＳ字補正コンデン
サ８と第３のスイッチブロック回路１８との直列回路の
経路にはアモルファスのビーズコア２３が設けられてい
る。
振コンデンサ６とダンパーダイオード５と水平出力トラ
ンジスタ（第１のスイッチ素子）４の並列回路からな
り、水平出力トランジスタ４のベースには第１のスイッ
チ制御信号として水平ドライブ信号（図２の（ｂ））が
加えられている。第２のスイッチブロック回路１４は第
２のスイッチ素子として機能するＭＯＳ ＦＥＴ１５
と、ダイオード１６とコンデンサ１７との並列回路から
なる。第１のスイッチブロック回路１３と第２のスイッ
チブロック回路１４の直列接続部とグランド間には偏向
ヨーク７とＳ字補正コンデンサ８と第３のスイッチブロ
ック回路１８との直列回路が接続されている。この第３
のスイッチブロック回路１８はコンデンサ２０と第３の
スイッチ素子として機能するＭＯＳ ＦＥＴ２２と、こ
のＭＯＳ ＦＥＴ２２と逆向きのダイオード２１との並
列回路からなる。この偏向ヨーク７とＳ字補正コンデン
サ８と第３のスイッチブロック回路１８との直列回路の
経路にはアモルファスのビーズコア２３が設けられてい
る。
【００１３】前記第２のスイッチブロック回路１４のＭ
ＯＳ ＦＥＴ１５のゲートには高圧補正信号回路２４か
ら水平ドライブ信号のオフのタイミングにオンのタイミ
ングを同期した第２のスイッチ制御信号（図２の
（ｃ））が加えられており、また、第３のスイッチブロ
ック回路１８のＭＯＳ ＦＥＴ２２のゲートには同様に
スイッチ制御回路として機能する偏向電流補正信号回路
１９からオンのタイミングが水平ドライブ信号のオンの
タイミングに同期した第３のスイッチ制御信号（図２の
（ｅ））が加えられている。
ＯＳ ＦＥＴ１５のゲートには高圧補正信号回路２４か
ら水平ドライブ信号のオフのタイミングにオンのタイミ
ングを同期した第２のスイッチ制御信号（図２の
（ｃ））が加えられており、また、第３のスイッチブロ
ック回路１８のＭＯＳ ＦＥＴ２２のゲートには同様に
スイッチ制御回路として機能する偏向電流補正信号回路
１９からオンのタイミングが水平ドライブ信号のオンの
タイミングに同期した第３のスイッチ制御信号（図２の
（ｅ））が加えられている。
【００１４】前記フライバックトランス１の二次コイル
１０の高圧側には分圧抵抗器２５，２６の直列回路が接
続されており、この分圧抵抗器２５，２６により抵抗分
割されて高圧出力電圧が検出され、この検出信号はオペ
アンプ２７のプラス側入力端子に加えられている。オペ
アンプ２７はこの高圧出力電圧の検出電圧と基準電源２
８の基準電圧とを比較し、高圧出力電圧の降下量に対応
する信号を前記高圧補正信号回路２４と偏向電流補正信
号回路１９にそれぞれ加えている。補正電圧信号回路２
４は高圧出力電圧の降下量が大きくなるにつれ、オンパ
ルス幅を狭くした第２のスイッチ制御信号を水平ドライ
ブ信号のオフのタイミングにオンのタイミングを同期さ
せてＭＯＳ ＦＥＴ１５のゲートに加えており、また、
偏向電流補正信号回路１９は高圧出力電圧の降下量が大
きくなるにつれて帰線期間でのオフのタイミングを早く
した第３のスイッチ制御信号を水平ドライブ信号のオン
のタイミングにオンのタイミングを同期してＭＯＳ Ｆ
ＥＴ２２のゲートに加えている。この実施例では偏向ヨ
ーク７とＳ字補正コンデンサ８と第３のスイッチブロッ
ク回路１８と偏向電流補正信号回路１９は水平偏向電流
の制御回路を構成している。
１０の高圧側には分圧抵抗器２５，２６の直列回路が接
続されており、この分圧抵抗器２５，２６により抵抗分
割されて高圧出力電圧が検出され、この検出信号はオペ
アンプ２７のプラス側入力端子に加えられている。オペ
アンプ２７はこの高圧出力電圧の検出電圧と基準電源２
８の基準電圧とを比較し、高圧出力電圧の降下量に対応
する信号を前記高圧補正信号回路２４と偏向電流補正信
号回路１９にそれぞれ加えている。補正電圧信号回路２
４は高圧出力電圧の降下量が大きくなるにつれ、オンパ
ルス幅を狭くした第２のスイッチ制御信号を水平ドライ
ブ信号のオフのタイミングにオンのタイミングを同期さ
せてＭＯＳ ＦＥＴ１５のゲートに加えており、また、
偏向電流補正信号回路１９は高圧出力電圧の降下量が大
きくなるにつれて帰線期間でのオフのタイミングを早く
した第３のスイッチ制御信号を水平ドライブ信号のオン
のタイミングにオンのタイミングを同期してＭＯＳ Ｆ
ＥＴ２２のゲートに加えている。この実施例では偏向ヨ
ーク７とＳ字補正コンデンサ８と第３のスイッチブロッ
ク回路１８と偏向電流補正信号回路１９は水平偏向電流
の制御回路を構成している。
【００１５】この実施例は上記のように構成されてお
り、次に、その回路動作を図１の回路図と図２のタイム
チャートに基づき説明する。まず、第２のスイッチブロ
ック回路14のコンデンサ17に電荷が蓄積されていない状
態で、水平ドライブ信号に従って水平トランジスタ４が
オンされると、駆動電源３側から一次コイル２、ダイオ
ード16、水平出力トランジスタ４を経てグランドに至る
経路で電流ＩN1が流れる。このとき、駆動電源３の電源
電圧をＥB 、一次コイル２のインダクタンスをＬ1 とす
ると、ＩN1は、ＥB ／Ｌ1 の直線的な傾きに従って増加
する。
り、次に、その回路動作を図１の回路図と図２のタイム
チャートに基づき説明する。まず、第２のスイッチブロ
ック回路14のコンデンサ17に電荷が蓄積されていない状
態で、水平ドライブ信号に従って水平トランジスタ４が
オンされると、駆動電源３側から一次コイル２、ダイオ
ード16、水平出力トランジスタ４を経てグランドに至る
経路で電流ＩN1が流れる。このとき、駆動電源３の電源
電圧をＥB 、一次コイル２のインダクタンスをＬ1 とす
ると、ＩN1は、ＥB ／Ｌ1 の直線的な傾きに従って増加
する。
【００１６】一方、水平出力トランジスタ４がオンして
いる期間では、図２の（ｅ）に示すようにＭＯＳ ＦＥ
Ｔ22はオン状態になっており、このとき、Ｓ字補正コン
デンサ８には水平出力トランジスタ４のコレクタ側がプ
ラス、グランド側がマイナスとなる方向に電荷が蓄積さ
れているため、Ｓ字補正コンデンサ８から偏向ヨーク
７、水平出力トランジスタ４、ＭＯＳ ＦＥＴ22を順に
経てＳ字補正コンデンサ８に戻る閉ループで偏向電流Ｉ
DYが流れる。このとき、Ｓ字補正コンデンサ８の両端の
電圧をＶCS、偏向ヨーク７のインダクタンスをＬDYとす
ると、偏向電流ＩDYは、ＶCS／ＬDYの直線的な傾きに沿
って増加する（図２の（ｇ））。
いる期間では、図２の（ｅ）に示すようにＭＯＳ ＦＥ
Ｔ22はオン状態になっており、このとき、Ｓ字補正コン
デンサ８には水平出力トランジスタ４のコレクタ側がプ
ラス、グランド側がマイナスとなる方向に電荷が蓄積さ
れているため、Ｓ字補正コンデンサ８から偏向ヨーク
７、水平出力トランジスタ４、ＭＯＳ ＦＥＴ22を順に
経てＳ字補正コンデンサ８に戻る閉ループで偏向電流Ｉ
DYが流れる。このとき、Ｓ字補正コンデンサ８の両端の
電圧をＶCS、偏向ヨーク７のインダクタンスをＬDYとす
ると、偏向電流ＩDYは、ＶCS／ＬDYの直線的な傾きに沿
って増加する（図２の（ｇ））。
【００１７】次に、水平ドライブ信号に従って、水平出
力トランジスタ４がオフすると、前記電流ＩN1およびＩ
DYの流れによって一次コイル２および偏向ヨーク７に蓄
えられていた電流エネルギは共振コンデンサ６に流れ込
み、一次コイル２と偏向ヨーク７との並列インダクタン
スと、共振コンデンサ６のキャパシタンスとの直列共振
によって、共振コンデンサ６の両端にコレクタパルス電
圧ＶC1が発生する。このコレクタパルス電圧ＶC1の発生
期間の前半、つまり帰線期間の前半において、ＭＯＳ
ＦＥＴ22をオフすると、Ｓ字補正コンデンサ８とそれよ
り容量の小さいコンデンサ20と共振コンデンサ６との直
列容量と偏向ヨーク７のインダクタンスとの直列共振に
よりコンデンサ20の両端にもパルス電圧ＶC3が発生する
（図２の（ｆ））。
力トランジスタ４がオフすると、前記電流ＩN1およびＩ
DYの流れによって一次コイル２および偏向ヨーク７に蓄
えられていた電流エネルギは共振コンデンサ６に流れ込
み、一次コイル２と偏向ヨーク７との並列インダクタン
スと、共振コンデンサ６のキャパシタンスとの直列共振
によって、共振コンデンサ６の両端にコレクタパルス電
圧ＶC1が発生する。このコレクタパルス電圧ＶC1の発生
期間の前半、つまり帰線期間の前半において、ＭＯＳ
ＦＥＴ22をオフすると、Ｓ字補正コンデンサ８とそれよ
り容量の小さいコンデンサ20と共振コンデンサ６との直
列容量と偏向ヨーク７のインダクタンスとの直列共振に
よりコンデンサ20の両端にもパルス電圧ＶC3が発生する
（図２の（ｆ））。
【００１８】このパルス電圧ＶC3のピーク値の大きさは
ＭＯＳ ＦＥＴ22のオフのタイミングと相関関係を持っ
ており、ＭＯＳ ＦＥＴ22のオフのタイミングが早くな
るほどピーク値が大きくなる。パルス電圧ＶC3のピーク
値が大きくなると、その期間に、Ｓ字補正コンデンサ８
には水平出力トランジスタ４のコレクタ側がプラス、グ
ランド側がマイナスの方向に電荷がより多く蓄えられる
結果、走査期間におけるＳ字補正コンデンサの両端電圧
ＶCSの値が増加するので、ＶCS／ＬDYの値、つまり、偏
向ヨーク７に流れる電流ＩDYが増加する。これとは逆
に、ＭＯＳ ＦＥＴ22のオフのタイミングを遅くする
と、コンデンサ20の両端に発生するパルス電圧ＶC3のピ
ーク値が小さくなるので、Ｓ字補正コンデンサ８の両端
電圧ＶCSも小さくなり、偏向ヨーク７に流れる偏向電流
ＩDYが減少する。このように、帰線期間内において、Ｍ
ＯＳ ＦＥＴ22のオフのタイミングを偏向電流補正信号
回路19からの第３のスイッチ制御信号により制御するこ
とにより、偏向ヨーク７に流れる偏向電流ＩDYの流量が
制御される。
ＭＯＳ ＦＥＴ22のオフのタイミングと相関関係を持っ
ており、ＭＯＳ ＦＥＴ22のオフのタイミングが早くな
るほどピーク値が大きくなる。パルス電圧ＶC3のピーク
値が大きくなると、その期間に、Ｓ字補正コンデンサ８
には水平出力トランジスタ４のコレクタ側がプラス、グ
ランド側がマイナスの方向に電荷がより多く蓄えられる
結果、走査期間におけるＳ字補正コンデンサの両端電圧
ＶCSの値が増加するので、ＶCS／ＬDYの値、つまり、偏
向ヨーク７に流れる電流ＩDYが増加する。これとは逆
に、ＭＯＳ ＦＥＴ22のオフのタイミングを遅くする
と、コンデンサ20の両端に発生するパルス電圧ＶC3のピ
ーク値が小さくなるので、Ｓ字補正コンデンサ８の両端
電圧ＶCSも小さくなり、偏向ヨーク７に流れる偏向電流
ＩDYが減少する。このように、帰線期間内において、Ｍ
ＯＳ ＦＥＴ22のオフのタイミングを偏向電流補正信号
回路19からの第３のスイッチ制御信号により制御するこ
とにより、偏向ヨーク７に流れる偏向電流ＩDYの流量が
制御される。
【００１９】次に、直列共振によりコレクタパルス電圧
ＶC1がピークに達すると、今度は共振コンデンサ６から
偏向ヨーク７、Ｓ字補正コンデンサ８、コンデンサ20を
経て共振コンデンサ６に戻る経路で電流が流れてコンデ
ンサ20の両端電圧ＶC3が減少して行く。このＶC3が０Ｖ
以下になると、ダイオード21が導通し、このダイオード
21を通って電流が流れ続ける。また、このとき、ＭＯＳ
ＦＥＴ15はオン状態にあるので、グランド側から、共
振コンデンサ６、ＭＯＳ ＦＥＴ15および一次コイル２
を経て駆動電源３に至るルートでも電流が流れてコレク
タパルス電圧Ｖ C1が減少して行き、ＶC1が０Ｖ以下にな
るとダンパーダイオード５が導通して電流が流れ続け
る。
ＶC1がピークに達すると、今度は共振コンデンサ６から
偏向ヨーク７、Ｓ字補正コンデンサ８、コンデンサ20を
経て共振コンデンサ６に戻る経路で電流が流れてコンデ
ンサ20の両端電圧ＶC3が減少して行く。このＶC3が０Ｖ
以下になると、ダイオード21が導通し、このダイオード
21を通って電流が流れ続ける。また、このとき、ＭＯＳ
ＦＥＴ15はオン状態にあるので、グランド側から、共
振コンデンサ６、ＭＯＳ ＦＥＴ15および一次コイル２
を経て駆動電源３に至るルートでも電流が流れてコレク
タパルス電圧Ｖ C1が減少して行き、ＶC1が０Ｖ以下にな
るとダンパーダイオード５が導通して電流が流れ続け
る。
【００２０】このダンパーダイオード５が導通している
ダンパー期間にＭＯＳ ＦＥＴ15がオフされると、一次
コイル２のインダクタンスとコンデンサ17の容量による
直列共振によってコンデンサ17の両端にパルス電圧ＶC2
が発生する。このＶC2のピーク値はＭＯＳ ＦＥＴ15の
オフのタイミングが早いほど大きくなる。フライバック
トランス１の一次コイル２の両端電圧はコンデンサ17の
パルス期間（走査期間中）においては、駆動電源３の電
圧ＥB にコンデンサ17の両端電圧ＶC2を加算した値とな
るので、このＶC2のピーク値が大きいほど一次コイル２
に蓄えられるエネルギが増加し、共振コンデンサ６の共
振によって発生するコレクタパルスＶC1の波高値（ピー
ク値）が大きくなって高圧出力電圧ＥH が大きくなる方
向に補正される。このように、ＭＯＳ ＦＥＴ15のオフ
のタイミングが高圧補正信号回路24からの第２のスイッ
チ制御信号により制御されることにより、高圧出力電圧
の安定化制御が行われる。
ダンパー期間にＭＯＳ ＦＥＴ15がオフされると、一次
コイル２のインダクタンスとコンデンサ17の容量による
直列共振によってコンデンサ17の両端にパルス電圧ＶC2
が発生する。このＶC2のピーク値はＭＯＳ ＦＥＴ15の
オフのタイミングが早いほど大きくなる。フライバック
トランス１の一次コイル２の両端電圧はコンデンサ17の
パルス期間（走査期間中）においては、駆動電源３の電
圧ＥB にコンデンサ17の両端電圧ＶC2を加算した値とな
るので、このＶC2のピーク値が大きいほど一次コイル２
に蓄えられるエネルギが増加し、共振コンデンサ６の共
振によって発生するコレクタパルスＶC1の波高値（ピー
ク値）が大きくなって高圧出力電圧ＥH が大きくなる方
向に補正される。このように、ＭＯＳ ＦＥＴ15のオフ
のタイミングが高圧補正信号回路24からの第２のスイッ
チ制御信号により制御されることにより、高圧出力電圧
の安定化制御が行われる。
【００２１】以上のように、本実施例はＭＯＳ ＦＥＴ
22のオフのタイミングをコントロールすることにより偏
向電流ＩDYの大きさが制御され、ＭＯＳ ＦＥＴ15のオ
フのタイミングを制御することにより高圧出力電圧の制
御が前記偏向電流ＩDYの制御と別個独立に行われること
となる。したがって、高圧出力電圧が降下したときに
は、ＭＯＳ ＦＥＴ15のオフのタイミングをこれに応じ
て早くすることにより、高圧出力電圧の低下分が効果的
に補正されるが、このとき、高圧出力電圧の補正に伴っ
て共振コンデンサ６に蓄えられた静電エネルギの一部が
フライバックトランス１の二次側に引き抜かれること
で、偏向電流ＩDYの流量が減少する方向となるが、しか
し、このとき、ＭＯＳ ＦＥＴ22のオフのタイミングが
早められることで、偏向電流が増加する方向に制御され
る結果、前記高圧補正に伴う偏向電流の減少分が補償さ
れることとなる。したがって、高圧出力電圧の補正によ
って偏向電流ＩDYが変動することがなくなり、偏向電流
の安定化が達成される。
22のオフのタイミングをコントロールすることにより偏
向電流ＩDYの大きさが制御され、ＭＯＳ ＦＥＴ15のオ
フのタイミングを制御することにより高圧出力電圧の制
御が前記偏向電流ＩDYの制御と別個独立に行われること
となる。したがって、高圧出力電圧が降下したときに
は、ＭＯＳ ＦＥＴ15のオフのタイミングをこれに応じ
て早くすることにより、高圧出力電圧の低下分が効果的
に補正されるが、このとき、高圧出力電圧の補正に伴っ
て共振コンデンサ６に蓄えられた静電エネルギの一部が
フライバックトランス１の二次側に引き抜かれること
で、偏向電流ＩDYの流量が減少する方向となるが、しか
し、このとき、ＭＯＳ ＦＥＴ22のオフのタイミングが
早められることで、偏向電流が増加する方向に制御され
る結果、前記高圧補正に伴う偏向電流の減少分が補償さ
れることとなる。したがって、高圧出力電圧の補正によ
って偏向電流ＩDYが変動することがなくなり、偏向電流
の安定化が達成される。
【００２２】また、水平トランジスタ４のスイッチオン
動作はダンパーダイオード５に電流が流れているときに
行われ、また、ＭＯＳ ＦＥＴ15のオン動作もダイオー
ド16に電流が流れているときに行われ、さらに、ＭＯＳ
ＦＥＴ22のスイッチオン動作もダイオード21に電流が
流れているときに行われるので、零電圧スイッチオン動
作が行われることとなり、また、これら水平出力トラン
ジスタ４、ＭＯＳ ＦＥＴ15，22のスイッチオフ時にお
いても、スイッチオフの瞬間には直列共振カーブに沿っ
て電圧が緩やかに変化するので、零電圧スイッチオフの
動作状態となり、このように、水平出力トランジスタ
４、ＭＯＳ ＦＥＴ15，22はいずれも零電圧スイッチン
グ動作を行うので、スイッチノイズの発生が少なく、特
に、水平出力トランジスタ４およびＭＯＳ ＦＥＴ22の
スイッチング動作は帰線期間内に行われるので、スイッ
チング時のノイズが画面に影響を与えるということは全
くなくなる。
動作はダンパーダイオード５に電流が流れているときに
行われ、また、ＭＯＳ ＦＥＴ15のオン動作もダイオー
ド16に電流が流れているときに行われ、さらに、ＭＯＳ
ＦＥＴ22のスイッチオン動作もダイオード21に電流が
流れているときに行われるので、零電圧スイッチオン動
作が行われることとなり、また、これら水平出力トラン
ジスタ４、ＭＯＳ ＦＥＴ15，22のスイッチオフ時にお
いても、スイッチオフの瞬間には直列共振カーブに沿っ
て電圧が緩やかに変化するので、零電圧スイッチオフの
動作状態となり、このように、水平出力トランジスタ
４、ＭＯＳ ＦＥＴ15，22はいずれも零電圧スイッチン
グ動作を行うので、スイッチノイズの発生が少なく、特
に、水平出力トランジスタ４およびＭＯＳ ＦＥＴ22の
スイッチング動作は帰線期間内に行われるので、スイッ
チング時のノイズが画面に影響を与えるということは全
くなくなる。
【００２３】しかも、本実施例ではＭＯＳ ＦＥＴ15の
スイッチングノイズおよびフライバックトランス１のリ
ンギングが偏向電流ＩDYに重畳されて陰極線管の画面に
影響を与えないように偏向ヨーク７とＳ字補正コンデン
サ８と第３のスイッチブロック回路18との直列回路の経
路上にアモルファスのビーズコア23を設けているので、
これらスイッチングノイズやリンギングの影響のない高
精細な安定した画面を得ることができる。
スイッチングノイズおよびフライバックトランス１のリ
ンギングが偏向電流ＩDYに重畳されて陰極線管の画面に
影響を与えないように偏向ヨーク７とＳ字補正コンデン
サ８と第３のスイッチブロック回路18との直列回路の経
路上にアモルファスのビーズコア23を設けているので、
これらスイッチングノイズやリンギングの影響のない高
精細な安定した画面を得ることができる。
【００２４】図３は本実施例の画面特性の効果を従来例
との比較の上で示したものである。同図の（ａ）は前記
図５に示す従来の回路を用いて陰極線管の画面上に長方
形の白色パターンを作り出そうとしたときの画面上の像
を示したもので、前記図５の一般的な補正回路のない高
電圧・水平偏向一体型回路では、輝度の高い白色パター
ン部分で高圧出力電圧が低下する結果、下部が広がった
台形状のパターンとなって映し出される。同図の（ｂ）
は高圧出力電圧の補正機能を備えた回路を使用して同様
の長方形の白色パターンを作り出そうとしたものである
が、この高圧補正機能を備えた回路では、高圧補正時に
偏向電流が二次側に引き抜かれてその分偏向電流が減少
するので、同図の（ａ）とは逆に下部がやや狭くなった
パターンとなる。これに対し、本実施例の回路では、高
圧出力電圧の補正と、偏向電流の補正とが同時に行われ
るので、同図の（ｃ）に示すように歪みのない安定した
長方形の白色パターンが得られる。
との比較の上で示したものである。同図の（ａ）は前記
図５に示す従来の回路を用いて陰極線管の画面上に長方
形の白色パターンを作り出そうとしたときの画面上の像
を示したもので、前記図５の一般的な補正回路のない高
電圧・水平偏向一体型回路では、輝度の高い白色パター
ン部分で高圧出力電圧が低下する結果、下部が広がった
台形状のパターンとなって映し出される。同図の（ｂ）
は高圧出力電圧の補正機能を備えた回路を使用して同様
の長方形の白色パターンを作り出そうとしたものである
が、この高圧補正機能を備えた回路では、高圧補正時に
偏向電流が二次側に引き抜かれてその分偏向電流が減少
するので、同図の（ａ）とは逆に下部がやや狭くなった
パターンとなる。これに対し、本実施例の回路では、高
圧出力電圧の補正と、偏向電流の補正とが同時に行われ
るので、同図の（ｃ）に示すように歪みのない安定した
長方形の白色パターンが得られる。
【００２５】さらに、本実施例の回路によれば、帰線期
間（パルス期間）においてＭＯＳＦＥＴ22のオフによっ
て生じるコンデンサ20の両端電圧ＶC3の増加と、走査期
間におけるＳ字補正コンデンサ８の両端電圧ＶCSの増加
分とが互いに打ち消し合うように作用するので、前記Ｖ
C3の増加とＶCSの増加の影響によってコレクタパルスの
波高値が変動するということがほとんどなく、偏向電流
ＩDYの制御動作に影響を受けることなく高圧出力電圧の
安定化動作を行うことができる。
間（パルス期間）においてＭＯＳＦＥＴ22のオフによっ
て生じるコンデンサ20の両端電圧ＶC3の増加と、走査期
間におけるＳ字補正コンデンサ８の両端電圧ＶCSの増加
分とが互いに打ち消し合うように作用するので、前記Ｖ
C3の増加とＶCSの増加の影響によってコレクタパルスの
波高値が変動するということがほとんどなく、偏向電流
ＩDYの制御動作に影響を受けることなく高圧出力電圧の
安定化動作を行うことができる。
【００２６】さらに、本実施例ではＭＯＳ ＦＥＴ22の
オフのタイミングを制御することにより駆動電源３の電
圧を一定にしたままで偏向電流ＩDYの大きさを任意に制
御することができるので、例えば、マルチスキャンタイ
プのディスプレイ装置等に適用した場合に、フライバッ
クトランス１から３次出力を支障なく取り出すことがで
き、回路の取り扱い上非常に有利である。
オフのタイミングを制御することにより駆動電源３の電
圧を一定にしたままで偏向電流ＩDYの大きさを任意に制
御することができるので、例えば、マルチスキャンタイ
プのディスプレイ装置等に適用した場合に、フライバッ
クトランス１から３次出力を支障なく取り出すことがで
き、回路の取り扱い上非常に有利である。
【００２７】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では第２のスイッチ素子と第３のスイッチ素子を
それぞれＭＯＳ ＦＥＴ15，22により構成したが、これ
らのスイッチ素子はバイポーラトランジスタ等、他のス
イッチ素子を用いて構成することができる。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では第２のスイッチ素子と第３のスイッチ素子を
それぞれＭＯＳ ＦＥＴ15，22により構成したが、これ
らのスイッチ素子はバイポーラトランジスタ等、他のス
イッチ素子を用いて構成することができる。
【００２８】また、上記実施例では高電圧・水平偏向一
体型回路を対象にして説明したが、本発明の水平偏向電
流の制御回路は、鋸歯状波の偏向電流を流すタイプの回
路であれば他の回路にも適用でき、例えば、図示されて
いない糸巻き歪補正回路等、他の様々な回路に適用でき
るものである。図４に示す応用例の水平偏向回路（水平
偏向ドライブ回路）の場合にも、第３のスイッチ素子と
して機能する例えばＭＯＳ ＦＥＴ２２のオフのタイミ
ングを制御することにより偏向ヨーク７に流れる偏向電
流ＩＤＹの大きさを任意に制御することができる。ま
た、本発明の回路を左右糸巻き歪補正に適用した場合に
も、ＭＯＳ ＦＥＴ２２等のスイッチ素子のオフのタイ
ミングを制御することにより、例えば、偏向電流ＩＤＹ
を垂直偏向周期の始めと終わり部分を小さくし、中間部
で大きくするという図７で示したような波形に制御する
ことができ、これによって左右糸巻き歪が補正される。
このとき、水平偏向電流の制御にともなった高圧出力電
圧、フォーカス電圧等の変動はほとんど発生しない。
体型回路を対象にして説明したが、本発明の水平偏向電
流の制御回路は、鋸歯状波の偏向電流を流すタイプの回
路であれば他の回路にも適用でき、例えば、図示されて
いない糸巻き歪補正回路等、他の様々な回路に適用でき
るものである。図４に示す応用例の水平偏向回路（水平
偏向ドライブ回路）の場合にも、第３のスイッチ素子と
して機能する例えばＭＯＳ ＦＥＴ２２のオフのタイミ
ングを制御することにより偏向ヨーク７に流れる偏向電
流ＩＤＹの大きさを任意に制御することができる。ま
た、本発明の回路を左右糸巻き歪補正に適用した場合に
も、ＭＯＳ ＦＥＴ２２等のスイッチ素子のオフのタイ
ミングを制御することにより、例えば、偏向電流ＩＤＹ
を垂直偏向周期の始めと終わり部分を小さくし、中間部
で大きくするという図７で示したような波形に制御する
ことができ、これによって左右糸巻き歪が補正される。
このとき、水平偏向電流の制御にともなった高圧出力電
圧、フォーカス電圧等の変動はほとんど発生しない。
【００２９】
【発明の効果】本発明は、偏向ヨークとＳ字補正コンデ
ンサの直列回路の経路にスイッチ素子とコンデンサとダ
イオードとを並列接続した並列回路を設け、水平出力ト
ランジスタのコレクタパルス発生期間である帰線期間に
おいて、前記スイッチ素子のオフのタイミングを可変制
御して水平偏向電流の流量を制御するように構成したも
のであるから、駆動電源の電圧を変化させることなく、
スイッチ素子のオフのタイミングを可変するだけで水平
偏向電流の流量を任意に制御することが可能となる。し
たがって、マルチスキャンタイプのディスプレイ等に適
用した場合、入力電圧を変化させずに偏向電流の流量を
制御できるので、フライバックトランスから３次出力を
電圧変動等の影響を受けることなく取り出すことがで
き、その取り扱い上、非常に有利である。
ンサの直列回路の経路にスイッチ素子とコンデンサとダ
イオードとを並列接続した並列回路を設け、水平出力ト
ランジスタのコレクタパルス発生期間である帰線期間に
おいて、前記スイッチ素子のオフのタイミングを可変制
御して水平偏向電流の流量を制御するように構成したも
のであるから、駆動電源の電圧を変化させることなく、
スイッチ素子のオフのタイミングを可変するだけで水平
偏向電流の流量を任意に制御することが可能となる。し
たがって、マルチスキャンタイプのディスプレイ等に適
用した場合、入力電圧を変化させずに偏向電流の流量を
制御できるので、フライバックトランスから３次出力を
電圧変動等の影響を受けることなく取り出すことがで
き、その取り扱い上、非常に有利である。
【００３０】また、本発明の水平偏向電流の制御回路を
高電圧・水平偏向一体型回路等の安価で、簡易な回路に
適用するにも拘わらず、偏向電流を高圧出力電圧の制御
動作に影響を受けずに安定化できるので、低級な回路を
高級な回路に変質した格好となり、高品質な画面特性を
得ることができる。
高電圧・水平偏向一体型回路等の安価で、簡易な回路に
適用するにも拘わらず、偏向電流を高圧出力電圧の制御
動作に影響を受けずに安定化できるので、低級な回路を
高級な回路に変質した格好となり、高品質な画面特性を
得ることができる。
【００３１】さらに、スイッチ素子は零電圧スイッチン
グを行うものであるから、スイッチング損失のほとんど
ない高効率の回路動作が可能であり、しかも、帰線期間
内でスイッチング動作が行われるので、陰極線管の画面
にスイッチングノイズ等の影響が現れるということがな
く、高精細な高品位画面を得ることができる。
グを行うものであるから、スイッチング損失のほとんど
ない高効率の回路動作が可能であり、しかも、帰線期間
内でスイッチング動作が行われるので、陰極線管の画面
にスイッチングノイズ等の影響が現れるということがな
く、高精細な高品位画面を得ることができる。
【図１】本発明に係る水平偏向電流の制御回路を備えた
高電圧・水平偏向一体型回路の実施例を示す回路図であ
る。
高電圧・水平偏向一体型回路の実施例を示す回路図であ
る。
【図２】同実施例の回路の各部の波形を示すタイムチャ
ートである。
ートである。
【図３】同実施例の画面特性を従来例との比較で示す説
明図である。
明図である。
【図４】水平偏向電流の制御回路を水平偏向回路に適用
した応用例の回路図である。
した応用例の回路図である。
【図５】一般的な高電圧・水平偏向一体型回路の回路図
である。
である。
【図６】リアクター方式による左右糸巻き歪補正回路の
回路図である。
回路図である。
【図７】左右糸巻き歪補正電流の波形図である。
【符号の説明】 １ フライバックトランス ２ 一次コイル ３ 駆動電源 ４ 水平出力トランジスタ ６ 共振コンデンサ ７ 偏向ヨーク ８ Ｓ字補正コンデンサ 13 第１のスイッチブロック回路 14 第２のスイッチブロック回路 15 ＭＯＳ ＦＥＴ 16 ダイオード 17 コンデンサ 18 第３のスイッチブロック回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/16 H04N 3/23 H04N 3/185 H04N 3/27
Claims (4)
- 【請求項１】 フライバックトランスの一次コイルとグ
ランドとの間に、水平出力トランジスタとダンパーダイ
オードと共振コンデンサとを並列に接続した第１の並列
回路を介設し、該第１の並列回路の一次コイル側とグラ
ンドの間に、偏向ヨークとＳ字補正コンデンサとの直列
回路と、スイッチ素子とコンデンサとダイオードとを並
列に接続した第２の並列回路とを直列に介設し、前記水
平出力トランジスタを水平ドライブ信号によりオン・オ
フ制御し、前記水平出力のオンと同期させて前記第２の
並列回路のスイッチ素子をオンし、前記水平出力トラン
ジスタのオフ時には前記一次コイルと偏向ヨークのイン
ダクタンスと共振コンデンサとの共振によって共振コン
デンサの両端にコレクタパルス電圧を発生させ、該コレ
クタパルス電圧の発生期間である帰線期間の前半におい
て前記第２の並列回路のスイッチ素子をオフするタイミ
ングを可変するスイッチ制御回路とを設け、前記偏向ヨ
ークとＳ字補正コンデンサとの直列回路に流れる鋸歯状
の水平偏向電流の流量制御することを特徴とする水平偏
向電流の制御回路。 - 【請求項２】 請求項１記載の水平偏向電流の制御回路
を備えた水平偏向回路。 - 【請求項３】 請求項１記載の水平偏向電流の制御回路
を備えた高電圧・水平偏向一体型回路。 - 【請求項４】 請求項１記載の水平偏向電流の制御回路
を備えた左右糸巻き歪補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12684192A JP3082423B2 (ja) | 1992-04-20 | 1992-04-20 | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12684192A JP3082423B2 (ja) | 1992-04-20 | 1992-04-20 | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300392A JPH05300392A (ja) | 1993-11-12 |
| JP3082423B2 true JP3082423B2 (ja) | 2000-08-28 |
Family
ID=14945212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12684192A Expired - Fee Related JP3082423B2 (ja) | 1992-04-20 | 1992-04-20 | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082423B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939844A (en) * | 1996-05-13 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube |
| KR100351863B1 (ko) * | 2000-11-01 | 2002-09-11 | 엘지전자주식회사 | 영상표시기기의 수평편향 제어장치 |
| CN113189388B (zh) * | 2020-01-14 | 2024-08-16 | 西门子股份公司 | 一种电流传感器单元和电流检测电路 |
-
1992
- 1992-04-20 JP JP12684192A patent/JP3082423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05300392A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| US5260628A (en) | Deflection distortion correction circuit | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| US4926098A (en) | Push-pull class-E bi-directional scanning circuit | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| US5466993A (en) | Deflection apparatus for raster scanned CRT displays | |
| JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
| EP1135927B1 (en) | Dynamic s-correction | |
| US5285133A (en) | Deflection current generating circuits | |
| JP3097315B2 (ja) | 高電圧発生回路 | |
| US4169989A (en) | Circuit arrangements for providing saw-tooth currents in coils | |
| JP2650568B2 (ja) | 高電圧発生回路 | |
| GB2098424A (en) | Horizontal driver and linearity circuit | |
| JPH11317884A (ja) | 水平偏向回路 | |
| JP3858444B2 (ja) | 水平偏向回路 | |
| JPH07177739A (ja) | 高圧発生回路 | |
| JPH0749890Y2 (ja) | 水平励振回路 | |
| JP2819977B2 (ja) | 受像機の電源回路 | |
| JP2847751B2 (ja) | ダイオード変調補正回路におけるフライバックパルス幅切換回路 | |
| JPH1013705A (ja) | 水平偏向出力回路用電源回路 | |
| JPH0698190A (ja) | 高電圧発生回路 | |
| EP0114430A1 (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JPH11136537A (ja) | 水平偏向回路 | |
| JP2000312299A (ja) | 水平直線性補正回路 | |
| JPH10336476A (ja) | 水平偏向高圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |