JPH10336476A

JPH10336476A - 水平偏向高圧発生回路

Info

Publication number: JPH10336476A
Application number: JP15456797A
Authority: JP
Inventors: Shigeru Kashiwagi; 茂柏木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1997-05-28
Filing date: 1997-05-28
Publication date: 1998-12-18

Abstract

(57)【要約】【課題】高圧安定化動作に影響を及ぼすことなく、画
面の輝度変化による水平振幅の変動を防ぐことができる
水平偏向高圧発生回路を提供する。【解決手段】水平出力トランジスタ２，ダンパーダイ
オード４，帰線共振コンデンサ５は第１の水平パルス発
生回路を構成し、補助水平出力ＦＥＴ１０，ダンパーダ
イオード１１，帰線共振コンデンサ１２は第２の水平パ
ルス発生回路を構成している。第１，第２の水平パルス
発生回路にはフライバックトランス８が接続されてい
る。高圧分圧抵抗１３，１４により得られた高圧ＨＶの
検知電圧Ｅｒは高圧制御回路１７に入力され、高圧ＨＶ
の値に応じてＦＥＴ１０からの補助パルスＶｍの波高値
を変化させる。演算増幅器１５の出力電圧Ｅｏは電圧制
御回路１９に入力され、補助パルスＶｍの値が増加した
とき、電圧Ｅboを増加させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受像管ディスプレ
イ機器における電子ビームを水平偏向せしめると共に、
受像管に供給する高圧を発生する水平偏向高圧発生回路
の改良に係り、高圧負荷変動に応じて水平偏向パルスの
波高値を変えることによって高圧安定化動作を行い、水
平偏向動作に補正を加えることによって画像の歪みを軽
減するようにした水平偏向高圧発生回路に関する。

【０００２】

【従来の技術】受像管の水平偏向高圧発生回路において
は、使用する水平出力用のスイッチ素子の制約内で、で
きるだけ大きなパワーを取り扱いたい場合が多い。ま
た、高圧負荷変動に対して、極力高圧値を一定に保つこ
とが望ましい。図５は従来の水平偏向高圧発生回路の一
例を示す回路図であり、低い耐圧のスイッチ素子で大き
な偏向パワーを扱うことができるよう構成したものであ
る。この図５に示す回路は、本出願人による先願、特願
平８−６００４３号にて提案したものであり、これは公
知のものではなく、本出願人にとっての従来技術であ
る。

【０００３】図５において、励振トランス１の１次巻線
１ａには、図示しない前段から水平励振パルスＶｄが加
えられ、２次巻線１ｂには、水平励振パルスＶｄを変圧
したパルスが出力される。２次巻線１ｂには、ベース抵
抗３を介して第１のスイッチ素子である水平出力トラン
ジスタ２が接続されている。水平出力トランジスタ３の
コレクタには、第１のダンパーダイオード４，第１の帰
線共振コンデンサ５，水平偏向コイル６とＳ字補正コン
デンサ７の直列回路，フライバックトランス８が接続さ
れている。フライバックトランス８の２次巻線８ｂには
高圧整流ダイオード９が接続されて高圧ＨＶが得られ
る。

【０００４】この図５においては、水平出力トランジス
タ２のエミッタにつながる励振トランス１の２次巻線１
ｂの一端には、補助パルスＶｍが印可されている。もし
ここで、このエミッタ部分の回路が接地されていたとす
ると、これは通常の水平偏向高圧発生回路であって、水
平偏向コイル６にのこぎり波電流（水平偏向電流）Ｉｙ
が流れると同時に、この両端に発生するコレクタパルス
Ｖｃをフライバックトランス８で昇圧し、高圧整流ダイ
オード９で整流することによって、図示していない受像
管の陽極に加えるための高圧ＨＶが得られる。

【０００５】しかし、この図５においては、さらに高圧
ＨＶを効果的に安定化するために、水平出力トランジス
タ２のエミッタは接地ではなく、図番１０以降の回路部
分が付加されている。即ち、ここで、１０は第２のスイ
ッチ素子である補助水平出力ＦＥＴ、１１は第２のダン
パーダイオード、１２は第２の帰線共振コンデンサであ
る。また一方、１３及び１４は高圧分圧抵抗、１５は演
算増幅器、１６はタイミング回路であって、補助水平出
力ＦＥＴ１０，演算増幅器１５，タイミング回路１６は
高圧制御回路１７を構成している。１８は電源電圧の制
御を行う電圧制御回路である。

【０００６】この図番１０以降の回路（高圧分圧抵抗１
３，１４及び高圧制御回路１７）が加わると、水平出力
トランジスタ２のエミッタには変調パルス（補助パル
ス）Ｖｍが生じる。この補助パルスＶｍは、励振トラン
ス１からの波形によるスイッチング作用によって生じる
本来のコレクタ・エミッタ間波形Ｖceに加わって、コレ
クタ・接地間のパルスＶｃの波高値を高める。従って、
この補助パルスＶｍの波高値を変えれば、コレクタパル
スＶｃ、ひいては高圧ＨＶの値も調節することができ
る。この補助パルスＶｍの波高値を変える原理について
は次の図６を参照しながら説明する。

【０００７】図６において、（Ａ）はフライバックトラ
ンス８上に巻かれた３次巻線８ｃ上に発生したパルスＶ
３を示している。このパルスＶ３は、当然、コレクタパ
ルスＶｃと相似形になる。このパルスＶ３はタイミング
回路１６に加えられ、その出力として方形波Ｖｇが得ら
れる。この方形波Ｖｇは、図６（Ｂ）に示すように、パ
ルスＶ３のスタート時点より時間長ｔｄだけ遅れた時点
Ｔ１で、レベルがハイからローに変わるものとする。そ
して、定められた期間ｔｐだけローレベルが続いた後、
次のパルスＶ３の前までにハイレベルに戻る。この時間
長ｔｄは外部からの直流電圧Ｅｏによって制御される。

【０００８】この方形波Ｖｇは補助水平出力ＦＥＴ１０
のゲート端子に加えられる。すると図６（Ｃ）に示すよ
うに、時点Ｔ１で補助水平出力ＦＥＴ１０のドレイン・
ソース間が遮断状態となり、ここから正弦波の補助パル
スＶｍがスタートする。この正弦波の半サイクルが終了
した時点で自動的に第２のダンパーダイオード１１が導
通し、補助水平出力ＦＥＴ１０のドレイン電圧がゼロ、
即ちパルスＶｍがここで終了する。このように、補助水
平出力ＦＥＴ１０は水平出力トランジスタ２のオフ期間
内にオンからオフに転じるようになっており、補助パル
スＶｍは、パルスＶ３の水平帰線期間ｔｒ内に発生す
る。この図６において、破線で示すように、直流電圧Ｅ
ｏの調節により時間長ｔｄの長さが若干長くなった場合
を考える。時間長ｔｄの長さが長くなると、方形波Ｖｇ
のボトミング時点Ｔ１の位置が後にずれる。その結果、
図６（Ｃ）に示すパルスＶｍのスタートも遅れ、パルス
波高値が小さくなる。

【０００９】このように、時点Ｔ１の位置によって補助
パルスＶｍの高さが変化するが、これにコレクタ・エミ
ッタ間のパルスＶceが加算されたのがコレクタパルスＶ
ｃである。このパルスＶｃはフライバックトランス８の
１次巻線８ａに印加され、２次巻線８ｂには昇圧したパ
ルスが得られる。このパルスは、高圧整流ダイオード９
によって整流されて高圧ＨＶとなるので、補助パルスＶ
ｍの高さが変化すれば、即、高圧ＨＶが変化することと
なる。従って、前述したように、直流電圧Ｅｏの値を変
えて時間長ｔｄの値を加減すれば、高圧ＨＶの値を制御
できることになる。

【００１０】一方、高圧ＨＶは、分圧抵抗１３，１４に
よって分圧されて検知電圧Ｅｒとなり、演算増幅器１５
の一方の入力端子（非反転端子）に加えられる。また、
演算増幅器１５の他方の入力端子（反転端子）には、直
流基準電圧Ｅｓが加えられ、演算増幅器１５は検知電圧
Ｅｒと直流基準電圧Ｅｓとを比較し、その比較結果とし
て制御電圧である直流電圧Ｅｏを出力する。この直流電
圧Ｅｏは、タイミング回路１６に加えられる。

【００１１】このようにすると、もし高圧ＨＶの変動が
あった場合、タイミング回路１６により、方形波パルス
Ｖｇの位相が動く。その結果、補助パルスＶｍの波高値
が高圧ＨＶを補正するように動くので、高圧ＨＶの値が
安定化される。

【００１２】さらに、電圧制御回路１８は、この図５の
場合には、高圧安定化作用には直接関係はしない。しか
し、固定の直流電源電圧Ｅｂを電圧Ｅboに変換し、この
電圧Ｅboの値を制御することによって、水平偏向電流Ｉ
ｙの値、ひいては、画像の水平振幅を調整することがで
きる。また同時に、垂直偏向周期のパラボラ波Ｖpbを電
圧制御回路１８を供給することにより、パラボラ波Ｖpb
によって出力電圧Ｅboを変調し、画像のサイドピンクッ
ションを補正することができる。

【００１３】

【発明が解決しようとする課題】以上説明したように、
図５に示す水平偏向高圧発生回路によれば、効果的に高
圧ＨＶの値を安定化することができる。この高圧安定化
作用は本質的には水平偏向電流Ｉｙ、即ち、画像の水平
振幅には影響しない。しかしながら、実際には、画像の
輝度が上昇すると高圧負荷電流Ｉａが増加する。このと
き、本来ならば、フライバックトランス８の内部抵抗等
により、高圧ＨＶが低下するはずであるが、先に述べた
補助パルスＶｍの増加による高圧安定化作用によって高
圧ＨＶは補償されており、一定化される。

【００１４】ところが、高圧負荷電流Ｉａの増加は、同
時に電圧制御回路１８より供給される回路の直流消費電
流Ｉｂの増加につながる。すると、回路内の直流抵抗
分、例えばフライバックトランス８の１次巻線８ａの巻
線抵抗等による電圧降下が大きくなり、これは水平偏向
電流Ｉｙの値の低下を招く。従って、画像輝度が高くな
ったとき、画像の水平振幅が縮まる傾向を生じ、画像の
安定度という観点からは問題であった。例えば、図７の
ように、白のウィンドウ信号を映出した場合、この部分
のみ水平振幅が縮むため、他の画像部分の垂直線まで歪
むという現象になり、著しく画面の安定度を損ねてい
た。

【００１５】この現象を避けるための１つの手段とし
て、図５の高圧制御回路１７のループゲインを低下させ
ることが考えられる。すると、本来、図８の直線に示す
ような高圧ＨＶの特性が、破線で示すように高圧負荷電
流Ｉａの増加と共に高圧ＨＶが低下する傾向になる。こ
の高圧ＨＶの低下によって水平偏向コイル６の偏向能率
は上昇するから、先に述べた水平振幅の縮みを打ち消す
ことが可能である。しかし、この破線のように、高圧負
荷電流Ｉａの大きな部分で高圧ＨＶが低下すると、その
分、画像輝度の低下、フォーカスの劣化等の不都合は避
けられず、画像品位が落ちてしまう。また、高圧ＨＶが
高圧負荷電流Ｉａの大電流領域で低下するということ
は、垂直振幅も偏向能率が増加して伸びてしまうという
ことを意味する。従って、この方法によってせっかく水
平振幅を安定化させても、垂直振幅が画像輝度の変化と
共に動いてしまうことになり、画像の安定化には限度が
あった。

【００１６】本発明はこのような問題点に鑑みなされた
ものであり、低い耐圧のスイッチ素子で大きな偏向パワ
ーを扱うことができ、さらに、高圧安定化動作に影響を
及ぼすことなく、画面の輝度変化による水平振幅の変動
を防ぐことができる水平偏向高圧発生回路を提供するこ
とを目的とする。

【００１７】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、受像管における電子ビー
ムを水平偏向せしめると共に、前記受像管に供給する高
圧を発生する水平偏向高圧発生回路において、水平偏向
周期でオン・オフする第１のスイッチ素子（２）と、第
１のダンパーダイオード（４）と、第１の帰線共振コン
デンサ（５）が並列に接続された第１の水平パルス発生
回路と、前記第１のスイッチ素子のオフ期間内にオンか
らオフに転じる第２のスイッチ素子（１０）と、第２の
ダンパーダイオード（１１）と、第２の帰線共振コンデ
ンサ（１２）が並列に接続され、その全体が前記第１の
水平パルス発生回路と直列に接続された第２の水平パル
ス発生回路と、前記第１及び第２の水平パルス発生回路
の直列回路に並列に接続された水平偏向コイル（６）と
Ｓ字補正コンデンサ（７）との直列回路と、１次巻線が
前記第１及び第２の水平パルス発生回路の直列回路に等
価的に並列に接続され、２次巻線に接続された高圧整流
ダイオード（９）によって高圧（ＨＶ）を得るフライバ
ックトランス（８）と、前記フライバックトランスより
出力された高圧の変化を検出する高圧検出手段（１３〜
１５）と、前記高圧検出手段の出力に応じて前記第２の
スイッチ素子のオン開始時点を制御し、前記高圧が低下
したとき、前記第２の水平パルス発生回路の両端に生じ
る水平パルスの値を増加せしめるよう制御する制御回路
（１６）と、前記フライバックトランスの１次巻線（８
ａ）に電源電圧（Ｅbo）を供給すると共に、前記第２の
水平パルス発生回路の両端に生じる水平パルス（Ｖｍ）
の値が増加したとき、前記電源電圧の値を増加せしめる
電圧制御回路（１９）とを設けて構成したことを特徴と
する水平偏向高圧発生回路を提供するものである。

【００１８】

【発明の実施の形態】以下、本発明の水平偏向高圧発生
回路について、添付図面を参照して説明する。図１は本
発明の水平偏向高圧発生回路の一実施例を示す回路図、
図２は図１の一部の具体的な回路図、図３は本発明の水
平偏向高圧発生回路の動作を説明するための波形図、図
４は本発明の水平偏向高圧発生回路の動作を説明するた
めの特性図である。なお、図１において、図５と同一部
分には同一符号が付してある。

【００１９】図１において、励振トランス１の１次巻線
１ａには、図示しない前段から水平励振パルスＶｄが加
えられ、２次巻線１ｂには、水平励振パルスＶｄを変圧
したパルスが出力される。２次巻線１ｂには、ベース抵
抗３を介して第１のスイッチ素子である水平出力トラン
ジスタ２が接続されている。水平出力トランジスタ３の
コレクタには、第１のダンパーダイオード４，第１の帰
線共振コンデンサ５，水平偏向コイル６とＳ字補正コン
デンサ７の直列回路，フライバックトランス８が接続さ
れている。フライバックトランス８の２次巻線８ｂには
高圧整流ダイオード９が接続されて高圧ＨＶが得られ
る。

【００２０】この図１においては、水平出力トランジス
タ２のエミッタにつながる励振トランス１の２次巻線１
ｂの一端には、変調パルスＶｍが印可されている。もし
ここで、このエミッタ部分の回路が接地されていたとす
ると、これは通常の水平偏向高圧発生回路であって、水
平偏向コイル６にのこぎり波電流（水平偏向電流）Ｉｙ
が流れると同時に、この両端に発生するコレクタパルス
Ｖｃをフライバックトランス８で昇圧し、高圧整流ダイ
オード９で整流することによって、図示していない受像
管の陽極に加えるための高圧ＨＶが得られる。

【００２１】しかし、この図１においては、さらに高圧
ＨＶを効果的に安定化するために、水平出力トランジス
タ２のエミッタは接地ではなく、図番１０以降の回路部
分が付加されている。即ち、ここで、１０は第２のスイ
ッチ素子である補助水平出力ＦＥＴ、１１は第２のダン
パーダイオード、１２は第２の帰線共振コンデンサであ
る。また一方、１３及び１４は高圧分圧抵抗、１５は演
算増幅器、１６はタイミング回路であって、補助水平出
力ＦＥＴ１０，演算増幅器１５，タイミング回路１６は
高圧制御回路１７を構成している。１９は電源電圧の制
御を行う電圧制御回路である。

【００２２】このように構成される本発明の水平偏向高
圧発生回路においては、水平偏向周期でオン・オフする
第１のスイッチ素子である水平出力トランジスタ２と、
第１のダンパーダイオード４と、第１の帰線共振コンデ
ンサ５が並列に接続されており、これらは第１の水平パ
ルス発生回路を構成している。また、第２のスイッチ素
子である補助水平出力ＦＥＴ１０と、第２のダンパーダ
イオード１１と、第２の帰線共振コンデンサ１２が並列
に接続されており、これらは第２の水平パルス発生回路
を構成している。この第１の水平パルス発生回路と第２
の水平パルス発生回路とは直列に接続された構成となっ
ている。そして、第１及び第２の水平パルス発生回路の
直列回路に並列に、水平偏向コイル６とＳ字補正コンデ
ンサ７との直列回路が接続され、また、フライバックト
ランス８が等価的に並列に接続された構成となってい
る。

【００２３】図番１０以降の回路（高圧分圧抵抗１３，
１４及び高圧制御回路１７）が加わると、水平出力トラ
ンジスタ２のエミッタには水平パルスである補助パルス
Ｖｍが生じる。この補助パルスＶｍは、励振トランス１
からの波形によるスイッチング作用によって生じる本来
のコレクタ・エミッタ間波形Ｖceに加わって、コレクタ
・接地間のパルスＶｃの波高値を高める。従って、この
補助パルスＶｍの波高値を変えれば、コレクタパルスＶ
ｃ、ひいては高圧ＨＶの値も調節することができる。こ
の補助パルスＶｍの波高値を変える原理は、図６を用い
て説明した通りである。

【００２４】フライバックトランス８上に巻かれた３次
巻線８ｃには、コレクタパルスＶｃと相似形のパルスＶ
３が発生する。このパルスＶ３はタイミング回路１６に
加えられ、その出力として方形波Ｖｇが得られる。この
方形波Ｖｇは補助水平出力ＦＥＴ１０のゲート端子に加
えられ、補助パルスＶｍを発生する。補助パルスＶｍと
コレクタ・エミッタ間のパルスＶceとが加算され、コレ
クタパルスＶｃが得られる。このパルスＶｃはフライバ
ックトランス８の１次巻線８ａに印加され、２次巻線８
ｂには昇圧したパルスが得られる。このパルスは、高圧
整流ダイオード９によって整流されて高圧ＨＶとなるの
で、補助パルスＶｍの高さが変化すれば、即、高圧ＨＶ
が変化することとなる。従って、前述したように、直流
電圧Ｅｏの値を変えれば、高圧ＨＶの値を制御できるこ
とになる。

【００２５】一方、高圧ＨＶは、高圧分圧抵抗１３，１
４によって分圧されて検知電圧Ｅｒとなり、演算増幅器
１５の一方の入力端子（非反転端子）に加えられる。ま
た、演算増幅器１５の他方の入力端子（反転端子）に
は、直流基準電圧Ｅｓが加えられ、演算増幅器１５は検
知電圧Ｅｒと直流基準電圧Ｅｓとを比較し、その比較結
果として制御電圧である直流電圧Ｅｏを出力する。この
ように、高圧分圧抵抗１３，１４及び演算増幅器１５
は、フライバックトランス８より出力された高圧ＨＶの
変化を検出する高圧検出手段として動作する。

【００２６】このようにすると、もし高圧ＨＶの変動が
あった場合、タイミング回路１６により、方形波パルス
Ｖｇの位相が動く。その結果、補助パルスＶｍの波高値
が高圧ＨＶを補正するように動くので、高圧ＨＶの値が
安定化される。なお、ここではタイミング回路１６の具
体的な構成については言及しないが、例えば本出願人が
平成９年５月２１日に出願した特許願「パルス位相変調
回路」（整理番号４０９０００４４３）のように、直流
電圧Ｅｏに応じて水平帰線期間ｔｒ（図６（Ａ）参照）
内で自由に出力の方形波パルスＶｇのスタート位置Ｔ１
を調整することができる回路を用いることができる。

【００２７】さらに、図１においては、演算増幅器１５
より出力された直流電圧Ｅｏは、図５における電圧制御
回路１８とは異なり、タイミング回路１６に入力される
のと同時に電圧制御回路１９にも入力される。電圧制御
回路１９は、固定の直流電源電圧Ｅｂを電圧Ｅboに変換
し、この電圧Ｅboの値を制御することによって、水平偏
向電流Ｉｙの値、ひいては、画像の水平振幅を調整す
る。また、後述するように、高圧ＨＶも安定化させる。
同時に、垂直偏向周期のパラボラ波Ｖpbを電圧制御回路
１９を供給することにより、パラボラ波Ｖpbによって出
力電圧Ｅboを変調し、画像のサイドピンクッションを補
正する。

【００２８】ここで、電圧制御回路１９の具体的な回路
例を図２に示し、電圧制御回路１９の動作について詳細
に説明する。図２においては、図１で図示を省略した、
演算増幅器１５の直流ゲイン調整用抵抗２０，２１と、
発振防止用の抵抗２２及びコンデンサ２３とを付加して
図示している。演算増幅器１５の出力電圧である直流電
圧Ｅｏは、タイミング回路１６に供給されて高圧安定化
作用を行うと共に、電圧制御回路１９にも供給されて直
流電源電圧Ｅboを補正する。

【００２９】電圧制御回路１９内のｐｎｐ型の波形成形
用スイッチトランジスタ２４のベースには、入力抵抗２
５及びコンデンサ２６を介して水平偏向周期のパルスＶ
ｈが入力される。なお、２７はベースバイアス抵抗であ
り、２８はコレクタ負荷抵抗、２９は充放電コンデンサ
である。ここで、パルスＶｈとしては、機器内の水平励
振パルスＶｄ、あるいは、前述のフライパックトランス
８の３次巻線８ｃからのパルスＶ３等が使用可能であ
る。

【００３０】このようにすると、トランジスタ２４のコ
レクタ・エミッタ間が、パルスＶｈのローレベル期間で
導通、ハイレベル期間で遮断状態になる。導通時には、
トランジスタ２４のコレクタ電圧はそのエミッタに供給
される電源電圧Ｅにほぼ等しくなるが、遮断時には、抵
抗２８を通してコンデンサ２９のチャージが徐々に放電
していくため、ほぼ直線的に電圧が低下し、再びトラン
ジスタ２４が導通した時点で電圧Ｅに戻る。従って、以
上のような過程で、トランジスタ２４のコレクタには三
角波Ｖｔが発生し、この三角波Ｖｔは比較器３０の反転
端子に加えられる。

【００３１】一方、比較器３０の非反転端子には、抵抗
３１を介して直流分を含んだパラボラ波Ｖpbが入力され
る。また、演算増幅器１５からの直流電圧Ｅｏも、抵抗
３２を介して比較器３０の非反転端子に入力される。即
ち、比較器３０の非反転端子には、パラボラ波Ｖpbと直
流電圧Ｅｏとの合成電圧（電圧Ｅ＋）が入力される。な
お、３３は不要な高周波リップル分を除去するためのフ
ィルタコンデンサである。

【００３２】このようにすると、演算増幅器３０におい
て、反転端子に入力された三角波Ｖｔと非反転端子に入
力された合成電圧（電圧Ｅ＋）の直流分とが比較され、
その出力には比較結果である方形波Ｖｏが得られる。こ
の方形波Ｖｏは、ｎｐｎトランジスタ３４とｐｎｐトラ
ンジスタ３５で形成されるトランジスタコンプリメンタ
リペアを通してインピーダンスが変換される。なお、３
６，３７は動作安定化のためのエミッタ抵抗である。

【００３３】このエミッタ抵抗３６，３７の接続点には
方形波Ｖｏとほぼ同じ方形波が現れるが、これは直流阻
止コンデンサ３８を経てチョッパＦＥＴ３９のゲート端
子に加えられる。このゲート端子には、他に直流バイア
ス用の抵抗４０，４１がそれぞれ電源Ｅｂと接地との間
に接続される。また、ＦＥＴ３９のドレイン端子と接地
間にはフライホイールダイオード４２が接続されると共
に、ここからチョークコイル４３を経て電圧制御回路１
９の出力電圧Ｅboが得られる。なお、出力端の４４は平
滑コンデンサである。

【００３４】さらに、図２に示す回路の動作を図３を用
いて説明する。図３（Ａ）には、比較器３０の反転端子
に加わる三角波Ｖｔと、その非反転端子に加わる電圧Ｅ
＋を示している。比較器３０の出力電圧は、電圧Ｅ＋の
電圧レベルが三角波Ｖｔの電圧レベルを越えるとハイレ
ベルとなり、他はローレベルとなるので、比較器３０の
出力は図３（Ｂ）に示すような方形波Ｖｏとなる。ＦＥ
Ｔ３９のゲートにはこの方形波Ｖｏと相似の波形が加わ
るので、そのハイレベル期間でソース・ドレイン間が遮
断状態になる。その結果、ＦＥＴ３９のドレイン端子に
は、図３（Ｃ）に示すような波形Ｖdrが生じ、その平均
値Ｅboが出力直流電圧となる。

【００３５】ここで、比較器３０の非反転端子に入力さ
れる電圧Ｅ＋が低下すると、方形波Ｖｏ及び波形Ｖdrの
パルス幅が狭くなる。すると、直流電圧Ｅboは波形Ｖdr
の平均値であるから、パルス幅が狭くなった分、直流電
圧Ｅboが上昇することになる。このことは、水平偏向電
流Ｉｙの増加に結び付く。

【００３６】以上の説明で分かるように、電圧Ｅ＋を制
御することによって水平偏向の振幅を自在に調整するこ
とができる。図３（Ａ）では、電圧Ｅ＋はあたかも直流
の如く描いているが、これを垂直偏向周期で見れば、パ
ラボラ波Ｖpbに応じて変動している。従って、このパラ
ボラ波成分によって、上下端に比べて中央部分の水平振
幅を大きくする、いわゆるサイドピンクッション歪が補
正される。

【００３７】ところで、先に説明したように、高圧ＨＶ
を一定に保つため、演算増幅器１５の出力電圧Ｅｏの値
は高圧負荷電流Ｉａに応じて変化する。即ち、図１の高
圧制御回路１７を通した閉ループによって高圧を一定化
しようとすると、図４に示すように、高圧負荷電流Ｉａ
の増加に伴って直流電圧Ｅｏは徐々に低下する。そこ
で、同時に、この直流電圧Ｅｏを抵抗３２を介して比較
器３０の非反転端子に加え、電圧Ｅ＋に補正を施す。こ
のようにすると、高圧負荷電流Ｉａの増加に伴い、ごく
僅かに電圧Ｅ＋が低下し、前述のように水平振幅を増加
させる。従って、抵抗３２の値を適当に定めることによ
って、前述したような従来例の高圧負荷電流Ｉａの増加
による水平振幅の縮みは補正され、安定化される。

【００３８】このとき、回路の電源電圧Ｅboも僅かに上
昇する。しかし、このことが高圧ＨＶに影響を与えるこ
とはない。即ち、電圧Ｅboが上昇しても高圧制御回路１
７の働きによって補助パルスＶｍの高さが減少するの
で、高圧ＨＶの一定化の働きは変わらない。これに加え
て、電圧Ｅboの動きは僅かなので、図４の特性に対する
影響はほとんど無視できるレベルである。図２における
電圧制御回路１９は、抵抗３２を除けば、水平振幅調整
とサイドピンクッション歪補正のために従来から用いら
れているものである。従って、本願の主目的である水平
振幅の安定化のためには、抵抗３２のみを追加すればよ
いので、この改良にかかる費用は僅かである。

【００３９】

【発明の効果】以上詳細に説明したように、本発明の水
平偏向高圧発生回路は、水平偏向周期でオン・オフする
第１のスイッチ素子と、第１のダンパーダイオードと、
第１の帰線共振コンデンサが並列に接続された第１の水
平パルス発生回路と、第１のスイッチ素子のオフ期間内
にオンからオフに転じる第２のスイッチ素子と、第２の
ダンパーダイオードと、第２の帰線共振コンデンサが並
列に接続され、その全体が第１の水平パルス発生回路と
直列に接続された第２の水平パルス発生回路と、第１及
び第２の水平パルス発生回路の直列回路に並列に接続さ
れた水平偏向コイルとＳ字補正コンデンサとの直列回路
と、１次巻線が第１及び第２の水平パルス発生回路の直
列回路に等価的に並列に接続され、２次巻線に接続され
た高圧整流ダイオードによって高圧を得るフライバック
トランスと、フライバックトランスより出力された高圧
の変化を検出する高圧検出手段と、高圧検出手段の出力
に応じて第２のスイッチ素子のオン開始時点を制御し、
高圧が低下したとき、第２の水平パルス発生回路の両端
に生じる水平パルスの値を増加せしめるよう制御する制
御回路と、フライバックトランスの１次巻線に電源電圧
を供給すると共に、第２の水平パルス発生回路の両端に
生じる水平パルスの値が増加したとき、電源電圧の値を
増加せしめる電圧制御回路とを設けて構成したので、簡
単な構成でありながら、低い耐圧のスイッチ素子で大き
な偏向パワーを扱うことができ、さらに、高圧安定化動
作に影響を及ぼすことなく、画面の輝度変化による水平
振幅の変動を防ぐことができるという特長を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１の一部の具体的な回路図である。

【図３】本発明の動作を説明するための波形図である。

【図４】本発明の動作を説明するための特性図である。

【図５】従来例を示す回路図である。

【図６】従来例の動作を説明するための波形図である。

【図７】従来例における画像の歪を示す図である。

【図８】従来例の動作を説明するための特性図である。

【符号の説明】

１水平励振トランス２水平出力トランジスタ（第１のスイッチ素子）４，１１ダンパーダイオード５，１２帰線共振コンデンサ６水平偏向コイル７Ｓ字補正コンデンサ８フライバックトランス９高圧整流ダイオード１０補助水平出力ＦＥＴ（第１のスイッチ素子）１３，１４高圧分圧抵抗１５演算増幅器１６タイミング回路（制御回路）１７高圧制御回路１９電圧制御回路Ｅbo 直流電圧（電源電圧）ＨＶ高圧Ｉａ高圧負荷電流Ｉｙ水平偏向電流Ｖｃ，Ｖce コレクタパルス（水平パルス）Ｖｍ補助パルス（水平パルス）

Claims

【特許請求の範囲】

【請求項１】受像管における電子ビームを水平偏向せし
めると共に、前記受像管に供給する高圧を発生する水平
偏向高圧発生回路において、水平偏向周期でオン・オフする第１のスイッチ素子と、
第１のダンパーダイオードと、第１の帰線共振コンデン
サが並列に接続された第１の水平パルス発生回路と、前記第１のスイッチ素子のオフ期間内にオンからオフに
転じる第２のスイッチ素子と、第２のダンパーダイオー
ドと、第２の帰線共振コンデンサが並列に接続され、そ
の全体が前記第１の水平パルス発生回路と直列に接続さ
れた第２の水平パルス発生回路と、前記第１及び第２の水平パルス発生回路の直列回路に並
列に接続された水平偏向コイルとＳ字補正コンデンサと
の直列回路と、１次巻線が前記第１及び第２の水平パルス発生回路の直
列回路に等価的に並列に接続され、２次巻線に接続され
た高圧整流ダイオードによって高圧を得るフライバック
トランスと、前記フライバックトランスより出力された高圧の変化を
検出する高圧検出手段と、前記高圧検出手段の出力に応じて前記第２のスイッチ素
子のオン開始時点を制御し、前記高圧が低下したとき、
前記第２の水平パルス発生回路の両端に生じる水平パル
スの値を増加せしめるよう制御する制御回路と、前記フライバックトランスの１次巻線に電源電圧を供給
すると共に、前記第２の水平パルス発生回路の両端に生
じる水平パルスの値が増加したとき、前記電源電圧の値
を増加せしめる電圧制御回路とを設けて構成したことを
特徴とする水平偏向高圧発生回路。