JP3840648B2 - ビデオ表示装置 - Google Patents
ビデオ表示装置 Download PDFInfo
- Publication number
- JP3840648B2 JP3840648B2 JP54701898A JP54701898A JP3840648B2 JP 3840648 B2 JP3840648 B2 JP 3840648B2 JP 54701898 A JP54701898 A JP 54701898A JP 54701898 A JP54701898 A JP 54701898A JP 3840648 B2 JP3840648 B2 JP 3840648B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- retrace
- deflection
- switch
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
産業上の利用分野
本発明は、ビデオ・ディスプレイ装置の偏向回路に関する。特に、本発明は、陰極線管（CRT）用のイースト−ウエスト（Ｅａｓｔ−Ｗｅｓｔ：Ｅ−Ｗ，以下左右と称す）糸巻きひずみ補正回路の制御段に関する。
発明の背景
経済的理由で、大抵の大画面ＣＲＴディスプレイでは、アルタ（ultor）電圧すなわち高電圧の発生は、ラスタ補正水平偏向回路の一部であるフライバックトランスで行われる。ビーム電流の変動は、フライバックトランスの一次巻線におけるピーク電流および高電圧の変調を引き起こす。一次電流の変調は望ましくない偏向電流の変調を生じる。高電圧の変動は偏向感度を変え、ラスタ・サイズを変動させる。
左右（Ｅａｓｔ−Ｗｅｓｔ）ラスタ補正回路は、回路の動作を安定化させるために帰還を必要とする。左右ラスタ補正回路における従来技術の帰還は、リトレース・パルスを積分し、直流誤差電圧を得て、垂直周波数の左右ドライブ電圧と比較する。積分時定数は左右ラスタ補正回路の線形動作の周波数応答を決定する。水平偏向回路のスイッチ動作のために、帰還は比較的長い時定数（幾つかの水平ライン期間）を必要とする。従って、高電圧の突然の変化を生じる素速いビーム電流の変化は十分に素早く補償されないこともある。
従来技術の左右ラスタ補正回路にはリトレース期間の少なくとも後半の間にフライバックトランスの一次巻線と偏向回路とをある程度絶縁させるものもある。このような絶縁式ラスタ補正回路の一例はフォワード・レギュレータ（forward regulator）である。ハファール（Haferl）氏に付与された「ラスタひずみの補正」という名称の米国特許第５，３９９，９４５にはフォワード・レギュレータの一例が記述されている。
フォワード・レギュレータは、一次巻線と共振偏向回路との間にスイッチング・トランジスタが接続されている。フォワード・レギュレータの制御回路は、動作を安定化させるため直流帰還を必要とする。素速いビーム電流の変化によって引き起こされる“マウスティース（mouseteeth）”ラスタひずみのような偏向電流の乱れは、リトレース期間の後半での絶縁により相当に減らされる。
フライバック・トランスの負荷が変化すると、それに応じて、一次巻線のピーク電流が変化する。ピーク電流の変調により引き起こされるラスタのひずみは、帰還ループを介して補正される。直流帰還ループに関連する比較的長い時定数は不十分な効果を生じ、不利である。特に、素速い負荷の変化は目に見えるほどのラスタのひずみを生じる。
発明の概要
発明的な特徴を具体化する偏向回路において、制御回路は、サンプリング・コンデンサの両端で電荷比較技術を使用して、偏向リトレース電流とイースト−ウエスト（ｅａｓｔ−ｗｅｓｔ，以下左右という）ドライブ電流を比較する。有利なことに、この回路は、自己安定化され、直流帰還を必要としない。この回路は、直流帰還ループを必要とせずに、負荷の変動を直ちに補償する。したがって、応答時間は、帰還ループを使用した場合よりもずっと早く、偏向回路のパラメータ、例えば、偏向周波数、一次巻線のインダクタンス、ヨークのインピーダンス、にのみ依存する。更に、使用されるサンプリング方法は線形動作および熱に対する安定性を改善する。
発明的な特徴を実施するにあたり、ビデオ表示装置は、リトレース期間の間、リトレース共振回路内に含まれる偏向コイルを備える。第１のスイッチは、第１の偏向周波数と関連する周波数の第１のスイッチ制御信号に応答すると共に、偏向コイルに結合されて、偏向コイルに偏向電流を発生する。サンプリング・スイッチが偏向コイルと第１のコンデンサに結合されて、偏向電流の大きさを示す信号をサンプリングすると共に、一定の偏向周期の第１の部分の間に、偏向電流の大きさを示す第１のコンデンサに第１の電荷を貯える。第２の偏向周波数に関連する周波数の変調信号源は第１のコンデンサに結合されて、一定の偏向周期の第２の部分の間に、第１の電荷と反対方向に変調信号の大きさを示す第２の電荷を第１のコンデンサに貯える。比較器は、第１と第２の電荷から第１のコンデンサに発生される信号に応答し、その間の差に従って、第２のスイッチ制御信号を発生する。第３のスイッチは、前記第２のスイッチ制御信号に応答し、偏向コイルに結合されて、ラスタのひずみを補正するように偏向電流を制御する。
請求の範囲と実施例との対応関係を図面で使われている参照符号で示すと次の通りである。
１．リトレース期間の間、リトレース共振回路（１００）内に含まれる偏向コイル（ＬＨ）と、
第１の偏向周波数（ｆＨ）に関連する周波数の第１のスイッチ制御信号（Ｖ１０１）に応答し、前記偏向コイルに結合されて、前記偏向コイル内に偏向電流（ｉ３）を発生する第１のスイッチ（Ｑ２）と、
第１のコンデンサ（Ｃ４）と、
前記偏向コイルと前記第１のコンデンサに結合され、前記偏向電流の大きさを示す信号（Ｖ２）をサンプリングすると共に、サンプリングされた信号を、一定の偏向周期の第１の部分（リトレース）の間に、前記第１のコンデンサに加え、前記偏向電流の大きさを示す第１の電荷を前記第１のコンデンサに貯える第２のスイッチ（Ｄ７）と、
第２の偏向周波数に関連する周波数の変調信号源（３０１）であって、前記第１のコンデンサに結合されて、前記一定の偏向周期の第２の部分（トレース）の間に、前記第１の電荷と反対方向に、前記変調信号の大きさを示す第２の電荷を前記第１のコンデンサに貯える、前記変調信号源（３０１）と、
前記第１と第２の電荷から前記第１のコンデンサ内に発生される信号に応答して、その間の差に従って、第２のスイッチ制御信号（Ｖ６）を発生する比較器（Ｑ４、Ｑ５）と、
前記第２のスイッチ制御信号に応答し、且つ前記偏向コイルに結合されて、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチ（Ｑ１）とから成る、ビデオ表示装置。
２．（リトレースの間）前記第１の電荷（Ｃ４における）が貯えられており、前記第１のコンデンサに発生される電圧（Ｖ４）がランプ波であり、前記比較器（Ｑ４、Ｑ５）が前記ランプ波電圧に応答し、前記比較器の閾値レベルが交差すると、前記第２のスイッチ制御信号（Ｖ６）を発生する、請求項１記載のビデオ表示装置。
３．前記第２のスイッチ（Ｄ７）が、前記リトレース期間の対応する部分（リトレースの前半）の間に、前記偏向コイル（ＬＨ）に発生されるリトレース・パルス電圧（Ｖ２）の一部分をサンプリングする、請求項１記載のビデオ表示装置。
４．前記第２のスイッチ（Ｄ７）が、前記リトレース・パルス電圧（Ｖ２）のピーク電圧をサンプリングし、前記ピーク電圧の発生に続いて、前記第１のコンデンサ（Ｃ４）を前記リトレース共振回路（１００）から切り離す、請求項３記載のビデオ表示装置。
５．前記第１のコンデンサ（Ｃ４）が、前記偏向コイル（ＬＨ）に結合され、前記リトレース共振回路（１００）内に含まれ、前記リトレース期間の一部分の間に、リトレース容量を形成する、請求項１記載のビデオ表示装置。
６．前記リトレース共振回路（１００）が、第２のリトレース容量（Ｃ３）を含んでいる、請求項５記載のビデオ表示装置。
７．第２のコンデンサが、前記第１のコンデンサ（Ｃ４）に結合され、容量性の分圧器を形成して前記第２のコンデンサを一方向に充電し、第４のスイッチが、前記第２のコンデンサに結合されて前記第２のコンデンサを反対方向に充電する、請求項１記載のビデオ表示装置。
８．フライバック・コンデンサ（Ｃ１）が、供給インダクタンス（Ｗ１）に結合され、前記リトレース期間の一部分の間に、前記第３のスイッチ（Ｑ１）を介して前記偏向コイル（ＬＨ）に結合されるフライバック共振回路（９９）を形成し、フォワード・レギュレータを形成する、請求項１記載のビデオ表示装置。
９．前記供給インダクタンス（Ｗ１）が、フライバックトランス（Ｔ）の一次巻線から成り、前記フライバックトランスは、アルタ端子（ULTOR）に結合され、ビーム電流の変動に従って変動する負荷を前記フライバックトランスに対して形成し、前記第３のスイッチ（Ｑ１）が、前記リトレース共振回路（１００）を前記負荷から切り離す、請求項８記載のビデオ表示装置。
１０．前記第３のスイッチ（Ｑ１）は、前記リトレース期間の第１の部分（リトレースの前半）の間、導通状態で動作し、前記リトレース期間の第２の部分（リトレースの後半）の間、非導通状態で動作する、請求項１記載のビデオ表示装置。
１１．前記第３のスイッチ（Ｑ１）が、左右変調器内に含まれる、請求項１記載のビデオ表示装置。
１２．前記変調信号（ｉ７）の一定の大きさに対し、前記第１の電荷（Ｃ４における）を前記第２の電荷と均しく保つように前記偏向電流（ｉ３）が制御される、請求項１記載のビデオ表示装置。
１３．前記偏向電流の大きさを示す信号（Ｖ２）の変化が、それと対応する前記第１の電荷（Ｃ４における）の変化を１周期ごとに生じる、請求項１記載のビデオ表示装置。
１４．前記第１の電荷（Ｃ４における）が、前記第２の電荷（トレース期間）よりも相当に短い期間（リトレース期間）中に発生される、請求項１記載のビデオ表示装置。
１５．リトレース共振回路（１００）内に含まれる偏向コイル（ＬＨ）と、
偏向周波数（ｆＨ）に関連する周波数の第１のスイッチ制御信号（Ｖ１０１）に応答し、前記偏向コイルに結合されて偏向電流（ｉ３）を発生し、且つ前記偏向コイル内の前記偏向電流の大きさを示すリトレース・パルス電圧（Ｖ２）を発生する第１のスイッチ（Ｑ２）と、
第２のコンデンサ（Ｃ６、Ｃ７）に結合され、容量性分圧器を形成する第１のコンデンサ（Ｃ４）と、
前記リトレース・パルス電圧を前記容量性分圧器に印加し、偏向周期（リトレース）の一部分の間に、前記リトレース・パルス電圧の一部分を前記第１のコンデンサに発生する第２のスイッチ（Ｄ７）と、
前記第１のコンデンサに結合され、前記変調信号に従って前記第１のコンデンサに発生される電圧を変化させる左右変調信号（ｉ７）の源（３０１）と、
前記第１のコンデンサに発生される電圧に応答する比較器（Ｑ４、Ｑ５）と、
前記比較器の出力信号（Ｖ６）に応答し、前記偏向コイルに結合され、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチ（Ｑ１）と、から成る、ビデオ表示装置。
１６．前記比較器（Ｑ４、Ｑ５）の閾値が、交差すると、前記比較器が、前記出力信号（Ｖ６）を発生する、請求項１５記載のビデオ表示装置。
１７．前記第２のコンデンサ（Ｃ６、Ｃ７）に結合され、前記偏向周期の部分に先立ち、前記第２のコンデンサ内に貯えられた電荷を初期化する第４のスイッチ（Ｄ８）を更に含んでいる、請求項１５記載のビデオ表示装置。
１８．前記第２のスイッチ（Ｄ７）と前記第４のスイッチ（Ｄ８）の各々が、それと対応する、前記第２のコンデンサ（Ｃ６、Ｃ７）の端子（６０）に結合されるダイオードを含んでいる、請求項１７記載のビデオ表示装置。
１９．入力供給電圧源を更に含み、供給インダクタンス（Ｗ１）が、前記入力供給電圧（Ｂ＋）源に結合されて、前記供給インダクタンス内にフライバック・パルス電圧（Ｖ１）を発生し、前記第３のスイッチ（Ｑ１）が、前記供給インダクタンスと前記リトレース共振回路（１００）に結合され、前記供給インダクタンスを前記リトレース共振回路に結合させ、前記リトレース共振回路内のエネルギの損失を補充し、前記第３のスイッチは、前記リトレース・パルス電圧の制御可能な部分の間、前記リトレース共振回路から前記供給インダクタンスを切り離す、請求項１５記載のビデオ表示装置。
【図面の簡単な説明】
第１図は、本発明の特徴を具体化するラスタ補正水平偏向回路の回路図を示す。
第２ａ−２ｈ図は、第１図の回路の動作を説明するのに役立つ波形を示す。
発明の詳細な説明
本発明の特徴を具体化する第１図の水平偏向回路２５０は、フォワード・レギュレータ型のラスタ補正偏向回路である。水平偏向回路２５０は、例えば、カラー陰極線管（CRT）Philips 110°A66 EAK 222X11型において水平偏向を行う。回路２５０は、ＰＡＬ標準で約15.625KHzの水平周波数ｆＨで動作するスイッチング・トランジスタＱ２およびダンパ・ダイオードＤＱ２を備える。リトレース・コンデンサＣ３は、トランジスタＱ２およびダイオードＤＱ２と並列に結合される。偏向コイルＬＨはＳ字整形コンデンサまたはトレース・コンデンサＣ２と直列に結合され、トランジスタＱ２とダイオードＤＱ２とリトレース・コンデンサＣ３の各々と並列に結合される分岐回路を形成し、水平リトレースの間、リトレース共振回路１００を形成する。
発明的な特徴を具体化するラスタひずみ補正回路２００は、リトレースの間、フライバック回路２５１のＭＯＳ（metal oxide semiconductor）スイッチング・トランジスタＱ１のスイッチングのタイミングを制御する左右（E-W）制御回路３００を備える。フライバック回路２５１のフライバックトランスＴの一次巻線Ｗ１は、Ｂ＋電圧源とダイオードＤ１のアノードとの間に結合される。ダイオードＤ１のカソードはスイッチング・トランジスタＱ１のドレイン電極に結合される。フライバック・コンデンサＣ１はダイオードＤ１と一次巻線Ｗ１間の接続端子Ｗ１ａに結合され、巻線Ｗ１と共に、回路２５１のフライバック共振回路９９を形成する。トランジスタＱ１のソース電極は、端子６２を介して、回路２５０のトランジスタＱ２のコレクタに結合される。スイッチング制御電圧Ｖ１０１は端子６２に偏向電流ｉ３およびリトレース電圧Ｖ２を発生する。
水平発振器と位相検波器（第１図に詳細に示さず）を含む制御段１０１は水平同期信号Ｈ ＳＹＮＣ ＩＮに応答する。水平同期信号Ｈ ＳＹＮＣ ＩＮは、例えば、テレビジョン受像機のビデオ検波器（図示せず）から得られ、共通の導体または大地電位を基準とする。リトレース電圧Ｖ２から発生されるリトレース電圧Ｖ３は、コンデンサＣ６とコンデンサＣ７を介して結合され、容量性の分圧器を形成し、共通の導体または大地電位を基準とする低振幅のリトレース電圧Ｖ４ａを得る。電圧Ｖ４ａは制御段１０１の入力１０１ａに加えられ、リトレース・パルス電圧Ｖ２とコイルＬＨ内の偏向電流ｉ３をビデオ信号の同期信号ＨＳＹＮＣ ＩＮに同期させる。制御段１０１は、スイッチング電圧Ｖ１０１を、従来のドライブ段（図示せず）を介して、トランジスタＱ２のベース・エミッタ接合部に加え、水平周波数ｆＨのベース・ドライブ電流を発生する。
フライバック・トランスＴは、トランスＴの高電圧巻線Ｗ２から発生される高電圧ＵＬＴＯＲ（アルタ）の発生に必要なエネルギを貯える。コンデンサＣ１は、フライバック・トランスＴの一次巻線Ｗ１用のフライバック・コンデンサとして作用する。エネルギの回復は、コンデンサＣ１の両端に結合されるダンパ・ダイオードＤ２で行われる。絶縁ダイオードＤ１は、エネルギが、トランジスタＱ１と並列に結合されるダイオードＤＱ１を介して、偏向回路２５０からフライバックトランスＴの中へ戻るのを防止する。偏向回路２５０は、アルタ電圧を発生するのに必要なエネルギの一部を供給しないので、フライバック・トランスＴは低いインピーダンスを有する。フォワード・レギュレータのトランジスタＱ１は偏向回路２５０に加えられるエネルギを制御する。
第２ａ−２ｈ図は、第１図の回路の動作を説明するのに役立つ波形を示す。第１図および第２ａ−２ｈ図で、同様な符号および数字は同様な要素および機能を示す。
第１図のトランジスタＱ１とＱ２は、トレース期間の間、導通している。トレース期間の間、コンデンサＣ５における電圧Ｖ５は抵抗Ｒ２を介してトランジスタＱ１のゲートに結合され、トランジスタＱ１をオンにする。リトレース期間の開始時、第２ａ図の時点ｔ０において、トランジスタＱ２（第１図）はカット・オフになる。その結果、フライバック・コンデンサＣ１両端のフライバック電圧Ｖ１とリトレース・コンデンサＣ３両端のリトレース電圧Ｖ２は、第２ａ図に示すように、増加し始める。トランジスタＱ１（第１図）は、トランジスタＱ１のスイッチング・ゲート-ソース電圧Ｖ６の波形を示す、第２ｆ図の制御可能な時点（時刻ｔ１とｔ２間）でオフにされる。
ラスタの最上部で、トランジスタＱ１は、第２ｃ図の時刻ｔ１でターン・オフする。中心の近くで、ターン・オフの時点は時刻ｔ２の方へ移動し、その結果、第１図で電圧Ｖ２の垂直周期の包絡線波形で示すように、偏向電流が増加する。
一次巻線Ｗ１（第１図）の電流は、第２ｃ図に電流ｉ１で示すように、トレースの終りの方で増加する。リトレースの間、一次巻線Ｗ１の電流は、電流ｉ１とｉ２に分割される。電流ｉ１は、トランジスタＱ１（第１図）を通って、偏向回路２５０に流れ込む。電流ｉ２（第２ｃ図に破線で示す）はコンデンサＣ１を通って流れる。電流は、電流ｉ１とｉ２の電流経路におけるそれぞれのインピーダンスにより、且つまた電圧Ｖ１とＶ２間の電圧差により、分割される。電流ｉ１は、変調された時点ｔ１−ｔ２に従って、偏向回路２５０を付勢するのに必要な電荷を供給し、第２ｂ図に示すように、垂直周期で変調された偏向電流ｉ３が得られる。
偏向電流ｉ３（第１図）は、リトレース期間の間、主リトレース電流ｉ４（コンデンサＣ３を通って流れる）と、リトレース・サンプリング電流ｉ５に分割される。正極性の電流ｉ５は、直列結合のコンデンサＣ４とダイオードＤ７およびコンデンサＣ６とＣ７を通って流れる。直列結合されるコンデンサのうち最小値を有するコンデンサＣ６は電流ｉ５の振幅を決定する。第２ｄ図は、同じような形状を有するが振幅の異なる電流ｉ４とｉ５を示す。第２ｄ図の時刻ｔ１とｔ２で波形が突然変化すると、第２ｃ図でトランジスタＱ１の電流ｉ１も変化している。
電流ｉ１（第１図）は、リトレース期間の前半に、リトレース・コンデンサＣ３および直列結合のコンデンサＣ４、Ｃ６、Ｃ７における電荷を補充し、あとに続くトレース期間の間、望ましい偏向電流の振幅が得られる。電流ｉ１は、リトレース電圧Ｖ２および偏向電流ｉ３のピーク値を決定する。
第２ａ図の時刻ｔ０（リトレースの開始）で、左右電流発生回路３０１を回路３００（第１図）に結合するスイッチ・ダイオードＤ１０は、リトレース電圧Ｖ２を増加させることによりカット・オフされる。リトレース期間の前半（第２ｄ図の期間ｔ０−ｔ３）で、正の電流ｉ５は、ダイオードＤ７を介して、コンデンサＣ４（第１図）を充電し、コンデンサＣ４にランプ波電圧Ｖ４を発生し、偏向電流ｉ３をサンプリングする。電流ｉ５はコンデンサＣ６を充電し、コンデンサＣ６の上部端子６０に電圧Ｖ３を発生する。コンデンサＣ４、Ｃ５、Ｃ６、Ｃ７は容量性の分圧器を形成し、３０Ｖの正の電圧Ｖ４ａが得られる。
リトレースの後半の間、負の電流ｉ５は、ダイオードＤ８とコンデンサＣ５とトランジスタＱ４のベース-エミッタ接合部とを介して、コンデンサＣ６を放電させる。有利なことに、負の電流ｉ５は、無効電流経路を介してコンデンサＣ５を充電して電圧Ｖ５を発生し、電圧Ｖ５の発生中に電力は消費されない。第２ｆ図の電圧Ｖ５は、トランジスタＱ１のゲートに結合される抵抗Ｒ２（第１図）を介して、ゲート電圧を供給し、前述のように、ゲート電圧Ｖ６を発生する。ゲート電圧Ｖ６はトランジスタＱ１のスイッチング動作を制御する。コンデンサＣ６の値は電流ｉ５の振幅を決定する。コンデンサＣ６の値は、最も狭い画像幅においてトランジスタＱ１を飽和状態に保つのに十分なレベルの電圧Ｖ５を得るように選択される。電圧Ｖ４は電圧Ｖ２よりもずっと小さいので、電圧Ｖ３は電圧Ｖ２とほぼ等しい。
コンデンサＣ４両端の電圧Ｖ４は第２ｅ図の波形で示される。説明のために、電圧Ｖ４（第１図）は電圧Ｖ２（“Ａ”で示され、端子６２における電位に関連する）を基準とする。コンデンサＣ４の下部端子６１に発生される電圧は、時刻ｔ３（第２ｅ図）まで、端子６２における電位“Ａ”に対して負に変化するので、下方にランプ（傾斜）するリトレース電圧の形状部分を発生する。時刻ｔ３（第２ａ図）で、電圧Ｖ２は減少し始めるので、ダイオードＤ７（第１図）をオフにし、ダイオードＤ８をオンにする。ダイオードＤ８のアノードは端子６０に結合される。従って、電圧Ｖ４（第２ｅ図）は、期間ｔ３−ｔ４の間、一定に留まる。時刻ｔ４で、電圧Ｖ２（第２ａ図）はほぼゼロ・ボルトである。
電圧Ｖ２が減少するので、コンデンサＣ４（第１図）両端の電圧Ｖ４はダイオードＤ１０を順方向にバイアスする。回路３０１の電流源トランジスタＱ６は電流ｉ７を発生する。電流ｉ７は、トレース期間ｔ４−ｔ０′にコンデンサＣ４を放電させる（第２ｅ図に上方にランプする電圧Ｖ４の部分として示す）。電流ｉ５の正及び負の部分はほぼ等しいものと仮定する。従って、電流ｉ５は、制御回路３００に電流を供給するコンデンサＣ５の放電電流と等しい。
従って、電圧Ｖ４は、ダイオードＤ７を介する充電電流およびダイオードＤ１０を介する放電電流の結果として発生される。充電と放電が等しいとき電圧Ｖ４の平均値は一定である。比較器トランジスタＱ５（第１図）のベース電極は端子６２に結合される。トランジスタＱ５のエミッタ電極は、エミッタ抵抗Ｒ５とスイッチ・ダイオードＤ６を介して端子６０に結合される。
充電期間ｔ０−ｔ３（第２ｅ図）の一部の間、下方にランプする電圧Ｖ４は、導通するダイオードＤ７を介して、トランジスタＱ５に印加され、トランジスタＱ５（第１図）をオンにする。抵抗Ｒ５と導通ダイオードＤ６とトランジスタＱ５を含む電流経路内の電流は上方にランプするコレクタ電流をトランジスタＱ５に発生する。トランジスタＱ５のコレクタ電流はトランジスタＱ５のコレクタ抵抗Ｒ４に結合される。トランジスタＱ５のコレクタ電流が約０．２ｍＡに達すると、ラッチを形成する一対のトランジスタＱ３とＱ４で形成される再生スイッチをトリガする。この正帰還により、トランジスタＱ３とＱ４は急速に飽和し、トランジスタＱ１をオフにする。
電流ｉ６（第２ｇ図）は、狭いゲートのターン・オフ電流のピーク５００ｍＡを示す。トランジスタＱ１は、リトレースの終りまで、カット・オフされた状態のままである。トランジスタＱ３とＱ４のトリガ・レベルは、第２ｅ図で水平の点線（“Ｑ３、Ｑ４の導通閾値”と呼ばれる）により、電圧Ｖ４の波形で示されている。電圧Ｖ４と交差する点は、リトレースの間、トランジスタＱ１（第１図）のターン・オフ時点ｔ１またはｔ２を決定する。
トランジスタＱ３とＱ４は、少なくとも時刻ｔ３まで、コンデンサＣ８における放電電流によって飽和状態に保たれる。コンデンサＣ８の放電電流は、ダイオードＤ５、抵抗Ｒ５、トランジスタＱ５、トランジスタＱ３のベース-エミッタおよび抵抗Ｒ６を含む電流経路内に流れる。トレースの間、コンデンサＣ８は充電されて、以下に説明するように、電圧Ｖ６にほぼ等しい電圧（約１５Ｖ）を発生する。
トランジスタＱ３とＱ４の飽和は、ダイオードＤ８を通って流れコンデンサＣ５を充電する負の電流ｉ５によって、リトレースの終りまで持続される。リトレースの終わり（時刻ｔ４）に、トランジスタＱ３とＱ４は自動的にオフになる。何故ならば、トランジスタＱ１のゲート抵抗Ｒ１、抵抗Ｒ６およびトランジスタＱ５における電流がすべてゼロであれば、トランジスタＱ３のコレクタ電流は抵抗Ｒ２における電流よりも常に小さいからである。従って、トランジスタＱ３とＱ４で形成される、ゲート・ターン-オフ再生スイッチは交差点（第２ｅ図）でトリガされる。電流ｉ６（第２ｇ図）の電流ピーク５００ｍＡは、トランジスタＱ１（第１図）に関連するゲート容量（図示せず）の放電を示す。電流ｉ６（第２ｇ図）の低電流パルス１８ｍＡは、抵抗Ｒ２とトランジスタＱ３を通って流れる電流を示す。
前述したように、トランジスタＱ５をオンにして再生スイッチをトリガするトリガ電流は、トランジスタＱ５のエミッタと抵抗Ｒ５とダイオードＤ６を含む電流経路に流れる。このトリガ電流は、少量の電流ｉ５をコンデンサＣ４から分流させる。トランジスタＱ５をトリガするため、コンデンサＣ４から分流される電流ｉ５の部分は、コンデンサＣ４の電荷の平衡に小さな誤差を生じ得る。
分流電流の量を減らすために、トリガ時点と時刻ｔ３の間に、コンデンサＣ８の放電電流を使用して、分流電流を停止させるようにダイオードＤ６をバック・バイアスする。それにより、誤差が減らされ、有利である。コンデンサＣ８は、トレース期間の間、前述のように、１５ボルトに充電される。
リトレース期間の後半に、コンデンサＣ６は、ダイオードＤ８を介して放電し、コンデンサＣ５を、ラスタの幅に依り、１２ボルトと２４ボルトの間の電圧Ｖ５に充電する。トレース期間の間、ダイオードＤ８が非導通になった後、コンデンサＣ６の上部端子６０における電圧Ｖ３は、ほぼ電圧Ｖ５のレベルにとどまっており、それにより、トレース電圧Ｖ３はダイオードＤ６とＤ７を非導通状態に保つ。これにより、トレース期間の間、トランジスタＱ１を誤ってトリガするのを防止する。
ゲート抵抗Ｒ１は電流制限器として動作する。トランジスタＱ１のソースとゲート間に結合されるツェナダイオードＤ３は電圧制限器として動作する。第２ｆ図は、トランジスタＱ１のゲート-ソース電圧を示す。時刻ｔ４直後の電圧Ｖ６のゆっくりした増加は、抵抗Ｒ２（第１図）を介して充電されているゲート容量によって引き起こされる。
偏向電流ｉ３の振幅は、電圧Ｖ４とトランジスタＱ５の導通閾値との交差点によって制御されるトランジスタＱ１のターン・オフ時点により決定される（第２ｅ図）。時刻ｔ０に近づくターン・オフ時点で、電圧Ｖ２と電流ｉ３の振幅は最低となる。逆に、時刻ｔ３におけるターン・オフ時点で、振幅は最高となる（第２ａおよび２ｂ図）。
例えば、ダイオードＤ１０（第１図）を介する垂直周波数のパラボラ電流ｉ７が増加すると、電圧Ｖ４（第２ｅ図）のピーク・レベルが移動し、正方向の電圧Ｖ４の平均値も移動し、トランジスタＱ１（第１図）のターン・オフの時点を遅らせる。その結果、電流ｉ１は、より長い期間、偏向回路２５０に流れ込む。それによって、電流ｉ１は電流ｉ３の振幅を高め、次に、電流ｉ５の振幅を高める。電流ｉ５の振幅が高められると、コンデンサＣ４における充電量と放電量が平衡状態に保たれる。電流ｉ５の振幅が高まると、電圧Ｖ４の平均値は、電流ｉ７のレベルの増加に比例するレベルで安定化される。第２ｅ図に示すように、ピーク・ピーク電圧Ｖ４は、ラスタの最上部と最下部におけるよりもラスタの中央部における方が高い（電流ｉ３の振幅の増加に対応する）。
発明的な特徴を実施するにあたり、電圧Ｖ４の平均値も自動調節される；すなわち、比較器トランジスタＱ５の導通閾値レベルの変化に対し自動的に調整される。調整が起こるのは、電流ｉ７によるコンデンサＣ４の放電が、電流ｉ５により生じる充電とちょうど均しく自動的に維持されるからである。電圧Ｖ４の平均値の自動的変化が得られるようにするために、コンデンサＣ４の充電と放電の相違はそれと対応するトランジスタＱ５のトリガ地点の変化によって補償される傾向にある。その結果、有利なことに、直流帰還経路は必要とされない。
トランジスタＱ６は電流源として働き、コンデンサＣ４の放電を、ダイオードＤ１０の順方向電圧の変動およびトランジスタＱ２の飽和電圧の変動とは無関係にする。リトレースの間、ダイオードＤ１０が非導通であるとき、電流ｉ７はコンデンサＣ９を充電する。コンデンサＣ９はトレースの開始時に放電する。第２ｈ図の波形はコンデンサＣ９（第１図）両端の電圧Ｖ７を示す。このようにして、電流ｉ７は、ダイオードＤ１０の非導通期間の長さとは無関係の量だけ、コンデンサＣ４を放電させる。このような長さは、トランジスタＱ２のターン・オフ特性により変えられる。ダイオードＤ１０と直列に結合される抵抗Ｒは、偏向ダンパ・ダイオードＤＱ２両端の過渡的な負電圧のピークによって発生される寄生電流を制限する。コンデンサＣ９に結合される保護ダイオードＤ９は、コンデンサＣ４を放電させる付加的な電流経路を提供し、電流ｉ７が低すぎるときにコンデンサＣ４が過度に充電されるのを防止する。
スタートアップ動作のために、１４５Ｖの電源電圧Ｂ＋がオンにされ且つ水平発振器とドライバが動作中であると仮定する。電流ｉ７は、ダイオードＤ１０、Ｄ７、Ｄ８、抵抗Ｒ３およびトランジスタＱ２を介して、コンデンサＣ５を充電する。電流ｉ７はコンデンサＣ４も充電する。電流ｉ７のうちコンデンサＣ５を充電する電流部分がトランジスタＱ４をオンにするほど著しく電圧降下を抵抗Ｒ３に生じないように、抵抗Ｒ３の抵抗値は選択される。電圧Ｖ５とＶ６が増加すると、トランジスタＱ１の順方向導通、電流ｉ１およびリトレース・パルス電圧Ｖ１とＶ２、の各々が増加する。スタートアップ・リトレース・パルスの電荷は電圧Ｖ５を更に増加させ、トランジスタＱ１の動作はＡ級動作からＤ級動作に切り替えられる。Ｄ級動作の開始時に、トランジスタＱ１のターン・オフ時点は時刻ｔ３から、変調された期間ｔ１−ｔ２に移動し、正常の動作が確立される。
有利なことに、コンデンサＣ４両端の電荷の平衡は回路の直線性を改善させ、偏向電流ｉ３は電流ｉ７に線形的に比例する。有利なことに、コンデンサＣ４において電荷は平衡のとれた状態に保たれるので、直流帰還は必要とされない。有利なことに、この回路は直流帰還回路を使用しないので、ドライブ信号の遷移の間、寄生発振とオーバシュートは小さい。
また、コンデンサ両端の電荷の平衡は、熱に対する安定性をもたらす。ダイオードＤ６、Ｄ７の順方向電圧およびトランジスタＱ５とＱ３のベース・エミッタ接合部の順方向電圧の変化は、それと対応する電圧Ｖ４の平均値の変化によって補償される。電圧Ｖ４の平均値は、関連するすべての順方向電圧に影響され、コンデンサＣ４の充電量はその放電量と等しくなる。充電と放電に相違があると、平均電圧Ｖ４が変化する。
変調されない電流ｉ７が、変調されない偏向電流ｉ３を生じるものと仮定する。例えば、温度の変化のため順方向電圧が変化すると、平均電圧Ｖ４に変化を生じ、前述した電圧Ｖ４の交差点、トランジスタＱ１のターン・オフ時点および偏向電流ｉ３はそのままで変化しない。
フライバックトランスＴの二次巻線の何れか（例えば、第１図の巻線Ｗ２）における負荷の変動は、時刻ｔ０（第２ｃ図）において、それと対応するピーク電流の変化を一次巻線Ｗ１に生じる。その結果、電流ｉ１の振幅はそれに従って変化し、つぎに、偏向電流ｉ３が変化する。このような効果は、合成された偏向回路とフライバックトランス回路に特徴的なものである。しかしながら、有利なことに、制御回路２００に使用されるサンプリング方法は、このような負荷の変動に関連するラスタのひずみを抑制する。電流ｉ５（第２ｄ図）は、電流ｉ１とｉ４の和のサンプルである。例えば、電流ｉ１が増加すると、電流ｉ５が増加する。その結果、時刻ｔ０以後、電圧Ｖ４（第２ｅ図）はより早く下方にランプしつつあり、交差点を時刻ｔ０に方に進める。逆に、電流ｉ１のピーク振幅が減少すると交差点を遅らせ、次に、トランジスタＱ１のターン・オフ時点を遅らせる。従って、電流ｉ１のピーク振幅の変化はそれに対応する変調期間ｔ１−ｔ２の移動により直ちに補償される。それにより、有利なことに、フライバックトランスＴの一次巻線Ｗ１におけるピーク電流の振幅の変動により生じるラスタのひずみが抑制される。
本発明は、ビデオ・ディスプレイ装置の偏向回路に関する。特に、本発明は、陰極線管（CRT）用のイースト−ウエスト（Ｅａｓｔ−Ｗｅｓｔ：Ｅ−Ｗ，以下左右と称す）糸巻きひずみ補正回路の制御段に関する。
発明の背景
経済的理由で、大抵の大画面ＣＲＴディスプレイでは、アルタ（ultor）電圧すなわち高電圧の発生は、ラスタ補正水平偏向回路の一部であるフライバックトランスで行われる。ビーム電流の変動は、フライバックトランスの一次巻線におけるピーク電流および高電圧の変調を引き起こす。一次電流の変調は望ましくない偏向電流の変調を生じる。高電圧の変動は偏向感度を変え、ラスタ・サイズを変動させる。
左右（Ｅａｓｔ−Ｗｅｓｔ）ラスタ補正回路は、回路の動作を安定化させるために帰還を必要とする。左右ラスタ補正回路における従来技術の帰還は、リトレース・パルスを積分し、直流誤差電圧を得て、垂直周波数の左右ドライブ電圧と比較する。積分時定数は左右ラスタ補正回路の線形動作の周波数応答を決定する。水平偏向回路のスイッチ動作のために、帰還は比較的長い時定数（幾つかの水平ライン期間）を必要とする。従って、高電圧の突然の変化を生じる素速いビーム電流の変化は十分に素早く補償されないこともある。
従来技術の左右ラスタ補正回路にはリトレース期間の少なくとも後半の間にフライバックトランスの一次巻線と偏向回路とをある程度絶縁させるものもある。このような絶縁式ラスタ補正回路の一例はフォワード・レギュレータ（forward regulator）である。ハファール（Haferl）氏に付与された「ラスタひずみの補正」という名称の米国特許第５，３９９，９４５にはフォワード・レギュレータの一例が記述されている。
フォワード・レギュレータは、一次巻線と共振偏向回路との間にスイッチング・トランジスタが接続されている。フォワード・レギュレータの制御回路は、動作を安定化させるため直流帰還を必要とする。素速いビーム電流の変化によって引き起こされる“マウスティース（mouseteeth）”ラスタひずみのような偏向電流の乱れは、リトレース期間の後半での絶縁により相当に減らされる。
フライバック・トランスの負荷が変化すると、それに応じて、一次巻線のピーク電流が変化する。ピーク電流の変調により引き起こされるラスタのひずみは、帰還ループを介して補正される。直流帰還ループに関連する比較的長い時定数は不十分な効果を生じ、不利である。特に、素速い負荷の変化は目に見えるほどのラスタのひずみを生じる。
発明の概要
発明的な特徴を具体化する偏向回路において、制御回路は、サンプリング・コンデンサの両端で電荷比較技術を使用して、偏向リトレース電流とイースト−ウエスト（ｅａｓｔ−ｗｅｓｔ，以下左右という）ドライブ電流を比較する。有利なことに、この回路は、自己安定化され、直流帰還を必要としない。この回路は、直流帰還ループを必要とせずに、負荷の変動を直ちに補償する。したがって、応答時間は、帰還ループを使用した場合よりもずっと早く、偏向回路のパラメータ、例えば、偏向周波数、一次巻線のインダクタンス、ヨークのインピーダンス、にのみ依存する。更に、使用されるサンプリング方法は線形動作および熱に対する安定性を改善する。
発明的な特徴を実施するにあたり、ビデオ表示装置は、リトレース期間の間、リトレース共振回路内に含まれる偏向コイルを備える。第１のスイッチは、第１の偏向周波数と関連する周波数の第１のスイッチ制御信号に応答すると共に、偏向コイルに結合されて、偏向コイルに偏向電流を発生する。サンプリング・スイッチが偏向コイルと第１のコンデンサに結合されて、偏向電流の大きさを示す信号をサンプリングすると共に、一定の偏向周期の第１の部分の間に、偏向電流の大きさを示す第１のコンデンサに第１の電荷を貯える。第２の偏向周波数に関連する周波数の変調信号源は第１のコンデンサに結合されて、一定の偏向周期の第２の部分の間に、第１の電荷と反対方向に変調信号の大きさを示す第２の電荷を第１のコンデンサに貯える。比較器は、第１と第２の電荷から第１のコンデンサに発生される信号に応答し、その間の差に従って、第２のスイッチ制御信号を発生する。第３のスイッチは、前記第２のスイッチ制御信号に応答し、偏向コイルに結合されて、ラスタのひずみを補正するように偏向電流を制御する。
請求の範囲と実施例との対応関係を図面で使われている参照符号で示すと次の通りである。
１．リトレース期間の間、リトレース共振回路（１００）内に含まれる偏向コイル（ＬＨ）と、
第１の偏向周波数（ｆＨ）に関連する周波数の第１のスイッチ制御信号（Ｖ１０１）に応答し、前記偏向コイルに結合されて、前記偏向コイル内に偏向電流（ｉ３）を発生する第１のスイッチ（Ｑ２）と、
第１のコンデンサ（Ｃ４）と、
前記偏向コイルと前記第１のコンデンサに結合され、前記偏向電流の大きさを示す信号（Ｖ２）をサンプリングすると共に、サンプリングされた信号を、一定の偏向周期の第１の部分（リトレース）の間に、前記第１のコンデンサに加え、前記偏向電流の大きさを示す第１の電荷を前記第１のコンデンサに貯える第２のスイッチ（Ｄ７）と、
第２の偏向周波数に関連する周波数の変調信号源（３０１）であって、前記第１のコンデンサに結合されて、前記一定の偏向周期の第２の部分（トレース）の間に、前記第１の電荷と反対方向に、前記変調信号の大きさを示す第２の電荷を前記第１のコンデンサに貯える、前記変調信号源（３０１）と、
前記第１と第２の電荷から前記第１のコンデンサ内に発生される信号に応答して、その間の差に従って、第２のスイッチ制御信号（Ｖ６）を発生する比較器（Ｑ４、Ｑ５）と、
前記第２のスイッチ制御信号に応答し、且つ前記偏向コイルに結合されて、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチ（Ｑ１）とから成る、ビデオ表示装置。
２．（リトレースの間）前記第１の電荷（Ｃ４における）が貯えられており、前記第１のコンデンサに発生される電圧（Ｖ４）がランプ波であり、前記比較器（Ｑ４、Ｑ５）が前記ランプ波電圧に応答し、前記比較器の閾値レベルが交差すると、前記第２のスイッチ制御信号（Ｖ６）を発生する、請求項１記載のビデオ表示装置。
３．前記第２のスイッチ（Ｄ７）が、前記リトレース期間の対応する部分（リトレースの前半）の間に、前記偏向コイル（ＬＨ）に発生されるリトレース・パルス電圧（Ｖ２）の一部分をサンプリングする、請求項１記載のビデオ表示装置。
４．前記第２のスイッチ（Ｄ７）が、前記リトレース・パルス電圧（Ｖ２）のピーク電圧をサンプリングし、前記ピーク電圧の発生に続いて、前記第１のコンデンサ（Ｃ４）を前記リトレース共振回路（１００）から切り離す、請求項３記載のビデオ表示装置。
５．前記第１のコンデンサ（Ｃ４）が、前記偏向コイル（ＬＨ）に結合され、前記リトレース共振回路（１００）内に含まれ、前記リトレース期間の一部分の間に、リトレース容量を形成する、請求項１記載のビデオ表示装置。
６．前記リトレース共振回路（１００）が、第２のリトレース容量（Ｃ３）を含んでいる、請求項５記載のビデオ表示装置。
７．第２のコンデンサが、前記第１のコンデンサ（Ｃ４）に結合され、容量性の分圧器を形成して前記第２のコンデンサを一方向に充電し、第４のスイッチが、前記第２のコンデンサに結合されて前記第２のコンデンサを反対方向に充電する、請求項１記載のビデオ表示装置。
８．フライバック・コンデンサ（Ｃ１）が、供給インダクタンス（Ｗ１）に結合され、前記リトレース期間の一部分の間に、前記第３のスイッチ（Ｑ１）を介して前記偏向コイル（ＬＨ）に結合されるフライバック共振回路（９９）を形成し、フォワード・レギュレータを形成する、請求項１記載のビデオ表示装置。
９．前記供給インダクタンス（Ｗ１）が、フライバックトランス（Ｔ）の一次巻線から成り、前記フライバックトランスは、アルタ端子（ULTOR）に結合され、ビーム電流の変動に従って変動する負荷を前記フライバックトランスに対して形成し、前記第３のスイッチ（Ｑ１）が、前記リトレース共振回路（１００）を前記負荷から切り離す、請求項８記載のビデオ表示装置。
１０．前記第３のスイッチ（Ｑ１）は、前記リトレース期間の第１の部分（リトレースの前半）の間、導通状態で動作し、前記リトレース期間の第２の部分（リトレースの後半）の間、非導通状態で動作する、請求項１記載のビデオ表示装置。
１１．前記第３のスイッチ（Ｑ１）が、左右変調器内に含まれる、請求項１記載のビデオ表示装置。
１２．前記変調信号（ｉ７）の一定の大きさに対し、前記第１の電荷（Ｃ４における）を前記第２の電荷と均しく保つように前記偏向電流（ｉ３）が制御される、請求項１記載のビデオ表示装置。
１３．前記偏向電流の大きさを示す信号（Ｖ２）の変化が、それと対応する前記第１の電荷（Ｃ４における）の変化を１周期ごとに生じる、請求項１記載のビデオ表示装置。
１４．前記第１の電荷（Ｃ４における）が、前記第２の電荷（トレース期間）よりも相当に短い期間（リトレース期間）中に発生される、請求項１記載のビデオ表示装置。
１５．リトレース共振回路（１００）内に含まれる偏向コイル（ＬＨ）と、
偏向周波数（ｆＨ）に関連する周波数の第１のスイッチ制御信号（Ｖ１０１）に応答し、前記偏向コイルに結合されて偏向電流（ｉ３）を発生し、且つ前記偏向コイル内の前記偏向電流の大きさを示すリトレース・パルス電圧（Ｖ２）を発生する第１のスイッチ（Ｑ２）と、
第２のコンデンサ（Ｃ６、Ｃ７）に結合され、容量性分圧器を形成する第１のコンデンサ（Ｃ４）と、
前記リトレース・パルス電圧を前記容量性分圧器に印加し、偏向周期（リトレース）の一部分の間に、前記リトレース・パルス電圧の一部分を前記第１のコンデンサに発生する第２のスイッチ（Ｄ７）と、
前記第１のコンデンサに結合され、前記変調信号に従って前記第１のコンデンサに発生される電圧を変化させる左右変調信号（ｉ７）の源（３０１）と、
前記第１のコンデンサに発生される電圧に応答する比較器（Ｑ４、Ｑ５）と、
前記比較器の出力信号（Ｖ６）に応答し、前記偏向コイルに結合され、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチ（Ｑ１）と、から成る、ビデオ表示装置。
１６．前記比較器（Ｑ４、Ｑ５）の閾値が、交差すると、前記比較器が、前記出力信号（Ｖ６）を発生する、請求項１５記載のビデオ表示装置。
１７．前記第２のコンデンサ（Ｃ６、Ｃ７）に結合され、前記偏向周期の部分に先立ち、前記第２のコンデンサ内に貯えられた電荷を初期化する第４のスイッチ（Ｄ８）を更に含んでいる、請求項１５記載のビデオ表示装置。
１８．前記第２のスイッチ（Ｄ７）と前記第４のスイッチ（Ｄ８）の各々が、それと対応する、前記第２のコンデンサ（Ｃ６、Ｃ７）の端子（６０）に結合されるダイオードを含んでいる、請求項１７記載のビデオ表示装置。
１９．入力供給電圧源を更に含み、供給インダクタンス（Ｗ１）が、前記入力供給電圧（Ｂ＋）源に結合されて、前記供給インダクタンス内にフライバック・パルス電圧（Ｖ１）を発生し、前記第３のスイッチ（Ｑ１）が、前記供給インダクタンスと前記リトレース共振回路（１００）に結合され、前記供給インダクタンスを前記リトレース共振回路に結合させ、前記リトレース共振回路内のエネルギの損失を補充し、前記第３のスイッチは、前記リトレース・パルス電圧の制御可能な部分の間、前記リトレース共振回路から前記供給インダクタンスを切り離す、請求項１５記載のビデオ表示装置。
【図面の簡単な説明】
第１図は、本発明の特徴を具体化するラスタ補正水平偏向回路の回路図を示す。
第２ａ−２ｈ図は、第１図の回路の動作を説明するのに役立つ波形を示す。
発明の詳細な説明
本発明の特徴を具体化する第１図の水平偏向回路２５０は、フォワード・レギュレータ型のラスタ補正偏向回路である。水平偏向回路２５０は、例えば、カラー陰極線管（CRT）Philips 110°A66 EAK 222X11型において水平偏向を行う。回路２５０は、ＰＡＬ標準で約15.625KHzの水平周波数ｆＨで動作するスイッチング・トランジスタＱ２およびダンパ・ダイオードＤＱ２を備える。リトレース・コンデンサＣ３は、トランジスタＱ２およびダイオードＤＱ２と並列に結合される。偏向コイルＬＨはＳ字整形コンデンサまたはトレース・コンデンサＣ２と直列に結合され、トランジスタＱ２とダイオードＤＱ２とリトレース・コンデンサＣ３の各々と並列に結合される分岐回路を形成し、水平リトレースの間、リトレース共振回路１００を形成する。
発明的な特徴を具体化するラスタひずみ補正回路２００は、リトレースの間、フライバック回路２５１のＭＯＳ（metal oxide semiconductor）スイッチング・トランジスタＱ１のスイッチングのタイミングを制御する左右（E-W）制御回路３００を備える。フライバック回路２５１のフライバックトランスＴの一次巻線Ｗ１は、Ｂ＋電圧源とダイオードＤ１のアノードとの間に結合される。ダイオードＤ１のカソードはスイッチング・トランジスタＱ１のドレイン電極に結合される。フライバック・コンデンサＣ１はダイオードＤ１と一次巻線Ｗ１間の接続端子Ｗ１ａに結合され、巻線Ｗ１と共に、回路２５１のフライバック共振回路９９を形成する。トランジスタＱ１のソース電極は、端子６２を介して、回路２５０のトランジスタＱ２のコレクタに結合される。スイッチング制御電圧Ｖ１０１は端子６２に偏向電流ｉ３およびリトレース電圧Ｖ２を発生する。
水平発振器と位相検波器（第１図に詳細に示さず）を含む制御段１０１は水平同期信号Ｈ ＳＹＮＣ ＩＮに応答する。水平同期信号Ｈ ＳＹＮＣ ＩＮは、例えば、テレビジョン受像機のビデオ検波器（図示せず）から得られ、共通の導体または大地電位を基準とする。リトレース電圧Ｖ２から発生されるリトレース電圧Ｖ３は、コンデンサＣ６とコンデンサＣ７を介して結合され、容量性の分圧器を形成し、共通の導体または大地電位を基準とする低振幅のリトレース電圧Ｖ４ａを得る。電圧Ｖ４ａは制御段１０１の入力１０１ａに加えられ、リトレース・パルス電圧Ｖ２とコイルＬＨ内の偏向電流ｉ３をビデオ信号の同期信号ＨＳＹＮＣ ＩＮに同期させる。制御段１０１は、スイッチング電圧Ｖ１０１を、従来のドライブ段（図示せず）を介して、トランジスタＱ２のベース・エミッタ接合部に加え、水平周波数ｆＨのベース・ドライブ電流を発生する。
フライバック・トランスＴは、トランスＴの高電圧巻線Ｗ２から発生される高電圧ＵＬＴＯＲ（アルタ）の発生に必要なエネルギを貯える。コンデンサＣ１は、フライバック・トランスＴの一次巻線Ｗ１用のフライバック・コンデンサとして作用する。エネルギの回復は、コンデンサＣ１の両端に結合されるダンパ・ダイオードＤ２で行われる。絶縁ダイオードＤ１は、エネルギが、トランジスタＱ１と並列に結合されるダイオードＤＱ１を介して、偏向回路２５０からフライバックトランスＴの中へ戻るのを防止する。偏向回路２５０は、アルタ電圧を発生するのに必要なエネルギの一部を供給しないので、フライバック・トランスＴは低いインピーダンスを有する。フォワード・レギュレータのトランジスタＱ１は偏向回路２５０に加えられるエネルギを制御する。
第２ａ−２ｈ図は、第１図の回路の動作を説明するのに役立つ波形を示す。第１図および第２ａ−２ｈ図で、同様な符号および数字は同様な要素および機能を示す。
第１図のトランジスタＱ１とＱ２は、トレース期間の間、導通している。トレース期間の間、コンデンサＣ５における電圧Ｖ５は抵抗Ｒ２を介してトランジスタＱ１のゲートに結合され、トランジスタＱ１をオンにする。リトレース期間の開始時、第２ａ図の時点ｔ０において、トランジスタＱ２（第１図）はカット・オフになる。その結果、フライバック・コンデンサＣ１両端のフライバック電圧Ｖ１とリトレース・コンデンサＣ３両端のリトレース電圧Ｖ２は、第２ａ図に示すように、増加し始める。トランジスタＱ１（第１図）は、トランジスタＱ１のスイッチング・ゲート-ソース電圧Ｖ６の波形を示す、第２ｆ図の制御可能な時点（時刻ｔ１とｔ２間）でオフにされる。
ラスタの最上部で、トランジスタＱ１は、第２ｃ図の時刻ｔ１でターン・オフする。中心の近くで、ターン・オフの時点は時刻ｔ２の方へ移動し、その結果、第１図で電圧Ｖ２の垂直周期の包絡線波形で示すように、偏向電流が増加する。
一次巻線Ｗ１（第１図）の電流は、第２ｃ図に電流ｉ１で示すように、トレースの終りの方で増加する。リトレースの間、一次巻線Ｗ１の電流は、電流ｉ１とｉ２に分割される。電流ｉ１は、トランジスタＱ１（第１図）を通って、偏向回路２５０に流れ込む。電流ｉ２（第２ｃ図に破線で示す）はコンデンサＣ１を通って流れる。電流は、電流ｉ１とｉ２の電流経路におけるそれぞれのインピーダンスにより、且つまた電圧Ｖ１とＶ２間の電圧差により、分割される。電流ｉ１は、変調された時点ｔ１−ｔ２に従って、偏向回路２５０を付勢するのに必要な電荷を供給し、第２ｂ図に示すように、垂直周期で変調された偏向電流ｉ３が得られる。
偏向電流ｉ３（第１図）は、リトレース期間の間、主リトレース電流ｉ４（コンデンサＣ３を通って流れる）と、リトレース・サンプリング電流ｉ５に分割される。正極性の電流ｉ５は、直列結合のコンデンサＣ４とダイオードＤ７およびコンデンサＣ６とＣ７を通って流れる。直列結合されるコンデンサのうち最小値を有するコンデンサＣ６は電流ｉ５の振幅を決定する。第２ｄ図は、同じような形状を有するが振幅の異なる電流ｉ４とｉ５を示す。第２ｄ図の時刻ｔ１とｔ２で波形が突然変化すると、第２ｃ図でトランジスタＱ１の電流ｉ１も変化している。
電流ｉ１（第１図）は、リトレース期間の前半に、リトレース・コンデンサＣ３および直列結合のコンデンサＣ４、Ｃ６、Ｃ７における電荷を補充し、あとに続くトレース期間の間、望ましい偏向電流の振幅が得られる。電流ｉ１は、リトレース電圧Ｖ２および偏向電流ｉ３のピーク値を決定する。
第２ａ図の時刻ｔ０（リトレースの開始）で、左右電流発生回路３０１を回路３００（第１図）に結合するスイッチ・ダイオードＤ１０は、リトレース電圧Ｖ２を増加させることによりカット・オフされる。リトレース期間の前半（第２ｄ図の期間ｔ０−ｔ３）で、正の電流ｉ５は、ダイオードＤ７を介して、コンデンサＣ４（第１図）を充電し、コンデンサＣ４にランプ波電圧Ｖ４を発生し、偏向電流ｉ３をサンプリングする。電流ｉ５はコンデンサＣ６を充電し、コンデンサＣ６の上部端子６０に電圧Ｖ３を発生する。コンデンサＣ４、Ｃ５、Ｃ６、Ｃ７は容量性の分圧器を形成し、３０Ｖの正の電圧Ｖ４ａが得られる。
リトレースの後半の間、負の電流ｉ５は、ダイオードＤ８とコンデンサＣ５とトランジスタＱ４のベース-エミッタ接合部とを介して、コンデンサＣ６を放電させる。有利なことに、負の電流ｉ５は、無効電流経路を介してコンデンサＣ５を充電して電圧Ｖ５を発生し、電圧Ｖ５の発生中に電力は消費されない。第２ｆ図の電圧Ｖ５は、トランジスタＱ１のゲートに結合される抵抗Ｒ２（第１図）を介して、ゲート電圧を供給し、前述のように、ゲート電圧Ｖ６を発生する。ゲート電圧Ｖ６はトランジスタＱ１のスイッチング動作を制御する。コンデンサＣ６の値は電流ｉ５の振幅を決定する。コンデンサＣ６の値は、最も狭い画像幅においてトランジスタＱ１を飽和状態に保つのに十分なレベルの電圧Ｖ５を得るように選択される。電圧Ｖ４は電圧Ｖ２よりもずっと小さいので、電圧Ｖ３は電圧Ｖ２とほぼ等しい。
コンデンサＣ４両端の電圧Ｖ４は第２ｅ図の波形で示される。説明のために、電圧Ｖ４（第１図）は電圧Ｖ２（“Ａ”で示され、端子６２における電位に関連する）を基準とする。コンデンサＣ４の下部端子６１に発生される電圧は、時刻ｔ３（第２ｅ図）まで、端子６２における電位“Ａ”に対して負に変化するので、下方にランプ（傾斜）するリトレース電圧の形状部分を発生する。時刻ｔ３（第２ａ図）で、電圧Ｖ２は減少し始めるので、ダイオードＤ７（第１図）をオフにし、ダイオードＤ８をオンにする。ダイオードＤ８のアノードは端子６０に結合される。従って、電圧Ｖ４（第２ｅ図）は、期間ｔ３−ｔ４の間、一定に留まる。時刻ｔ４で、電圧Ｖ２（第２ａ図）はほぼゼロ・ボルトである。
電圧Ｖ２が減少するので、コンデンサＣ４（第１図）両端の電圧Ｖ４はダイオードＤ１０を順方向にバイアスする。回路３０１の電流源トランジスタＱ６は電流ｉ７を発生する。電流ｉ７は、トレース期間ｔ４−ｔ０′にコンデンサＣ４を放電させる（第２ｅ図に上方にランプする電圧Ｖ４の部分として示す）。電流ｉ５の正及び負の部分はほぼ等しいものと仮定する。従って、電流ｉ５は、制御回路３００に電流を供給するコンデンサＣ５の放電電流と等しい。
従って、電圧Ｖ４は、ダイオードＤ７を介する充電電流およびダイオードＤ１０を介する放電電流の結果として発生される。充電と放電が等しいとき電圧Ｖ４の平均値は一定である。比較器トランジスタＱ５（第１図）のベース電極は端子６２に結合される。トランジスタＱ５のエミッタ電極は、エミッタ抵抗Ｒ５とスイッチ・ダイオードＤ６を介して端子６０に結合される。
充電期間ｔ０−ｔ３（第２ｅ図）の一部の間、下方にランプする電圧Ｖ４は、導通するダイオードＤ７を介して、トランジスタＱ５に印加され、トランジスタＱ５（第１図）をオンにする。抵抗Ｒ５と導通ダイオードＤ６とトランジスタＱ５を含む電流経路内の電流は上方にランプするコレクタ電流をトランジスタＱ５に発生する。トランジスタＱ５のコレクタ電流はトランジスタＱ５のコレクタ抵抗Ｒ４に結合される。トランジスタＱ５のコレクタ電流が約０．２ｍＡに達すると、ラッチを形成する一対のトランジスタＱ３とＱ４で形成される再生スイッチをトリガする。この正帰還により、トランジスタＱ３とＱ４は急速に飽和し、トランジスタＱ１をオフにする。
電流ｉ６（第２ｇ図）は、狭いゲートのターン・オフ電流のピーク５００ｍＡを示す。トランジスタＱ１は、リトレースの終りまで、カット・オフされた状態のままである。トランジスタＱ３とＱ４のトリガ・レベルは、第２ｅ図で水平の点線（“Ｑ３、Ｑ４の導通閾値”と呼ばれる）により、電圧Ｖ４の波形で示されている。電圧Ｖ４と交差する点は、リトレースの間、トランジスタＱ１（第１図）のターン・オフ時点ｔ１またはｔ２を決定する。
トランジスタＱ３とＱ４は、少なくとも時刻ｔ３まで、コンデンサＣ８における放電電流によって飽和状態に保たれる。コンデンサＣ８の放電電流は、ダイオードＤ５、抵抗Ｒ５、トランジスタＱ５、トランジスタＱ３のベース-エミッタおよび抵抗Ｒ６を含む電流経路内に流れる。トレースの間、コンデンサＣ８は充電されて、以下に説明するように、電圧Ｖ６にほぼ等しい電圧（約１５Ｖ）を発生する。
トランジスタＱ３とＱ４の飽和は、ダイオードＤ８を通って流れコンデンサＣ５を充電する負の電流ｉ５によって、リトレースの終りまで持続される。リトレースの終わり（時刻ｔ４）に、トランジスタＱ３とＱ４は自動的にオフになる。何故ならば、トランジスタＱ１のゲート抵抗Ｒ１、抵抗Ｒ６およびトランジスタＱ５における電流がすべてゼロであれば、トランジスタＱ３のコレクタ電流は抵抗Ｒ２における電流よりも常に小さいからである。従って、トランジスタＱ３とＱ４で形成される、ゲート・ターン-オフ再生スイッチは交差点（第２ｅ図）でトリガされる。電流ｉ６（第２ｇ図）の電流ピーク５００ｍＡは、トランジスタＱ１（第１図）に関連するゲート容量（図示せず）の放電を示す。電流ｉ６（第２ｇ図）の低電流パルス１８ｍＡは、抵抗Ｒ２とトランジスタＱ３を通って流れる電流を示す。
前述したように、トランジスタＱ５をオンにして再生スイッチをトリガするトリガ電流は、トランジスタＱ５のエミッタと抵抗Ｒ５とダイオードＤ６を含む電流経路に流れる。このトリガ電流は、少量の電流ｉ５をコンデンサＣ４から分流させる。トランジスタＱ５をトリガするため、コンデンサＣ４から分流される電流ｉ５の部分は、コンデンサＣ４の電荷の平衡に小さな誤差を生じ得る。
分流電流の量を減らすために、トリガ時点と時刻ｔ３の間に、コンデンサＣ８の放電電流を使用して、分流電流を停止させるようにダイオードＤ６をバック・バイアスする。それにより、誤差が減らされ、有利である。コンデンサＣ８は、トレース期間の間、前述のように、１５ボルトに充電される。
リトレース期間の後半に、コンデンサＣ６は、ダイオードＤ８を介して放電し、コンデンサＣ５を、ラスタの幅に依り、１２ボルトと２４ボルトの間の電圧Ｖ５に充電する。トレース期間の間、ダイオードＤ８が非導通になった後、コンデンサＣ６の上部端子６０における電圧Ｖ３は、ほぼ電圧Ｖ５のレベルにとどまっており、それにより、トレース電圧Ｖ３はダイオードＤ６とＤ７を非導通状態に保つ。これにより、トレース期間の間、トランジスタＱ１を誤ってトリガするのを防止する。
ゲート抵抗Ｒ１は電流制限器として動作する。トランジスタＱ１のソースとゲート間に結合されるツェナダイオードＤ３は電圧制限器として動作する。第２ｆ図は、トランジスタＱ１のゲート-ソース電圧を示す。時刻ｔ４直後の電圧Ｖ６のゆっくりした増加は、抵抗Ｒ２（第１図）を介して充電されているゲート容量によって引き起こされる。
偏向電流ｉ３の振幅は、電圧Ｖ４とトランジスタＱ５の導通閾値との交差点によって制御されるトランジスタＱ１のターン・オフ時点により決定される（第２ｅ図）。時刻ｔ０に近づくターン・オフ時点で、電圧Ｖ２と電流ｉ３の振幅は最低となる。逆に、時刻ｔ３におけるターン・オフ時点で、振幅は最高となる（第２ａおよび２ｂ図）。
例えば、ダイオードＤ１０（第１図）を介する垂直周波数のパラボラ電流ｉ７が増加すると、電圧Ｖ４（第２ｅ図）のピーク・レベルが移動し、正方向の電圧Ｖ４の平均値も移動し、トランジスタＱ１（第１図）のターン・オフの時点を遅らせる。その結果、電流ｉ１は、より長い期間、偏向回路２５０に流れ込む。それによって、電流ｉ１は電流ｉ３の振幅を高め、次に、電流ｉ５の振幅を高める。電流ｉ５の振幅が高められると、コンデンサＣ４における充電量と放電量が平衡状態に保たれる。電流ｉ５の振幅が高まると、電圧Ｖ４の平均値は、電流ｉ７のレベルの増加に比例するレベルで安定化される。第２ｅ図に示すように、ピーク・ピーク電圧Ｖ４は、ラスタの最上部と最下部におけるよりもラスタの中央部における方が高い（電流ｉ３の振幅の増加に対応する）。
発明的な特徴を実施するにあたり、電圧Ｖ４の平均値も自動調節される；すなわち、比較器トランジスタＱ５の導通閾値レベルの変化に対し自動的に調整される。調整が起こるのは、電流ｉ７によるコンデンサＣ４の放電が、電流ｉ５により生じる充電とちょうど均しく自動的に維持されるからである。電圧Ｖ４の平均値の自動的変化が得られるようにするために、コンデンサＣ４の充電と放電の相違はそれと対応するトランジスタＱ５のトリガ地点の変化によって補償される傾向にある。その結果、有利なことに、直流帰還経路は必要とされない。
トランジスタＱ６は電流源として働き、コンデンサＣ４の放電を、ダイオードＤ１０の順方向電圧の変動およびトランジスタＱ２の飽和電圧の変動とは無関係にする。リトレースの間、ダイオードＤ１０が非導通であるとき、電流ｉ７はコンデンサＣ９を充電する。コンデンサＣ９はトレースの開始時に放電する。第２ｈ図の波形はコンデンサＣ９（第１図）両端の電圧Ｖ７を示す。このようにして、電流ｉ７は、ダイオードＤ１０の非導通期間の長さとは無関係の量だけ、コンデンサＣ４を放電させる。このような長さは、トランジスタＱ２のターン・オフ特性により変えられる。ダイオードＤ１０と直列に結合される抵抗Ｒは、偏向ダンパ・ダイオードＤＱ２両端の過渡的な負電圧のピークによって発生される寄生電流を制限する。コンデンサＣ９に結合される保護ダイオードＤ９は、コンデンサＣ４を放電させる付加的な電流経路を提供し、電流ｉ７が低すぎるときにコンデンサＣ４が過度に充電されるのを防止する。
スタートアップ動作のために、１４５Ｖの電源電圧Ｂ＋がオンにされ且つ水平発振器とドライバが動作中であると仮定する。電流ｉ７は、ダイオードＤ１０、Ｄ７、Ｄ８、抵抗Ｒ３およびトランジスタＱ２を介して、コンデンサＣ５を充電する。電流ｉ７はコンデンサＣ４も充電する。電流ｉ７のうちコンデンサＣ５を充電する電流部分がトランジスタＱ４をオンにするほど著しく電圧降下を抵抗Ｒ３に生じないように、抵抗Ｒ３の抵抗値は選択される。電圧Ｖ５とＶ６が増加すると、トランジスタＱ１の順方向導通、電流ｉ１およびリトレース・パルス電圧Ｖ１とＶ２、の各々が増加する。スタートアップ・リトレース・パルスの電荷は電圧Ｖ５を更に増加させ、トランジスタＱ１の動作はＡ級動作からＤ級動作に切り替えられる。Ｄ級動作の開始時に、トランジスタＱ１のターン・オフ時点は時刻ｔ３から、変調された期間ｔ１−ｔ２に移動し、正常の動作が確立される。
有利なことに、コンデンサＣ４両端の電荷の平衡は回路の直線性を改善させ、偏向電流ｉ３は電流ｉ７に線形的に比例する。有利なことに、コンデンサＣ４において電荷は平衡のとれた状態に保たれるので、直流帰還は必要とされない。有利なことに、この回路は直流帰還回路を使用しないので、ドライブ信号の遷移の間、寄生発振とオーバシュートは小さい。
また、コンデンサ両端の電荷の平衡は、熱に対する安定性をもたらす。ダイオードＤ６、Ｄ７の順方向電圧およびトランジスタＱ５とＱ３のベース・エミッタ接合部の順方向電圧の変化は、それと対応する電圧Ｖ４の平均値の変化によって補償される。電圧Ｖ４の平均値は、関連するすべての順方向電圧に影響され、コンデンサＣ４の充電量はその放電量と等しくなる。充電と放電に相違があると、平均電圧Ｖ４が変化する。
変調されない電流ｉ７が、変調されない偏向電流ｉ３を生じるものと仮定する。例えば、温度の変化のため順方向電圧が変化すると、平均電圧Ｖ４に変化を生じ、前述した電圧Ｖ４の交差点、トランジスタＱ１のターン・オフ時点および偏向電流ｉ３はそのままで変化しない。
フライバックトランスＴの二次巻線の何れか（例えば、第１図の巻線Ｗ２）における負荷の変動は、時刻ｔ０（第２ｃ図）において、それと対応するピーク電流の変化を一次巻線Ｗ１に生じる。その結果、電流ｉ１の振幅はそれに従って変化し、つぎに、偏向電流ｉ３が変化する。このような効果は、合成された偏向回路とフライバックトランス回路に特徴的なものである。しかしながら、有利なことに、制御回路２００に使用されるサンプリング方法は、このような負荷の変動に関連するラスタのひずみを抑制する。電流ｉ５（第２ｄ図）は、電流ｉ１とｉ４の和のサンプルである。例えば、電流ｉ１が増加すると、電流ｉ５が増加する。その結果、時刻ｔ０以後、電圧Ｖ４（第２ｅ図）はより早く下方にランプしつつあり、交差点を時刻ｔ０に方に進める。逆に、電流ｉ１のピーク振幅が減少すると交差点を遅らせ、次に、トランジスタＱ１のターン・オフ時点を遅らせる。従って、電流ｉ１のピーク振幅の変化はそれに対応する変調期間ｔ１−ｔ２の移動により直ちに補償される。それにより、有利なことに、フライバックトランスＴの一次巻線Ｗ１におけるピーク電流の振幅の変動により生じるラスタのひずみが抑制される。
Claims (19)
- リトレース期間の間、リトレース共振回路内に含まれる偏向コイルと、
第１の偏向周波数に関連する周波数の第１のスイッチ制御信号に応答し、前記偏向コイルに結合されて、前記偏向コイル内に偏向電流を発生する第１のスイッチと、
第１のコンデンサと、
前記偏向コイルと前記第１のコンデンサに結合され、前記偏向電流の大きさを示す信号をサンプリングすると共に、サンプリングされた信号を、一定の偏向周期の第１の部分の間に、前記第１のコンデンサに加え、前記偏向電流の大きさを示す第１の電荷を前記第１のコンデンサに貯える第２のスイッチと、
第２の偏向周波数に関連する周波数の変調信号源であって、前記第１のコンデンサに結合されて、前記一定の偏向周期の第２の部分の間に、前記第１の電荷と反対方向に、前記変調信号の大きさを示す第２の電荷を前記第１のコンデンサに貯える、前記変調信号源と、
前記第１と第２の電荷から前記第１のコンデンサ内に発生される信号に応答して、その間の差に従って、第２のスイッチ制御信号を発生する比較器と、
前記第２のスイッチ制御信号に応答し、且つ前記偏向コイルに結合されて、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチとから成る、ビデオ表示装置。 - 前記第１の電荷が貯えられており、前記第１のコンデンサに発生される電圧がランプ波であり、前記比較器が前記ランプ波電圧に応答し、前記比較器の閾値レベルが交差すると、前記第２のスイッチ制御信号を発生する、請求項１記載のビデオ表示装置。
- 前記第２のスイッチが、前記リトレース期間の対応する部分の間に、前記偏向コイルに発生されるリトレース・パルス電圧の一部分をサンプリングする、請求項１記載のビデオ表示装置。
- 前記第２のスイッチが、前記リトレース・パルス電圧のピーク電圧をサンプリングし、前記ピーク電圧の発生に続いて、前記第１のコンデンサを前記リトレース共振回路から切り離す、請求項３記載のビデオ表示装置。
- 前記第１のコンデンサが、前記偏向コイルに結合され、前記リトレース共振回路内に含まれ、前記リトレース期間の一部分の間に、リトレース容量を形成する、請求項１記載のビデオ表示装置。
- 前記リトレース共振回路が、第２のリトレース容量を含んでいる、請求項５記載のビデオ表示装置。
- 第２のコンデンサが、前記第１のコンデンサに結合され、容量性の分圧器を形成して前記第２のコンデンサを一方向に充電し、第４のスイッチが、前記第２のコンデンサに結合されて前記第２のコンデンサを反対方向に充電する、請求項１記載のビデオ表示装置。
- フライバック・コンデンサが、供給インダクタンスに結合され、前記リトレース期間の一部分の間に、前記第３のスイッチを介して前記偏向コイルに結合されるフライバック共振回路を形成し、フォワード・レギュレータを形成する、請求項１記載のビデオ表示装置。
- 前記供給インダクタンスが、フライバックトランスの一次巻線から成り、前記フライバックトランスは、アルタ端子に結合され、ビーム電流の変動に従って変動する負荷を前記フライバックトランスに対して形成し、前記第３のスイッチが、前記リトレース共振回路を前記負荷から切り離す、請求項８記載のビデオ表示装置。
- 前記第３のスイッチは、前記リトレース期間の第１の部分の間、導通状態で動作し、前記リトレース期間の第２の部分の間、非導通状態で動作する、請求項１記載のビデオ表示装置。
- 前記第３のスイッチが、左右変調器内に含まれる、請求項１記載のビデオ表示装置。
- 前記変調信号の一定の大きさに対し、前記第１の電荷を前記第２の電荷と均しく保つように前記偏向電流が制御される、請求項１記載のビデオ表示装置。
- 前記偏向電流の大きさを示す信号の変化が、それと対応する前記第１の電荷の変化を１周期ごとに生じる、請求項１記載のビデオ表示装置。
- 前記第１の電荷が、前記第２の電荷よりも相当に短い期間中に発生される、請求項１記載のビデオ表示装置。
- リトレース共振回路内に含まれる偏向コイルと、
偏向周波数に関連する周波数の第１のスイッチ制御信号に応答し、前記偏向コイルに結合されて偏向電流を発生し、且つ前記偏向コイル内の前記偏向電流の大きさを示すリトレース・パルス電圧を発生する第１のスイッチと、
第２のコンデンサに結合され、容量性分圧器を形成する第１のコンデンサと、
前記リトレース・パルス電圧を前記容量性分圧器に印加し、偏向周期の一部分の間に、前記リトレース・パルス電圧の一部分を前記第１のコンデンサに発生する第２のスイッチと、
前記第１のコンデンサに結合され、前記変調信号に従って前記第１のコンデンサに発生される電圧を変化させる左右変調信号の源と、
前記第１のコンデンサに発生される電圧に応答する比較器と、
前記比較器の出力信号に応答し、前記偏向コイルに結合され、ラスタのひずみを補正するように前記偏向電流を制御する第３のスイッチと、から成る、ビデオ表示装置。 - 前記比較器の閾値が、交差すると、前記比較器が、前記出力信号を発生する、請求項１５記載のビデオ表示装置。
- 前記第２のコンデンサに結合され、前記偏向周期の部分に先立ち、前記第２のコンデンサ内に貯えられた電荷を初期化する第４のスイッチを更に含んでいる、請求項１５記載のビデオ表示装置。
- 前記第２のスイッチと前記第４のスイッチの各々が、それと対応する、前記第２のコンデンサの端子に結合されるダイオードを含んでいる、請求項１７記載のビデオ表示装置。
- 入力供給電圧源を更に含み、供給インダクタンスが、前記入力供給電圧源に結合されて、前記供給インダクタンス内にフライバック・パルス電圧を発生し、前記第３のスイッチが、前記供給インダクタンスと前記リトレース共振回路に結合され、前記供給インダクタンスを前記リトレース共振回路に結合させ、前記リトレース共振回路内のエネルギの損失を補充し、前記第３のスイッチは、前記リトレース・パルス電圧の制御可能な部分の間、前記リトレース共振回路から前記供給インダクタンスを切り離す、請求項１５記載のビデオ表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/846,342 US5841248A (en) | 1997-04-30 | 1997-04-30 | Charge controlled raster correction circuit |
| US08/846,342 | 1997-04-30 | ||
| PCT/US1998/007221 WO1998049829A1 (en) | 1997-04-30 | 1998-04-10 | Charge controlled raster correction circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001523415A JP2001523415A (ja) | 2001-11-20 |
| JP2001523415A5 JP2001523415A5 (ja) | 2005-11-24 |
| JP3840648B2 true JP3840648B2 (ja) | 2006-11-01 |
Family
ID=25297627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54701898A Expired - Fee Related JP3840648B2 (ja) | 1997-04-30 | 1998-04-10 | ビデオ表示装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5841248A (ja) |
| EP (1) | EP0979575B1 (ja) |
| JP (1) | JP3840648B2 (ja) |
| KR (1) | KR100548749B1 (ja) |
| CN (1) | CN1211997C (ja) |
| AU (1) | AU6897298A (ja) |
| DE (1) | DE69815839T2 (ja) |
| ES (1) | ES2202832T3 (ja) |
| WO (1) | WO1998049829A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320332B1 (en) * | 1999-10-08 | 2001-11-20 | Thomson Licensing S.A. | Raster distortion correction circuit |
| CN110612659B (zh) * | 2018-04-12 | 2021-10-22 | 深圳市汇顶科技股份有限公司 | 电荷帮浦电路及其控制方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419324A (en) * | 1977-07-14 | 1979-02-14 | Sony Corp | Current control circuit |
| US4254365A (en) * | 1979-10-01 | 1981-03-03 | Rca Corporation | Side pincushion correction modulator circuit |
| US4429257A (en) * | 1982-04-23 | 1984-01-31 | Rca Corporation | Variable horizontal deflection circuit capable of providing east-west pincushion correction |
| GB8331283D0 (en) * | 1983-11-23 | 1983-12-29 | Rca Corp | E-w correction by yoke sink current control |
| GB2214016A (en) * | 1987-12-18 | 1989-08-23 | Philips Electronic Associated | Variable flyback period |
| US4965496A (en) * | 1988-03-10 | 1990-10-23 | Rca Licensing Corporation | Protection arrangement of a deflection circuit |
| US5115171A (en) * | 1991-01-04 | 1992-05-19 | Rca Licensing Corporation | Raster distortion correction circuit |
| GB2269080B (en) * | 1992-07-25 | 1996-01-17 | Ibm | Deflection apparatus for raster scanned CRT displays |
| GB9215993D0 (en) * | 1992-07-28 | 1992-09-09 | Rca Thomson Licensing Corp | Raster corrected horizontal defelction |
| GB9218735D0 (en) * | 1992-09-04 | 1992-10-21 | Thomson Consumer Electronics | Horizontal deflection waveform correction circuit |
-
1997
- 1997-04-30 US US08/846,342 patent/US5841248A/en not_active Expired - Lifetime
-
1998
- 1998-04-10 CN CNB988046512A patent/CN1211997C/zh not_active Expired - Fee Related
- 1998-04-10 DE DE69815839T patent/DE69815839T2/de not_active Expired - Lifetime
- 1998-04-10 AU AU68972/98A patent/AU6897298A/en not_active Abandoned
- 1998-04-10 JP JP54701898A patent/JP3840648B2/ja not_active Expired - Fee Related
- 1998-04-10 ES ES98914669T patent/ES2202832T3/es not_active Expired - Lifetime
- 1998-04-10 KR KR1019997010021A patent/KR100548749B1/ko not_active IP Right Cessation
- 1998-04-10 EP EP98914669A patent/EP0979575B1/en not_active Expired - Lifetime
- 1998-04-10 WO PCT/US1998/007221 patent/WO1998049829A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1254468A (zh) | 2000-05-24 |
| JP2001523415A (ja) | 2001-11-20 |
| US5841248A (en) | 1998-11-24 |
| AU6897298A (en) | 1998-11-24 |
| ES2202832T3 (es) | 2004-04-01 |
| EP0979575A1 (en) | 2000-02-16 |
| DE69815839D1 (de) | 2003-07-31 |
| DE69815839T2 (de) | 2004-04-22 |
| WO1998049829A1 (en) | 1998-11-05 |
| EP0979575B1 (en) | 2003-06-25 |
| KR100548749B1 (ko) | 2006-02-06 |
| CN1211997C (zh) | 2005-07-20 |
| KR20010020399A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631923B2 (ja) | 映像信号表示システム用偏向回路 | |
| US4939429A (en) | High voltage regulator circuit for picture tube | |
| US5399945A (en) | Raster distortion correction circuit | |
| CA2040253C (en) | High voltage stabilization circuit for video display apparatus | |
| US5469029A (en) | Deflection apparatus for raster scanned CRT displays | |
| CA1213366A (en) | Television receiver power supply regulation responding to beam current changes | |
| JP3840648B2 (ja) | ビデオ表示装置 | |
| JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
| JP2561068B2 (ja) | 偏向装置 | |
| EP0313391B1 (en) | High voltage power supply for video apparatus | |
| EP0370660B1 (en) | Power supply protection circuit | |
| KR100276494B1 (ko) | 편향 회로 장치 | |
| US5285133A (en) | Deflection current generating circuits | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| US5485062A (en) | Horizontal deflection circuit for a television set | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| US6552504B2 (en) | Deflection circuit with a feedback controlled capacitive transformation | |
| WO2001026360A1 (en) | Dynamic s-correction | |
| US4812720A (en) | High voltage stabilization circuit for video display apparatus | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| EP0998133A1 (en) | Horizontal deflection circuit | |
| JP2692445B2 (ja) | 水平偏向高圧発生回路 | |
| JP2000115571A (ja) | 水平ブランキング信号発生回路 | |
| JP2001186372A (ja) | 水平偏向回路 | |
| JP2000312299A (ja) | 水平直線性補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |