JP2000312299A - 水平直線性補正回路 - Google Patents

Abstract

(57)【要約】 【課題】 Ｍ字歪補正を伴った水平直線性補正が簡単な
回路構成で実現でき、コストが安くなり、しかも入力水
平周波数が多種類に変化しても自動的に対応できるので
非常に便利である水平直線性補正回路を提供する。 【解決手段】 Ｓ字補正コンデンサ９と、これと直列に
接続された補助Ｓ字補正コンデンサ１６は、総合Ｓ字補
正静電容量値を有するＳ字補正コンデンサ群を構成す
る。スイッチＦＥＴ(電子スイッチ素子)１４は、水平発
振パルスＶoscによってスイッチングされ、総合Ｓ字補
正静電容量値を、水平走査期間の大略中央部分の所定期
間で静電容量値が小、その他の期間で静電容量値が大に
なる様に切り替えることにより、その両端に図３(Ｄ)の
Ｍ字歪補正パルスＶmが発生し、水平直線性を補正す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受像管を使用する
ディスプレイ機器等の水平直線性補正回路に関するもの
である。

【０００２】

【従来の技術】図４は従来例を示すブロック図である。
図４において、水平同期信号Ｖhが、水平発振回路１及
びマイクロコンピュータ１２へ供給されている。水平発
振回路１は、水平同期信号Ｖhに応じて水平発振パルス
Ｖoscを出力し、水平励振ＦＥＴ(水平励振素子)２のゲ
ート端子へ供給している。水平励振ＦＥＴ２は、オンオ
フのスィッチング動作を行い、そのドレイン端子に方形
波パルスＶdrを発生させ、励振トランス３の１次巻線の
一端へ供給している。水平励振ＦＥＴ２は、ＦＥＴであ
るが、水平励振素子としてバイポーラ・トランジスタ等
を用いても良いことは勿論である。励振トランス３の１
次巻線の他端には直流電源電圧Ｅが供給されており、そ
の２次巻線に変圧された出力パルスが得られ、ベース抵
抗４を介して水平出力トランジスタ(水平出力素子)５の
ベース端子へ供給されている。水平出力トランジスタ５
のコレクタ・エミッタ間にはダンパーダイオード６と共
振コンデンサ７が並列に接続されている。

【０００３】又、水平出力トランジスタ５のコレクタ端
子には、水平偏向コイル８とＳ字補正コンデンサ９との
直列回路が接続されている。この直列回路の他の一端a
点は通常接地される場合が多いが、より正確な水平直線
性補正を行うため、図４では補助Ｓ字補正コンデンサ１
６等が接続されているが、これについては、別途説明す
る。又、このコレクタ端子にはフライバックトランス１
０の１次巻線１０aの一端が接続され、その他端には直
流電源電圧Ｅbが印加され、回路に電力を供給してい
る。この様な回路構成では、周知の原理により水平偏向
コイル８にはノコギリ波状の水平偏向電流Ｉyが流れ、
水平出力トランジスタ５のコレクタには水平帰線パルス
Ｖpが発生する。フライバックトランス１０の２次巻線
１０bには、水平帰線パルスＶpが昇圧された高圧パルス
が発生し、高圧整流ダイオード１１で整流されて高圧電
圧ＨＶとなり、図示しない受像管の陽極に供給される。

【０００４】より正確な水平直線性補正を行うため、図
４において、マイクロコンピュータ１２は、スイッチパ
ルス発生回路１３を制御している。スイッチパルス発生
回路１３は、その制御に基づき適切な位相とパルス幅を
持ったスイッチパルスＶswを発生させ、スイッチＦＥＴ
(電子スイッチ素子)１４のゲート端子へ供給している。
ＦＥＴ１４は、スイッチパルスＶswのローレベル期間で
ドレイン・ソース間がオフになる。又、このドレイン・
ソース間にはダイオード１５と補助Ｓ字補正コンデンサ
１６が並列に接続されており、補助Ｓ字補正コンデンサ
１６の一端、即ちＦＥＴ１４のドレイン端子は、Ｓ字補
正コンデンサ９の一端（a点）に接続されている。

【０００５】即ち、Ｓ字補正コンデンサ９と補助Ｓ字補
正コンデンサ１６で、Ｓ字補正コンデンサ群を構成して
おり、総合Ｓ字補正静電容量値を得ている。従って、Ｆ
ＥＴ１４あるいはダイオード１５がオン状態になってい
る期間は、総合Ｓ字補正静電容量値はＳ字補正コンデン
サ９単独の値となるが、ＦＥＴ１４とダイオード１５が
共にオフ状態の期間は、総合Ｓ字補正静電容量値はＳ字
補正コンデンサ９と補助Ｓ字補正コンデンサ１６の直列
の値となり、容量値は減少する。なお、補助Ｓ字補正コ
ンデンサ１６は、Ｓ字補正コンデンサ９と直列に接続と
しているが、ＦＥＴ１４がオフの期間に総合Ｓ字補正静
電容量値が減少すれば、Ｓ字補正コンデンサと並列接続
でも良く、又補助Ｓ字補正コンデンサは１個としたが複
数個であっても良いことは勿論である。

【０００６】図５は図４の動作を説明するための波形図
である。先ず図５(Ａ)に示す波形の水平同期信号Ｖh
が、水平発振回路１に入力し、図５(Ｂ)に示す波形の水
平発振パルスＶoscが発生し、ＦＥＴ２のゲート端子に
供給される。ＦＥＴ２は、水平発振パルスＶoscのハイ
レベル期間で、ドレイン・ソース間が導通するので、ド
レインに生じる水平励振パルスＶdrは、図５(Ｃ)に示す
様にほぼ水平発振パルスＶoscと逆極性の波形となる。
この水平励振パルスＶdrは、励振トランス３で変圧され
て同極性で、出力トランジスタ５を励振し、図５(Ｄ)に
示す波形のベース電流Ｉbは、このハイレベル期間ｔfw
で正方向に流れる。しかし、このハイレベル期間ｔfwが
終了すると、ベース電流Ｉbは逆方向に向かい、トラン
ジスタ固有の蓄積時間ｔstが終了して初めてゼロレベル
に戻る。そして、このハイレベル期間ｔfwと蓄積時間ｔ
stの間、トランジスタ５のコレクタ・エミッタ間がオン
状態となる。

【０００７】トランジスタ５のコレクタには、蓄積時間
ｔstの終了時点Ｔ0でトランジスタ５のオン状態が終了
すると、この時点から図５(Ｅ)に示す波形の正弦半波の
水平帰線パルスＶpが発生する。水平帰線パルスＶpは、
正弦波が半サイクル期間（帰線期間）ｔrだけ経過して
ゼロレベルに戻ると、自動的にダンパーダイオード６が
導通するので、以降は次の水平帰線パルスＶpの発生ま
でコレクタはゼロレベルを保つ。周知の如く、水平発振
パルスＶoscの降下点、即ちベース電流Ｉbのスタート時
点Ｔ3は、帰線期間ｔrの終点Ｔ1と走査期間ｔsの中央点
Ｔ2の間にさえ入っていれば良い。Ｔ3の時点でダンパー
ダイオード６の電流がそのままトランジスタ５のコレク
タ逆方向電流に切り替わり、不連続部分を作らずに水平
偏向電流Ｉyを形成できる。

【０００８】又、スイッチパルス発生回路１３は、水平
同期信号Ｖｈを参照してのマイクロコンピュータ１２か
らの制御により、図５(Ｆ)に示す波形のスイッチパルス
Ｖ swを発生し、ＦＥＴ１４のオンオフを制御してい
る。このスイッチパルスＶswがハイレベルからローレベ
ルに切り替わる時点Ｔ4で、ＦＥＴ１４がオフ状態とな
り、そのドレイン端子には図５(Ｇ)に示す波形のＭ字歪
補正パルスＶmが発生する。Ｍ字歪補正パルスＶmは、期
間ｔoffが過ぎた時点Ｔ5を過ぎると、先のダンパーダイ
オード６と同様原理でダイオード１５がオン状態に変わ
るので、スイッチパルスＶswがローレベルになっていて
も、この点の電圧はゼロを保つ。従ってスイッチパルス
Ｖswの立ち上がり時点Ｔ6は、Ｔ5から次のｔrの中心Ｔ7
までの間に位置していれば良い。

【０００９】この様にすると、水平偏向コイル８とＳ字
補正コンデンサ９との接続点であるｂ点に生じる直線性
補正電圧Ｖcsは、図５(Ｈ)に示す如く、二つのパラボラ
波を合成した様な波形となる。もし、ａ点が接地されて
いたならば、この直線性補正電圧Ｖcsは単純なパラボラ
波形となり、簡易方式の水平直線性補正(Ｓ字補正)とな
る。もし機器に使用する受像管の受像面が球面に近く、
偏向角も大きくない場合には、上記の様にa 点を接地し
て単純なＳ字補正を行ってもそれほど不都合は起こらな
い。しかし受像面が平面に近く、しかも広角度偏向の場
合は、上記の様な単純な水平直線性補正(Ｓ字補正)では
水平直線性歪に関して問題が残る。

【００１０】図６は水平直線性歪の特性図である。図６
において、縦軸は水平直線性歪の大きさ(％)を表しお
り、上側が伸びとなり、下側が縮みとなる。又、横軸は
画面上の位置を表している。a点が接地されている場
合、周知の如く、水平偏向電流Ｉyは水平偏向周期のノ
コギリ波に単純なＳ字補正波形が重畳したものであるの
で、受像管(ブラウン管)面が平面に近い場合には、水平
直線性歪特性が図６の破線に示す様に、左右端近傍に比
べて水平方向中央部が縮んでしまういわゆるＭ字歪を持
つ。更に全体のＳ字補正の量も微細に調整することが出
来ない。これに対して、図４の回路では、図５(Ｈ)に示
すｂ点の直線性補正電圧Ｖcsが、中央部で上昇している
ので、この部分の直線性が伸び傾向になる。その結果、
図６において実線で示す様にほぼ水平方向全域に亘って
直線性歪が改善される。

【００１１】即ち、前記説明の如く、スイッチＦＥＴ
(電子スイッチ素子)１４が、前記総合Ｓ字補正静電容量
値を、水平走査期間の大略中央部分の所定期間で静電容
量値が小、その他の期間で静電容量値が大になる様に切
り替えることにより、その両端にＭ字歪補正パルスＶm
が発生し、水平直線性歪が補正される。この時、スイッ
チパルスＶswの立ち下がり点、即ちｔoffの開始時点Ｔ4
の時間的位置を前後させることにより、この中央部の直
線性歪の補正量が制御できるので、最も直線性歪が少な
い様に微細な調整をすることができる。又、水平周波数
の異なる多種類の水平同期信号が入力した場合にも、マ
イクロコンピュータ１２の設定により、Ｔ4の時間位置
を水平走査期間ｔsに合わせて最適な値に設定すること
ができる。

【００１２】

【発明が解決しようとする課題】以上説明の如く、図４
に示す従来例の回路では、効果的にＭ字歪補正を伴った
水平直線性補正が実現できる。又、スイッチパルスＶsw
の位相を動かすことにより補正の微細な調整をすること
もできる。更に予めマイクロコンピュータ１２を設定し
ておくことにより、複数の水平周波数にも対応すること
が可能である。しかし、図４に示す従来例の回路は、構
成が複雑であり、コストが高くなるという欠点があっ
た。即ち、マイクロコンピュータ１２は、やはり部品と
しては高価であり、又適切な位相とパルス幅を持ったス
イッチパルスＶswを発生するスイッチパルス発生回路１
３を必要とする。又、マイクロコンピュータ１２の最初
の設定以外の水平周波数の信号が入来した場合、改めて
設定をし直さない限り対応できず、実用的に不便である
という欠点もあった。

【００１３】本発明は、前記課題を解決するためになさ
れたものであり、Ｍ字歪補正を伴った水平直線性補正が
簡単な回路構成で実現でき、コストが安くなり、しかも
入力水平周波数が多種類に変化しても自動的に対応でき
るので非常に便利である水平直線性補正回路を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】以上の目的を達成するた
めに、水平同期信号を入力して水平発振パルスを発生す
る水平発振回路と、前記水平発振パルスを入力して水平
励振パルスを発生する水平励振素子と、前記水平励振パ
ルスにより励振される水平出力素子と、Ｓ字補正コンデ
ンサと、前記Ｓ字補正コンデンサと直列又は並列に接続
された少なくとも１個の補助Ｓ字補正コンデンサとで構
成され、総合Ｓ字補正静電容量値を有するＳ字補正コン
デンサ群と、前記水平出力素子の出力端に接続された水
平偏向コイルと前記Ｓ字補正コンデンサ群との直列回路
と、前記水平発振パルスによってスイッチングされ、前
記総合Ｓ字補正静電容量値を、水平走査期間の大略中央
部分の所定期間で静電容量値が小、その他の期間で静電
容量値が大になる様に切り替えることにより、その両端
にＭ字歪補正パルスが発生する電子スイッチ素子とを備
えたことを特徴とする水平直線性補正回路を提供するも
のである。

【００１５】

【発明の実施の形態】以下、本発明の水平直線性補正回
路について、添付図面を参照して説明する。図１は本発
明の一実施例を示す回路図である。図１において従来例
の図４と同一部分には同一符号を付し、その説明を省略
する。図１における主要ポイントは、水平励振ＦＥＴ２
とスイッチＦＥＴ(電子スイッチ素子)１４とのゲート端
子に共通の水平発振パルスＶoscを供給するよう構成す
ることにより、図４に示す従来例におけるマイクロコン
ピュータ１２及びスイッチパルス発生回路１３を削除し
た点であり、以下詳細に説明する。

【００１６】図２は図１の水平発振回路１の出力部分等
を説明するための回路図である。図３は図１の動作を説
明するための波形図であり、図１と併せて説明する。水
平同期信号Ｖhが、水平発振回路１に入力し、図３(Ａ)
に示す波形の水平発振パルスＶoscが発生し、抵抗１７
を介してＦＥＴ２のゲート端子へ供給されると共に、抵
抗１８を介してＦＥＴ１４のゲート端子へも供給されて
いる。水平発振回路１の出力部分は、通常、図２の様に
トランジスタ１９及びトランジスタ２０で構成されるコ
ンプリメンタリー出力回路を形成しており、ＦＥＴを駆
動する際の動作速度を速めるようにしている。この時、
両トランジスタ１９及び２０のオンオフの切り替わりの
際に、不要な寄生振動が起きない様に、又両ＦＥＴ２及
び１４のゲート間の相互干渉が起きない様に、小さい抵
抗値の抵抗１７及び１８を挿入しているが、基本的回路
動作には影響しない。

【００１７】そして、水平出力トランジスタ５のベース
には、図３(Ｂ)に示す波形のベース電流Ｉbが流れる。
図５と同様に、水平発振パルスＶoscの立ち下がりの時
点Ｔ3でベース電流Ｉbが流れ出し、水平発振パルスＶos
cの立ち上がり時点でベース電流Ｉbが負に転じた後、蓄
積時間ｔstを経過して再びゼロに戻る。ベース電流Ｉb
が負からゼロに戻った時点Ｔ0から、図３(Ｃ)に示す波
形の水平帰線パルスＶpが始まる。そして水平帰線期間
ｔrが経過して、このパルスの半サイクルが終了した時
点Ｔ1から水平走査期間ｔsが始まる。なお、図１におい
ては、従来例の図４におけるスイッチパルスＶswに相当
するものを、水平発振パルスＶoscで兼用している。従
って、ＦＥＴ１４のドレインに生じるＭ字歪補正パルス
Ｖmの始点Ｔ4は、図３(Ｄ)に示す様に、ベース電流Ｉb
の流れ出す時点Ｔ3に一致している。

【００１８】即ち、スイッチＦＥＴ(電子スイッチ素子)
１４が、水平発振パルスＶoscによってスイッチングさ
れ、前記総合Ｓ字補正静電容量値を、水平走査期間の大
略中央部分の所定期間で静電容量値が小、その他の期間
で静電容量値が大になる様に切り替えることにより、そ
の両端にＭ字歪補正パルスＶmが発生し、水平直線性歪
が補正される。

【００１９】又、水平直線性のＭ字歪を効果的に解消す
るために、Ｍ字歪補正パルスＶmのパルス幅ｔoff の最
適値は帰線期間率や受像管の形状等によって若干異なる
が、ハイビジョン用１６対９の受像管で実験的に求めた
ところ、水平走査時間ｔsの約４０％程度が望ましいこ
とが分かった。この事から図３(Ｃ)での時点Ｔ1とＴ2間
の時間長（ｔhs＝ｔs／２）に対する時点Ｔ1とＴ3間の
時間長の割合は約６０％になる。

【００２０】従って、ＦＥＴ２の励振条件から見た時点
Ｔ3の時間位置は、前の限界時点Ｔ1及び後の限界時点Ｔ
2から、十分離れた所に位置している。本発明の様に、
水平発振パルスＶoscに基づいてＭ字歪補正パルスＶmを
決定しても、水平出力トランジスタ５の動作に問題は起
こらない。発振パルス幅ｔoscや蓄積時間ｔst等が多少
経時変化して、時点Ｔ3の位置が前後に移動しても許容
できる。又、この様に発振パルス幅ｔoscに裕度がある
ため、例えば、図３(Ａ)の破線に示す様に、時点Ｔ3
（Ｔ4）の位置を微細に調整して最適なＭ字歪補正量を
得ることが可能である。

【００２１】本発明の他の特徴として、入力水平周波数
が多種類に変化しても自動的に対応できる点が挙げられ
る。そもそも多種類の水平周波数に対応して、常に時点
Ｔ3が、時点Ｔ１と時点Ｔ2の中間に位置する様に、水平
発振パルスＶoscの発振パルス幅ｔoscを適切に保つ技術
に関しては、これまでも種々公にされている。例えば、
本出願人による特開昭63-51773号においては、水平偏向
周期ｔhに対する発振パルス幅ｔoscのデューティサイク
ルを一定に保つ等の方法が記載されており、これによれ
ば水平周波数が変わっても常に時点Ｔ3が時点Ｔ１と時
点Ｔ2との間に収まり、水平出力トランジスタの動作は
問題なく行われる。従って、図１における水平直線性補
正のＭ字歪補正に関しても同様に、水平周波数に拘わら
ず常にほぼ最適に近い状態を保てることを示している。
よって、水平直線性補正に関しても、特に煩雑な設定変
更を行う必要はない。

【００２２】

【発明の効果】以上詳細に説明した様に、本発明の水平
直線性補正回路は、Ｍ字歪補正を伴った水平直線性補正
が簡単な回路構成で実現でき、コストが安くなり、しか
も入力水平周波数が多種類に変化しても自動的に対応で
きるので非常に便利であるという極めて優れた効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１の水平発振回路１の出力部分等を説明する
ための回路図である。

【図３】図１の動作を説明するための波形図である。

【図４】従来例を示すブロック図である。

【図５】図４の動作を説明するための波形図である。

【図６】水平直線性歪の特性図である。

【符号の説明】

１ 水平発振回路 ２ 水平励振ＦＥＴ(水平励振素子) ３ 励振トランス ４,１７,１８ 抵抗 ５ 水平出力トランジスタ(水平出力素子) ６ ダンパーダイオード ７ 共振コンデンサ ８ 水平偏向コイル ９ Ｓ字補正コンデンサ １０ フライバックトランス １１ 高圧整流ダイオード １２ マイクロコンピュータ １３ スイッチパルス発生回路 １４ スイッチＦＥＴ(電子スイッチ素子) １５ ダイオード １６ 補助Ｓ字補正コンデンサ Ｖh 水平同期信号 Ｖosc 水平発振パルス Ｖdr 水平励振パルス Ｖm Ｍ字歪補正パルス Ｖp 水平帰線パルス Ｖsw スイッチパルス Ｖcs 直線性補正電圧 Ｉb ベース電流 Ｉy 水平偏向電流 ｔosc 発振パルス幅 ｔst 蓄積時間 ｔr 水平帰線期間 ｔs 水平走査期間 ｔoff スイッチＦＥＴオフ期間 Ｅ, Ｅb 直流電源電圧 ＨＶ 直流高圧

Claims (1)

【特許請求の範囲】
1. 【請求項１】水平同期信号を入力して水平発振パルスを
   発生する水平発振回路と、 前記水平発振パルスを入力して水平励振パルスを発生す
   る水平励振素子と、 前記水平励振パルスにより励振される水平出力素子と、 Ｓ字補正コンデンサと、前記Ｓ字補正コンデンサと直列
   又は並列に接続された少なくとも１個の補助Ｓ字補正コ
   ンデンサとで構成され、総合Ｓ字補正静電容量値を有す
   るＳ字補正コンデンサ群と、 前記水平出力素子の出力端に接続された水平偏向コイル
   と前記Ｓ字補正コンデンサ群との直列回路と、 前記水平発振パルスによってスイッチングされ、前記総
   合Ｓ字補正静電容量値を、水平走査期間の大略中央部分
   の所定期間で静電容量値が小、その他の期間で静電容量
   値が大になる様に切り替えることにより、その両端にＭ
   字歪補正パルスが発生する電子スイッチ素子とを備えた
   ことを特徴とする水平直線性補正回路。