JP4565790B2 - ダイナミックｓ補正 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ダイナミックＳ補正回路を備える走査線偏向回路、Ｓ補正回路およびダイナミックＳ補正回路等を備える表示装置に関するものである。
【０００２】
【従来の技術】
より平面で、より奥行きのない画像管（電子管、陰極線管―ＣＲＴ―）は、特に、いわゆるマウスタッシュ［moustache ―口髭―］効果および内部ピンのような幾何学的な誤りの強力な増加を示している。マウスタッシュ効果は、画像の開始点および終了点での幅方向の平行線模様［cross-hatch ］が中間部分に比べてより小さくなるような幾何学的な誤りである。これらの増加された高次の誤りを補償することは、従来の回路を実現するためには困難なことであり、ほとんどその実現は不可能であった。偏向電流を変調する高周波数、またはヨークに対して直列に接続された、例えば制御され調整された飽和可能なインダクタ［inductor―誘導原―］のような方法は、構成が複雑で、コストが高価で、エネルギを浪費するものである。
【０００３】
内部ピン歪みと同様にマウスタッシュ効果は、走査期間のある区間の間に、Ｓキャパシタの値を適切なものにすることにより、克服することができる。このようにして、改善されたＳ形状の偏向電流を実現することができ、上述した高次の誤りをいかなる映像管においても補償することができる。
【０００４】
多くの映像管は、いわゆる「マウスタッシュ効果」により損害を被っている。これは、画面の中央部分に比べて画面の初めの部分や終わりの部分では映像管の画面上に表示されている画像が明らかに圧縮されて見える幾何学的な誤りのことである。走査期間におけるある特定の時間区分の間のＳキャパシタの値の適合はこの誤りを補償するための公知の方法である。内部ピン歪みは、フレーム繰り返し補正波形の機能として、この時間区分を変調することにより同時に補償することができる。
【０００５】
米国特許第５，９４９，２０１号は、走査線偏向コイルに直列接続された第１のＳ補正キャパシタを有する偏向回路を開示している。第２のＳ補正キャパシタは、画面の左手側および右手側の端部間のＭＯＳ−ＦＥＴ［Metal Oxide Silicon-Field Effect Transistor ―金属酸化膜シリコン電界効果トランジスタ―］を介して第１のキャパシタに並列に接続されている。鋸歯状波生成回路およびコンパレータは、中間ピン歪み（通常は内部ピン歪みとして引用される）が充分に補正されるように、ＭＯＳ−ＦＥＴのオン期間を垂直方向に変化させて制御する。高電圧容量性分周器は、鋸歯状波生成回路に対して入力信号を供給するように求められている。したがって、この先行技術のダイナミックＳ補正回路はまさに複雑である。さらに、容量性分周器は高価なものである。
【０００６】
内部ピン歪みを補正すると共に複雑な構成を簡単にしたダイナミックＳ補正回路を備える走査線偏向回路を提供することが、特にこの発明の目的である。
【０００７】
この目的を達成するため、この発明の第１のアスペクトは、請求項１に限定されたようなダイナミックＳ補正回路を備える偏向回路を提供することにある。この発明の第２のアスペクトは、請求項５に限定されたようなダイナミック書生回路を提供することにある。長所を有する実施形態は、従属請求項に定義されている。この発明の第３のアスペクトは、請求項６に限定されているような表示装置を提供することにある。
【０００８】
この発明に係る走査線偏向回路は、走査線偏向コイルに直列に接続された第１のＳ補正キャパシタを備えている。走査線偏向コイルを流れる実質的に鋸歯形状をした偏向電流は、第１のＳ補正キャパシタを介する実質的に放物線状をした電圧を引き起こしている。この実質的な放物線状電圧は、ＤＣ成分およびＡＣ成分を含んでいる。ダイナミックＳ補正回路は、スイッチと第２のＳ補正キャパシタの配列を備えている。スイッチの状態の１つにおいて、Ｓ容量の合計は第１のおよび第２のＳキャパシタの容量値の両方によって決定されている。スイッチの他の状態において、Ｓ容量の合計は、第１のＳキャパシタの容量値のみによって決定されている。コンパレータは、第１のＳキャパシタを介する実質的な放物線状電圧を参照レベルと比較することにより、スイッチのスイッチングの瞬間を制御している。
【０００９】
走査線偏向回路においては、走査線偏向電流の振幅はピン歪みを補正するためイースト−ウェスト（東−西）変調にしたがって垂直方向に変化するであろうことから、実質的な放物線状電圧は垂直方向に変化する。したがって、この変化する実質的な放物線状電圧を参照電圧と比較するコンパレータは、内部ピン歪みを補正するように、スイッチのスイッチングの瞬間を自動的に適応させている。
【００１０】
欧州特許出願公開第８２３８１２号は、水平Ｓ形状補正回路を開示している。ＦＥＴ［Field Effect Transistor ―電界効果トランジスタ―］のターンオフ期間は、１水平偏向期間においてＳ形状補正キャパシタグループの全容量値を調整するため、すなわち、各水平偏向期間にしたがった最適なＳ形状歪み補正を実行するために、水平偏向周波数にしたがってＦＥＴの駆動回路の出力パルス幅を変化させることにより、調整されている。電子的なスイッチ素子水平走査期間における最初の半期間でオフにされるタイミングは、外部制御信号（Ｖｇ）に基づいて継続的に、かつ、変化し易く制御されている。Ｓ形状補正キャパシタグループの補助的なＳ形状補正キャパシタは、最適なＳ形状歪み補正を実行するために、電子的なスイッチ素子によって制御可能にターンオンまたはターンオフされている。
【００１１】
この先行技術の図１４は、Ｓ補正キャパシタ（符号７により引用される）を介する電圧の振幅を表示するＤＣレベル（Ｅｐｂにより引用される）を生成する検出回路（２０８により引用される）を開示している。コンパレータ（２０９により引用される）は、このＤＣレベルを参照レベルと比較する。このようにして、最適なＳ補正が異なる水平偏向周波数で得られる。この先行技術の回路は、Ｓ補正キャパシタを介する電圧のＤＣおよびＡＣ成分の組み合わせを参照レベルと比較することはしていない。この先行技術の回路は、内部ピン歪みを補正していないが、Ｓ形状の変形としてのＳ形状（したがってピン歪み）は、開示されていない。
【００１２】
水平線形性および内部ピンを改善する回路の実用的な実施は、上述した引用文献の先行技術に開示されている方法とは異なると共に、その方法よりもずっと簡単な構成となっている。内部ピン歪みを補償するためのフレームの機能としてのオン期間およびオフ期間またはδ［デルタ］サイクルの所望の変調は、Ｓキャパシタを介する放物線波形を用いることにより得られる。この放物線波形は、（通常のテレビの適用における）イースト−ウェスト情報またはＢ＋変調（通常のモニタの適用における走査線偏向回路の電力供給電圧の変調）により変調されている。そこで、このδサイクルは、同一の低周波数イースト−ウェスト情報により変調されるであろうし、その結果、適正な内部ピン補正を生成する。
【００１３】
この方法は、相対的に大きな範囲を上回る走査周波数から独立して、所望の補正を提供する。
【００１４】
請求項２に定義されている実施形態は、第１の（これはまた主たるものとして引用される）Ｓ補正キャパシタを介する電圧が、スイッチのオンおよびオフの瞬間を決定するために必要となる全ての情報を含んでいるという洞察に基づいている。このことは、駆動回路が完全に自立しているという実用上の長所を有している。換言すれば、駆動回路は、他のインターフェースや電源を用いることなく、水平方向の線形性やマウスタッシュ効果を補償するためのスイッチ用オンおよびオフ回数（またはδサイクル）と、内部ピン歪みを補償するためのフレーム機能としてのこのδサイクルの要求される変調と、を生成するために、主たるＳキャパシタを介する放物線状の波形を受け入れている。したがって、テレビに適用するための、このような幾何学的な補正は、ヨークに取り付けることができると共に、映像管と共に用いられるユニットとして最適なものとすることができる。
【００１５】
請求項３に定義された実施形態および請求項４に定義された実施形態は、コンパレータに供給されるＡＣ成分の量が、内部ピン歪み補正のための最適な性能を得るために、スイッチのスイッチングの瞬間に影響を与えるために選択可能である。
【００１６】
この発明のこれらおよび他のアスペクトは、以下に説明する実施形態により明らかとなるであろう。
【００１７】
【発明の実施の形態】
図１は、ダイナミックＳ補正回路を備える基本的な走査線偏向回路を示している。走査線偏向回路において、陰極線管ＣＲＴ内で電子ビームを偏向する走査線偏向コイルＬ１を流れる走査線偏向電流Ｉｄｅｆ１が生成される。主たるスイッチＴ１は、走査線偏向コイルＬ１内の実質的な鋸歯状走査線偏向電流Ｉｄｅｆ１を生成する偏向コイルＬ１に接続されている。ＳキャパシタＣ１は、Ｓ形状走査線偏向電流Ｉｄｅｆ１が得られるように、走査線偏向コイルを介して供給される実質的なＤＣ電圧からの放物線形状の電圧を抽出するための偏向コイルＬ１に接続されている。したがって、偏向の速度［rate］は、映像管の平面画面を補償するためにその縁部分よりも中央部分においてより高くなるようになっている。走査期間の所定の区間におけるＳキャパシタの値を適応させることは、高次の水平線形性歪みと内部ピン歪みとの両方を補償することができる。図１に示されている実施形態において、付加的なＳキャパシタＣ２は、走査期間の開始点と終点の間で主たるＳキャパシタＣ１に並列に切り換えられる。フレーム位置の機能として、スイッチＳ２のオン期間における変調は、内部ピン歪みを補償する。
【００１８】
スイッチＳ２は、走査期間の中間の周囲に集中されている時間的な所定の区間（図２におけるｔ１およびｔ２の間の時間の区間）でオフされる。偏向電流Ｉｄｅｆ１の波形は、固定のキャパシタＣ１のみによって決定される時間的な区間の間のものである。この時間的な区間以外では、偏向電流Ｉｄｅｆ１の波形は主たるＳキャパシタＣ１と付加的なＳキャパシタＣ２との両方の並列配置によって決定されている。
【００１９】
走査線偏向回路はさらに、スイッチＴ１の主たる電流路に並列に配置されたダイオードＤ１とフライバックキャパシタＣｆを備えている。これらの構成要素およびその動作は先行技術の走査線偏向回路から公知である。
【００２０】
スイッチＴ２に対して並列に配置されたダイオードＤ２は、Ｔ２がＭＯＳ−ＦＥＴである場合にはＭＯＳ−ＦＥＴの内部ダイオードであっても良い。
【００２１】
図２は、図１の回路内に発生する信号の波形を示している。
【００２２】
図１に示された回路の動作は、図２の波形を関連させて以下に説明されるであろう。
【００２３】
瞬間（instant ）ｔ１からｔ２までの間の状態１においては、スイッチＴ２は導通していない。偏向電流の波形は、固定のキャパシタＣ１のみによるこの状態の間に決定される。
【００２４】
瞬間ｔ２からｔ６までの間の状態２においては、スイッチＴ２は導通する。したがって、（内部本体ダイオードＤ２を備えるＭＯＳ−ＦＥＴ Ｔ２であっても良い）スイッチＴ２は、完全なフライバック時間（ｔ３からｔ５、ｔ４はフライバック期間の中心である）の間と同様に、走査時間（ｔ０からｔ３）の最初から最後までの間だけ導通している。この期間において、偏向電流の全てはＣ１（ＩＣ１）を流れる部分とＣ２（ＩＣ２）を流れる部分に分割される。
【００２５】
この内部本体ダイオードＤ２は、電圧ＶＤＳ２が負となる傾向を有するや否や自動的な方法により導通し始める。このスイッチオンおよびオフの結果として、キャパシタＣ２の瞬間は、電圧平衡のバランスによって、走査期間の中間を中心としてその回りで常に対称となる。この対称現象は、瞬間ｔ１よりも遅くないようにＭＯＳ−ＦＥＴ Ｔ２をスイッチオフすることは基本的に充分であること、およびこの方法が走査期間の中間を中心としてその回りにある対称的な線形性歪みを補正するのみであること、を意味している。したがって、例えばヨーク抵抗の影響のような、非対称性の歪みは、この方法によっては補償することはできない。
【００２６】
図３は、Ｓ補正キャパシタに印加される電圧の詳細を示している。図３は、破線の曲線によりダイナミックＳ補正回路が設けられていないときのキャパシタＣ１に印加される電圧を示しており、他方の実線の曲線は、Ｓキャパシタスイッチング回路が動作している時の補正されたＳキャパシタの波形を示している。スイッチＴ２は、走査期間０からＴｓにおける走査期間区分「ｔ１＜ｔ＜ｔ２」の間にスイッチオフされる。スイッチＴ２は、走査期間の残りの期間でスイッチオンされる。
【００２７】
瞬間ｔ１およびｔ２におけるスイッチ（図５を参照）は、走査期間の中間を中心としてその回りに対称となるように位置づけられている。
【００２８】
Ｓキャパシタに印加される電圧の波形が走査の中間における両方の場合で一定の儘であり、したがって偏向電流の波形もまた一定であることは明らかである。しかしながら、偏向電流は、この区間の外側ではより一層の線形性を呈する。走査速度変調は、偏向電流の波形またはその派生物が偏向コイルＬ１のインダクタンスに起因する連続性の結果として一定の儘であることを理由として、瞬間ｔ１およびｔ２の両方を充分に含むだけの間に画面上には表わされないであろう。
【００２９】
図４は、この発明の実施形態に係るダイナミックＳ補正回路の基本的なブロック構成図を示している。
【００３０】
電流源Ｊは、主たるＳ補正キャパシタＣ１に対して並列に配置されており、偏向電流Ｉｄｅｆ１をキャパシタＣ１に供給する。電流源Ｊは、多数の可能な走査線偏向回路のうちの１つを代表している。回路ＣＯＭＢは、キャパシタＣ１における電圧（ＤＣおよびＡＣ成分を有する）を受け入れるための第１の入力と、コンパレータＣＯＭＰの第１の入力に対して入力信号を供給するためにキャパシタＣ３を介してキャパシタＣ１に供給される（ＡＣ成分のみの）電圧を受け入れるための第２の入力と、を備えている。入力信号は、キャパシタＣ１における電圧（キャパシタＣ３は非常に小さな値を有するか、または有していない。）と等しくても良いし、キャパシタＣ３を介して得られるＡＣ成分をキャパシタＣ１の電圧に付加することによりＡＣ成分の量が増加させられたキャパシタＣ１における電圧であっても良い。入力信号は、キャパシタＣ３を介して得られるＡＣ成分をキャパシタＣ１における電圧に対して、差し引くことによりＡＣ成分の量が減じられたキャパシタＣ１における電圧であっても良い。コンパレータは、スイッチＴ２に対してスイッチング信号を供給するための参照レベルＶｒｅｆを受け入れる更なる入力を有している。
【００３１】
それぞれの映像管に有効な、水平方向の完全な直線性は、水平方向の走査の間に偏向電流を継続的に適応することにより実現することができるのみである。走査時間の開始から終了までの間により一層直線性を増加させた偏向電流は、これらの走査期間の間にＳキャパシタの値を増加させることにより実現することができる。先行技術からも公知なように、このことは、適正な走査期間またはデューティサイクルの間に、固定されたキャパシタＣ１に並列接続された第２のＳキャパシタＣ２をスイッチングさせることによって、実際問題としても実現されている。このようにして、以下のような長所が最少のエネルギの損失のみで提供される：いわゆる「マウスタッシュ効果」の補償において、内部線形性は、フレーム期間の機能としてデューティサイクルを変調することにより、完全な画像の全体にわたって充分に補償することができる。
【００３２】
この発明は、得られた線形性が要求されるイーストウェスト補正量を変化させるときでさえも適正であるように、スイッチＴ２のオンおよびオフ時間を制御するためのダイナミックＳ補正回路に関するものである。先行技術とは反対に、これは簡単な回路によって達成される。さらに、このダイナミックＳ補正回路のための電圧の供給は求められない。ダイナミックＳ補正回路は、主要な回路基板のキャパシタＣ１を含む回路のキャパシタＣ１の右側に原初のＳキャパシタに置き換えることにより任意的に付加したキャパシタを設けることにより容易に実施することができる。
【００３３】
偏向電流Ｉｄｅｆ１は、キャパシタＣ１を流れる実質的に放物線状またはＡＣ波形を生成している。このＡＣ波形は、走査線偏向回路の供給電圧（ＤＣ成分）に重ね合わせられる。テレビに適用した場合、この偏向電流Ｉｄｅｆ１は、フレーム位置の機能としてのイースト−ウェスト生成器により変調されている。このようにして、キャパシタＣ１におけるＡＣ波形の振幅は、フレーム位置の機能と同様にして変調される。コンパレータＣＯＭＰは、キャパシタＣ１に印加される電圧を参照電圧Ｖｒｅｆと比較し、この比較結果に応じてＭＯＳ−ＦＥＴ Ｔ２をスイッチングオンおよびオフするためのスイッチＴ２に対するスイッチング信号を供給している。１つの実施形態において、ＭＯＳ−ＦＥＴ Ｔ２は、キャパシタＣ１に印加される電圧が走査期間の第２の半分区間の間に参照電圧Ｖｒｅｆよりも下がったときにスイッチオンとなる。ダイオードＤ２はＳキャパシタＣ１に印加される対称的な電圧に依存する補正の瞬間で自動的に補正期間の第１の半分区間の間に導通するようになる。ＳキャパシタＣ１に印加される電圧がＶＣ１（ＤＣ）およびＶＣ１（ＡＣ）によりそれぞれ表示されたＤＣおよびＡＣ成分により構成されているので、δはＶＣ１（ＡＣ）＋ＶＣ１（ＤＣ）の機能となり、ここで、イースト−ウェスト生成器はＡＣ部分を変調してこれによりδを変調することになり、その上で内部ピンエラーを補償することも求められている。好適な実施形態において、ＡＣ成分ＶＣ１（ＡＣ）とＤＣ成分ＶＣ１（ＤＣ）との割合は、内部ピン歪みのための完璧な補償を得るために調整可能である。回路ＣＯＭＢは、コンパレータＣＯＭＰ用の入力信号内に、ＡＣおよびＤＣ成分を結合させる。
【００３４】
内部ピン変調は、簡単なダイオード変調器によってのみ達成することができるものである。ダイナミック内部ピン補正を備えるダイオード変調器に比較して、１つのインダクタを少なくしてより容易に整調できる出力段を示唆している。
【００３５】
この発明は、主たるＳキャパシタＣ１に印加される電圧が（図１に示される）スイッチＴ２、または内部本体ダイオードＤ２を有する（図２に示される）ＭＯＳ−ＦＥＴ Ｔ２のオンおよびオフの瞬間を決定するために求められる全ての情報を含んでいるという洞察に基づいている。
【００３６】
図５は、この発明の実施形態に係るダイナミックＳ補正回路および走査線偏向回路の詳細な回路図を示している。
【００３７】
この発明の実施形態に係るダイナミックＳキャパシタスイッチング回路（Ｃ２，７２，Ｄ２）を備える公知の走査線偏向回路（Ｔ１，Ｌｈ，Ｌ１，Ｃ１，Ｌ２，Ｃ５）の基本的な回路図が図５に示されている。この偏向回路は、（主たるＳ）キャパシタＣ１を流れる放物線波形およびＶｂ−Ｖ（イースト−ウェスト）の平均ＤＣ電圧を生成する。Ｖｂは、走査線偏向回路の電源電圧であり、Ｖ（イースト−ウェスト）は、コイルＬ２およびキャパシタＣ５の接続点に供給されるフレーム繰り返し補正波形である。追加されたダイナミックスイッチング回路において、以下のブロックが検出可能である：
１．付加的なＳキャパシタＣ２、これは、（内部本体ダイオードを含むＭＯＳ−ＦＥＴである）スイッチＴ２により走査期間の初めと終わりの間に、キャパシタＣ１と並列に切り換えられる。
【００３８】
２．ディスクリートコンパレータ（ツェナーダイオードＤ１およびトランジスタＴ３）により制御されるδサイクル変調器、前記コンパレータはキャパシタＣ１に印加される電圧を参照電圧として動作する前記ツェナーダイオードＤ１に印加される電圧と比較する。
【００３９】
３．共に線形性の歪みを補償するためのコンパレータに先行する入力回路構成（抵抗Ｒ１ないしＲ４およびキャパシタＣ３）。抵抗Ｒ１，Ｒ２およびＲ３はキャパシタＣ１に印加される電圧ＶＣ１を引き出してこの引き出された電圧ｋ１＊ＶＣ１を得る。キャパシタＣ３および抵抗Ｒ４は、この引き出された電圧ｋ１＊ＶＣ１を引き出されたＡＣ成分ｋ２．ＶＣ１（ＡＣ）に加算する。このようにして、もしも必要ならば、比較されるべき電圧の中のＡＣ成分を、回路の性能を改善するために大きくすることができる。
【００４０】
完全な画像の幅（例えば平行線模様）は、フレーム位置の機能としての偏向電流Ｉｄｅｆ１の振幅を変調することによって、イースト−ウェスト生成器により一定の状態で維持される。この結果として、キャパシタＣ１に印加される電圧のＡＣ成分およびδサイクル変調器のδ成分は、同様に変調される。イースト−ウェスト生成器より行なわれるスイッチＴ２のオンおよびオフ期間の変調にともなって、抵抗Ｒ１ないしＲ４を適正にマッチングさせることにより映像管広い範囲にまたがる内部ピン補正と同様に、水平方向の歪み（マウスタッシュ効果）を最適化することが可能となる。構成要素Ｃ３およびＲ４を用いることなく、内部ピン補償の最小値が得られる。大きな値の内部ピン補償が求められているならば、フレーム放物線の貢献は拡大されなければならない。可能な実施形態において、これは構成要素Ｃ３およびＲ４の実施により得られる。より少ない内部ピン歪みまたはな部ピン歪みが全くないことが求められている場合において、フレーム放物線の貢献は減少されるか除去されなければならない。１つの実施形態においては、構成要素Ｃ３およびＲ４により得られたフレーム放物線は反転され、例えばこれは分圧抵抗Ｒ１，Ｒ２，Ｒ３を介して得られる電圧にこれが結合される前にオペ・アンプにより得られるものである。他の実施形態においては、キャパシタＣ１に印加される電圧のピーク値が測定されて補正極性に加算される。
【００４１】
追加的なスイッチＴ２のオンおよびオフ時間は、Ｓ補正キャパシタＣ１における引き出された放物線波形を、実際には４．７Ｖとなるように実施が選択されても良いＤＣ電圧と比較することにより提供されている。このようにして、ＭＯＳ−ＦＥＴ Ｔ２（＋内部本体ダイオード）が、走査時間の始めと終わりとで電動状態で駆動される。ＡＣ放物線電圧は、構成要素Ｃ３およびＲ４により大きくされる。
【００４２】
この追加的な回路の入力の全ては、キャパシタＣ１のみを介して生成される波形から引き出されている。この回路は、他からの供給電圧および／またはインターフェースを欠いていることから、この回路が全ての必要とされる補正レベルを供給している間は完全に自立しており、それはＳキャパシタにおける放物線波形がスイッチＴ２のオンおよびオフの回数を生成しているからであり、この回路はフレーム位置の機能としてこれらの切替時間の正しいデューティサイクル変調を同時に創生している。事実、走査線繰り返し放物線波形およびこれによるスイッチＴ２のオン／オフ回数は、フレーム位置の機能としてのイースト−ウェスト生成器により変調される。このようにして、内部ピン［歪み］は、自動的に補償される。
【００４３】
Ｎ型ＭＯＳ−ＦＥＴの手段により背適正な走査期間の間にキャパシタＣ１に並列に接続されたキャパシタＣ２を切り換えることは、ダイオードＤ２が自動的に導通するようになるので、最も廉価で簡単な方法である。換言すれば、スイッチＴ２の最初のオン時間は、フライバック時間の第２の半分の部分の前にスイッチＴ２が導通するのと同じくらいには重要なことではない。これは、接地されたドレインを有するＰ型のスイッチと反対になっている。
【００４４】
反対の補償の効果、これによって付加的なキャパシタＣ２が走査の中間でキャパシタＣ１と並列に切り替わると共に走査時間の最初と終わりとでオフにされるのであるが、この効果はそのソースが接地されたスイッチＴ２としてのＰ型ＭＯＳ−ＦＥＴを挿入することにより実現される可能性がある。この方法は、非実用的であるというよりはむしろ現実の映像管のためである。また、主たるＳキャパシタに直列に接続して付加的なＳキャパシタを短縮することにより、全体のＳキャパシタンスの値に影響を与えることも可能である。
【００４５】
以下の表は、テレビに適用して［本発明を］用いる際の、３２ｋＨｚの走査線周波数および１００ｋＨｚのフレーム周波数で動作する３２”実平面［real flat］管のための、図５に示された偏向回路における最も関連性のある数値を一覧表にしたものである。しかしながら、同一の原理は他の映像管および／または他の適用例でも同様に機能するであろう。
【００４６】

図５に示されるダイナミックＳ補正回回路の構成要素の数値は、この発明の１つの実施形態におけるものである：
Ｒ１＝100 KOhms Ｒ２＝ 10 KOhms Ｒ３＝2.2 KOhms
Ｃ３＝100 nF Ｒ４＝470 KOhms Ｄ１は4.7Vのツェナ電圧を有する
Ｃ４＝ 10 nF Ｒ５＝ 47 KOhms Ｒ６＝2.7 KOhms
Ｃ２＝120 nF Ｃ６＝ 1 nF Ｒ７＝100 KOhms
上述の実施形態はこの発明を限定するよりもむしろ説明するものであり、特許請求の範囲より離れることなくこの技術分野における熟練者が多くの選択的な実施形態を設計することができることは注目されるべきである。この発明に係るダイナミックＳ補正は、基本的には上述した種々の歪みが発生するＣＭＴ（color monitors／カラーモニタ）と同様にテレビ受像機に用いられる全ての種類の映像管に適している。ＣＭＴに適用する場合に、同様の回路が、所定の周波数の範囲のためのたった１つのダイナミック切り換え付加的キャパシタに接続された、多数のＳキャパシタバンクの存在の使用に伴う、例えば３０ｋＨｚないし４０ｋＨｚの広い水平周波数レンジを超える高次の線形性のエラーを補償することができる。
【００４７】
特許請求の範囲において、丸括弧の間に配置された如何なる参照記号も特許請求の範囲を限定するものとして解釈されるべきではないであろう。「備える」という用語は、特許請求の範囲に一覧表示された構成要素やステップ以外の構成要素やステップの存在を排除するものではない。この発明は、いくつかの特徴的な構成要素を備えるハードウェアの手段により、および、適切にプログラムされたコンピュータの手段により、実施することができる。いくつかの手段を列挙する装置に関する請求項おいて、これらの手段のいくつかは、ハードウェアの１つおよび同一の項目によって具体化することができる。
【００４８】
要約すれば、この発明は、いわゆるマウスタッシュ効果や内部線形性歪みのような高次のエラーを補償する簡単で廉価なダイナミックＳ補正回路に関するものである。この発明は、走査期間の初めと終わりとの間で、適切に設けられた付加的なＳキャパシタを本来のＳキャパシタに並列に接続することにより、公知のやり方で達成される。フレームの機能としてのオン／オフ回数のデューティサイクル変調は、内部ピン歪みを補償する（これはまた、内部線形性または変調されたＳ補正とも呼ばれる。）この発明によれば、デューティサイクル、または、水平方向歪みまたはマウスタッシュ効果を補償するために要求されるスイッチオンおよびオフの瞬間は、Ｓキャパシタで生成されるＡＣ放物線の波形をＤＣ電圧と比較することによって、引き出される。内部ピン歪みの補償のために要求されるデューティサイクル変調は、このようにして自動的に得られる。これは、Ｓキャパシタに印加される電圧が、（テレビに適用されるような）イースト−ウェスト放物線によって、または、フレームの機能としての（コンピュータのモニタに適用されるような）Ｖ＋放物線によって、変調されるからである。
【図面の簡単な説明】
【図１】 本発明のダイナミックＳ補正回路を備える基本的な走査線偏向回路を示す回路図であり、この図１に示される回路内で発生する複数の信号の波形は、それぞれ図２の波形図に示されている。
【図２Ａ】 スイッチＴ１のコレクタ−エミッタ間の電圧ＶＣＥを示す波形図である。
【図２Ｂ】 ＳキャパシタＣ１を介する電圧ＶＣ１およびスイッチＴ２のドレイン−ソース間の電圧ＶＤＳ２をそれぞれ示す波形図である。
【図２Ｃ】 偏向コイルＬ１を流れる偏向電流Ｉｄｅｆ１を示す波形図である。
【図２Ｄ】 ＳキャパシタＣ１を流れる電流ＩＣ１を示す波形図である。
【図２Ｅ】 付加的なＳキャパシタＣ２を流れる電流ＩＣ２を示す波形図である。
【図３】 Ｓ補正キャパシタを通過する電圧の詳細を示す波形図である。
【図４】 この発明の実施形態に係るダイナミックＳ補正回路の基本的な構成を示す回路ブロック図である。
【図５】 この発明の実施形態に係るダイナミックＳ補正回路の走査線偏向回路の詳細な回路構成を示す回路図である。
【符号の説明】
Ｃ１ 本来のＳキャパシタ
Ｃ３ 付加的なＳキャパシタ
Ｔ２ スイッチ（ＭＯＳ−ＦＥＴ）

Claims (6)

1. 走査線偏向コイルに接続された第１のＳ補正キャパシタと、ダイナミックＳ補正回路とを備える走査線偏向回路であって、前記ダイナミックＳ補正回路が、
   スイッチと、前記第１のＳ補正キャパシタに接続された第２のＳ補正キャパシタとより成り、前記スイッチがその状態を変更したときにＳ補正の量を変更するための配列と、
   前記スイッチの前記状態をオンまたはオフにするように制御する制御回路と、
   を備え、
   前記制御回路が、前記第１のＳ補正キャパシタの両端間の電圧を参照レベルと比較して、前記電圧が前記参照レベルを超えたときに前記スイッチの前記状態を変更するコンパレータを備え、前記電圧はＤＣおよびＡＣ成分を含むことを特徴とする走査線偏向回路。
2. 前記ダイナミックＳ補正回路は、前記第１のＳ補正キャパシタを介して接続された２つの端子のみを有していることを特徴とする請求項１に記載の走査線偏向回路。
3. 前記制御回路は、前記コンパレータ用の入力電圧を得るために、前記電圧の一部分を、前記電圧の前記ＡＣ成分の一部分に混合する回路を備えることを特徴とする請求項１に記載の走査線偏向回路。
4. 前記制御回路は、前記コンパレータ用の入力電圧を得るために、前記ＤＣ成分の一部分を、前記電圧の前記ＡＣ成分の一部分に混合する回路を備えることを特徴とする請求項１に記載の走査線偏向回路。
5. スイッチを備えると共に、このスイッチの状態を変更するときにＳ補正の量を変更する走査線偏向回路の第１のＳ補正キャパシタに接続された第２のＳ補正キャパシタを備える、前記スイッチおよび前記第２のＳ補正キャパシタの配列と、
   前記スイッチの前記状態をオンまたはオフにするように制御する制御回路と、を備えるダイナミックＳ補正回路において、
   前記制御回路は、前記第１のＳ補正キャパシタの両端間の電圧を参照レベルと比較して、前記電圧が前記参照レベルを超えるときに前記スイッチの前記状態を変更するコンパレータを備え、前記電圧はＤＣおよびＡＣ成分を含むことを特徴とするダイナミックＳ補正回路。
6. 電子管と走査線偏向回路とを備え、前記走査線偏向回路は走査線偏向コイルに接続された第１のＳ補正キャパシタと、ダイナミックＳ補正回路とをさらに備えると共に、前記ダイナミックＳ補正回路が、
   スイッチを備えると共に、このスイッチの状態を変更するときにＳ補正の量を変更する前記第１のＳ補正キャパシタに接続された第２のＳ補正キャパシタを備える、前記スイッチおよび前記第２のＳ補正キャパシタの配列と、
   前記スイッチの前記状態をオンまたはオフにするように制御する制御回路と、を備える表示装置において、
   前記制御回路は、前記第１のＳ補正キャパシタの両端間の電圧を参照レベルと比較して、前記電圧が前記参照レベルを超えるときに前記スイッチの前記状態を変更するコンパレータを備え、前記電圧はＤＣおよびＡＣ成分を含むことを特徴とする表示装置。

Images