JPH05328157A - 高電圧発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路効率が良く、フライバックトランス11の
昇圧比を小さくしてフライバックトランス11の小型化、
低コスト化および低発熱化を図った高電圧発生回路を提
供する。 【構成】 駆動電源18とグランド間にフライバックトラ
ンス11の一次コイル12とトランジスタ13とを直列に接続
する。トランジスタ13にはダイオード14と共振コンデン
サ15を並列に接続する。一次コイル12にはダミーヨーク
16と回路ブロック10との直列回路を並列に接続する。回
路ブロック10はＭＯＳ ＦＥＴ17とダイオード20とチャ
ージコンデンサ21との並列回路により形成する。このＭ
ＯＳ ＦＥＴ17は高圧出力電圧の降下量が大きくなるに
つれて、オフ時期を早めてオンパルス幅を狭くした駆動
パルスにより動作させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コレクタパルスを昇圧
してその昇圧出力を陰極線管のアノードへ加える高電圧
発生回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管には高電圧発生回路から数10ＫＶという高い
電圧が加えられている。この高電圧発生回路として、水
平出力回路で作り出されたフライバックパルスをフライ
バックトランスで昇圧し、これを整流して陰極線管のア
ノードへ加えるようにするとともに、フライバックトラ
ンスの低圧コイル側には偏向ヨークを接続し、フライバ
ックパルスを利用して鋸歯状波の偏向電流を作り出し、
これを偏向ヨークに加える方式のものが知られている
が、この方式の回路は、高圧出力電圧の安定化を行うた
めに、高圧出力電圧の降下量に見合う補正電圧を加える
と、この補正動作が偏向ヨーク側の回路動作に干渉して
悪影響を及ぼすという問題があり、最近においては、高
圧発生側の回路と偏向ヨーク側の回路との干渉を避ける
ために、高圧側の回路と偏向ヨーク側の回路とを別個独
立に構成したものが提案されている。この種の高電圧発
生回路は、水平出力回路と同期させてコレクタパルス
（フライバックパルス）を発生させ、このコレクタパル
スをフライバックトランスで昇圧し、これを整流して陰
極線管のアノードに加えるものである。

【０００３】図11には偏向ヨーク側の回路と分離された
従来の高電圧発生回路（特開平2-222374号）が示されて
いる。この回路は、水平ドライブ回路側から加えられる
信号と、高圧出力電圧の検出信号との信号処理によりト
ランジスタ１のオン期間を高圧出力電圧の降下量に対応
させて制御するもので、高圧出力電圧の降下量が大きい
ほどトランジスタ１のベースに加えるパルス制御信号の
パルス幅を大きくして（図12の（ｂ））、コレクタ電流
の大きさも増大させ（図12の（ｃ））、トランジスタ１
のオフ動作によって発生するコレクタパルスの波高値を
高くしようとするものである（図12の（ａ））。つま
り、トランジスタ１のオン期間のパルス幅が広くなる
と、トランジスタ１がオフしたときにダイオード２，フ
ライバックトランスの一次コイル３，出力トランジスタ
４を順に経てダイオード２に戻る閉ループを回るコレク
タ電流の大きさが大きくなり、必然的にコレクタパルス
の波高値が大きくなる。このように、トランジスタ１の
オン期間の幅、つまり、トランジスタ１のオフの時期を
コントロールすることにより、コレクタパルスの波高値
を変え、高圧出力電圧の安定化を行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、この種
の高電圧発生回路では、トランジスタ１がオフした区間
で、ダイオード２から低圧コイル３および出力トランジ
スタ４を経てダイオード２に戻る閉ループに流れるコレ
クタ電流はフライバック動作のために大きなエネルギを
必要とし、このため、大きな電流が閉ループを還流する
ので、その電流の循環によって各回路素子を通るときに
損失を生じ、回路効率が悪くなるという問題が生じる。

【０００５】また、前記従来の回路ではトランジスタ１
のオフ動作を必ずテレビジョン受像機やディスプレイ装
置の走査期間中に行うようにしているので、そのトラン
ジスタ１のオフの瞬間に回路ラインの浮遊インダクタン
スとフライバックトランスの一次コイル３の分布容量と
共振コンデンサ５が直列共振することで、スイッチング
ノイズが発生し、これが画面に悪影響を与えるという問
題が生じる。

【０００６】さらに、従来の回路では、図12に示すよう
に、高圧出力電圧の降下量が小さいほどコレクタ電流を
小さくして、コレクタパルスの波高値を小さくするよう
に制御しており、このことは、高圧出力電圧の降下量に
応じ、フライバックトランスの平均的な入力電圧を下げ
るように補正することとほぼ等価なため、駆動電源の＋
Ｂ電圧を一定としたとき、フライバックトランスの入力
電圧が小さくなるので、フライバックトランスの二次側
から陰極線管のアノードへ30ＫＶ程度の高電圧を供給し
ようとすると、フライバックトランスの昇圧比を非常に
大きくする必要がある。したがって、フライバックトラ
ンスの二次コイルの巻回数を大きくしなければならない
ために、フライバックトランスが大型化してコストも高
くなり、さらに、フライバックトランスからの発熱が増
加し、それに加え、フライバックトランスの分布容量の
増加とこれに伴うリンギング（陰極線管の画面に発生す
る縞模様）も増加するという問題が生じる。

【０００７】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、トランジスタ１のオ
フ期間に大電流を還流させることに起因する損失をなく
して回路効率を高め、また、コレクタパルスを発生させ
るトランジスタ等のスイッチ素子のオフ動作によるスイ
ッチングノイズを抑制し、さらに、フライバックトラン
スの昇圧負担を小さくすることができる高電圧発生回路
を提供することにある。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、駆動電源とグランドとの間にフライバックトラ
ンスの一次コイルと第１のスイッチ素子との直列回路が
接続されるとともに、前記一次コイルとでＬＣ共振回路
を構成する共振コンデンサが設けられ、前記駆動電源の
エネルギを第１のスイッチ素子のオン期間にＬＣ共振回
路に蓄積し、この蓄積された電気エネルギを高圧のパル
ス電圧に変換して出力する高電圧発生回路において、前
記第１のスイッチ素子と直列にインダクタンス素子が接
続され、前記一次コイルとインダクタンス素子の少なく
とも一方側に第２のスイッチ素子とチャージコンデンサ
とダイオードとが並列に接続された回路ブロックが直列
に接続されており、前記第２のスイッチ素子のオフのタ
イミングを可変して出力電圧を制御する制御回路が設け
られていることを特徴として構成されており、また、水
平偏向周波数の変化に伴って前記ＬＣ共振回路の共振イ
ンダクタンスと共振キャパシタンスの少なくとも一方の
大きさを可変して共振周波数を変化させる共振条件切り
換え回路が設けられていることや、偏向ヨークとＳ字補
正コンデンサとの直列回路が付加されていることも本発
明の特徴的な構成とされている。

【０００９】

【作用】上記構成の本発明において、第２のスイッチ素
子がオフされている第１のスイッチ素子のオン期間では
駆動電源側の電流はフライバックトランスの一次コイル
とインダクタンス素子と回路ブロックのダイオードを通
って流れ、一次コイルとインダクタンス素子にエネルギ
が蓄積される。この状態で、第１のスイッチ素子がオフ
し、第２のスイッチ素子がオンすると、駆動電源側の電
流は一次コイルおよびインダクタンス素子から共振コン
デンサに流れ、一次コイルおよびインダクタンス素子の
エネルギが共振コンデンサに移って蓄積される。一次コ
イルおよびインダクタンス素子のエネルギが完全に共振
コンデンサに移ると、今度は共振コンデンサ側から一次
コイルおよびインダクタンス素子を通って駆動電源側へ
逆電流が流れる。

【００１０】この逆電流が流れているときに第２のスイ
ッチ素子をオフすると、逆電流はチャージコンデンサを
通って流れることとなるので、チャージコンデンサがチ
ャージされ、チャージコンデンサと直列に接続されたフ
ライバックトランスの一次コイル又はインダクタンス素
子の両端電圧が大きくなる。このチャージコンデンサに
チャージされる電圧は、第２のスイッチ素子のオン期間
が短いほど、つまり、オフ時期を早めるほど逆電流がチ
ャージコンデンサ側に流れる期間が長くなるので大きく
なり、一次コイルおよびインダクタンス素子と、共振コ
ンデンサとの共振動作によって発生するコレクタパルス
の波高値が大きくなる。これとは逆に、第２のスイッチ
素子のオン期間が長くなるとチャージコンデンサにチャ
ージされる電圧が小さくなるのでコレクタパルスの波高
値は小さくなる。このように、高圧出力電圧の降下量に
対応させて第２のスイッチ素子のオフのタイミングを制
御することにより高圧出力電圧の安定化が行われる。

【００１１】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る高電圧発生回路の主要部の
回路例が示され、また、図２にはこの主要部の回路に制
御回路を接続してより具体化した本発明に係る高電圧発
生回路の第１の実施例が示されている。図２において、
フライバックトランス11の一次コイル12の一端側（この
図では巻き始め側）に第１のスイッチ素子としてのトラ
ンジスタ13が直列に接続されており、このトランジスタ
13に第１のダイオード14と共振コンデンサ15がそれぞれ
並列に接続されている。この一次コイル12と共振コンデ
ンサ15はＬＣ共振回路を構成する。トランジスタ13のエ
ミッタはグランドに接続されている。トランジスタ13の
ベースには水平ドライブ回路（図示せず）から図10の
（ａ）に示すような偏向ヨークドライブ用の水平偏向出
力回路（図示せず）に同期した水平ドライブ信号（ＨＤ
信号）が加えられている。

【００１２】トランジスタ13のコレクタには、インダク
タンス素子として機能するダミーヨーク16が直列に接続
されており、さらに、このダミーヨーク16に直列に回路
ブロック10の一端側が接続されており、回路ブロック10
の他端側は一次コイルの他端側（巻き終わり側）に接続
されている。つまり、ダミーヨーク16と回路ブロック10
の直列回路は一次コイル12に並列に接続されており、一
次コイル12の他端側は駆動電源18に接続されている。

【００１３】前記回路ブロック10は第２のスイッチング
素子として機能するＭＯＳ ＦＥＴ17と、第２のダイオ
ード20と、チャージコンデンサ21との並列回路からな
り、ＭＯＳ ＦＥＴ17のドレイン側はダミーヨーク16に
接続され、ＭＯＳ ＦＥＴ17のソース側は駆動電源18側
に接続されている。

【００１４】この第２のダイオード20はＭＯＳ ＦＥＴ
17に外付けによって接続してもよいが、ＭＯＳ ＦＥＴ
17にはもともと等価回路的にはダイオードが内蔵されて
いるので、ダイオード20を外付けにせずに内蔵ダイオー
ドを利用したものでもよい。ＭＯＳ ＦＥＴ17のソース
とグランド間にはチャージコンデンサ21よりも容量が遙
かに大きいコンデンサ22が接続されている。

【００１５】フライバックトランス11の二次コイル24の
高圧端側は高圧整流ダイオード25を介して図示されてい
ない陰極線管のアノードに接続されている。また、二次
コイル24の高圧端側には分圧抵抗器26ａ，26ｂが接続さ
れており、この分圧抵抗器26ａ，26ｂに分圧されて高圧
出力電圧Ｅ_H が検出されている。この実施例では、高圧
出力電圧の検出信号と、水平ドライブ回路からの水平ド
ライブ信号を利用してＭＯＳ ＦＥＴ17の駆動パルス信
号が作り出されている。

【００１６】この駆動パルス信号を作り出す制御回路
は、インバータ回路27と、積分回路28と、コンパレータ
30と、バッファアンプ31と、エラーアンプ32と、ドライ
ブ増幅回路33と、ドライブトランス34とを有して構成さ
れている。インバータ回路27は図９の（ｂ）に示す水平
ドライブ信号を同図の（ｃ）に示すように反転する。積
分回路28はインバータ回路27の出力を積分して図９の
（ｄ）に示す積分波形の信号をコンパレータ30のプラス
側端子に加える。

【００１７】一方、バッファアンプ31は高圧出力電圧の
検出信号を増幅してエラーアンプ32に加える。エラーア
ンプ32は定電圧電源35の基準電圧とバッファアンプ31の
出力とを比較し、例えば図９の（ａ）に示すように、高
圧出力電圧が時間とともに降下したときには、図９の
（ｄ）の破線で示すように、高圧出力電圧の降下量が大
きくなるにつれて増加するエラーアンプ信号を前記コン
パレータ30のマイナス側端子に加える。

【００１８】コンパレータ30は積分回路28から加えられ
る積分出力と、エラーアンプ32から加えられるエラーア
ンプ信号とを比較し、図９の（ｄ）および（ｅ）に示す
ように積分波形の立ち上がりで立ち上がり、積分波形と
エラーアンプ信号の交点位置で立ち下がるパルスドライ
ブ信号を出力する。つまり、コンパレータ30は高圧出力
電圧の降下量が大きくなるにつれてオフ時期を早め、パ
ルス幅を狭くしたパルスドライブ信号を作り出し、これ
をドライブ増幅回路33に加えるのである。

【００１９】ドライブ増幅回路33はパルスドライブ信号
を増幅してドライブトランス34の入力側のコイル36に加
える結果、ドライブトランス34の出力側のコイル37から
ＭＯＳ ＦＥＴ17のゲートに図９の（ｅ）に示すパルス
ドライブ信号を増幅した駆動パルス信号、つまり、高圧
出力電圧の降下量が大きくなるにつれてオフ時期を早め
てパルス幅を狭くし、高圧出力電圧の降下量が小さくな
るにつれてオフ時期を遅くしてパルス幅を広くした図10
の（ｂ）に示す駆動パルス信号をＭＯＳ ＦＥＴ17のゲ
ート・ソース間に加えるのである。

【００２０】第１の実施例は上記のように構成されてお
り、次に、図２の回路と図10のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、チャージ
コンデンサ21に電荷が蓄えられていない状態で、トラン
ジスタ13がオンしたとき、ＭＯＳ ＦＥＴ17はオフして
いるので、駆動電源18から、一次コイル12、トランジス
タ13を順に通ってグランドに至る鋸歯状波の電流Ｉ
_N1（図10の（ｇ））と、第２のダイオード20、ダミーヨ
ーク16、トランジスタ13を順に通ってグランドに至る電
流Ｉ_LD（図10の（ｅ））とが流れる。このとき、Ｅ_B を
駆動電源18の電圧、Ｌ₁ を一次コイル12のインダクタン
ス、Ｌ_D をダミーヨーク16のインダクタンスとすると、
電流Ｉ_N1はＥ_B ／Ｌ₁ の直線的な傾斜に従って、また、
電流Ｉ_LDはＥ_B ／Ｌ_D の直線的な傾斜に従ってそれぞれ
増加し、トランジスタ13を流れる電流Ｉ_Q1はＩ_Q1＝Ｉ_N1
＋Ｉ_LDとなる。

【００２１】この状態で、トランジスタ13がオフする
と、一次コイル12のインダクタンスＬ₁ およびダミーヨ
ーク16のインダクタンスＬ_D に蓄えられた電流エネルギ
が共振コンデンサ15に流れ込み、図10の（ｃ）に示すよ
うなコレクタパルスが発生する。このトランジスタ13が
オフして駆動電源18から第２のダイオード20を通るルー
トと、一次コイル12を通るルートで共振コンデンサ15に
電流エネルギが流れているときに、ＭＯＳ ＦＥＴ17が
オンすると、駆動電源18から供給される電流はＭＯＳ
ＦＥＴ17及びダミーヨーク16を経由するルートと、一次
コイル12を経由するルートの２つのルートを通り、さら
に、共振コンデンサ15を経てグランドに流れ、一次コイ
ル12およびダミーヨーク16に蓄積された電流エネルギは
共振コンデンサ15に引き続き蓄積されるが、一次コイル
12およびダミーヨーク16の電流エネルギは徐々に減少し
てｔ₁ で０に至る。このとき、コレクタパルスの電圧は
ピークに達する。

【００２２】コレクタパルスの電圧がピークに達する
と、今度は共振コンデンサ15に蓄えられた静電エネルギ
によって、グランドから、共振コンデンサ15，一次コイ
ル12，駆動電源18に至るルートで電流Ｉ_N1が流れ始め、
かつ、グランドから共振コンデンサ15，ダミーヨーク1
6，ＭＯＳ ＦＥＴ17，駆動電源18に至るルートで電流
Ｉ_LDが流れ始める。そして、一次コイル12およびダミー
ヨーク16と、共振コンデンサ15の共振が進んで、コレク
タ電圧がｔ₂ で０Ｖ以下（チャージコンデンサ21の両端
電圧が０Ｖ）になると、ダンパーダイオード14がオンし
て、グランド側からダンパーダイオード14および一次コ
イル12を通るルートと、ダミーヨーク16およびＭＯＳ
ＦＥＴ17を通るルートで、駆動電源18に向かって逆電流
が流れる。この逆電流が流れている期間の途中でＭＯＳ
ＦＥＴ17がオフされると、ダミーヨーク16に蓄えられた
エネルギのため、ダミーヨーク16を通る逆電流Ｉ_LDはチ
ャージコンデンサ21を通って駆動電源18に流れ、チャー
ジコンデンサ21の両端の電圧Ｖ_C はダミーヨーク16とチ
ャージコンデンサ21との直列共振カーブに従って上昇し
て行く。このため、ダミーヨーク16の両端の電圧Ｖ
_LDは、チャージコンデンサ21がチャージされる前の状
態、つまり、Ｖ_LD＝Ｅ_B からチャージ後のＶ_LD＝Ｅ_B ＋
Ｖ_C に変化する。このダンパーダイオード14側から逆電
流が流れているときにトランジスタ13がオンされ、逆電
流が減少してｔ₃ で０になると、チャージコンデンサ21
のチャージ電圧Ｖ_C はピークに達する。

【００２３】そうすると、今度は、駆動電源18から一次
コイル，トランジスタ13，グランドの経路でＩ_N1が流
れ、駆動電源18からチャージコンデンサ21，ダミーヨー
ク16，トランジスタ13，グランドの経路で電流Ｉ_LDが流
れ、Ｉ_LDの流れに従って、チャージコンデンサ21の両端
電圧Ｖ_C も減少して行く。このとき、電流Ｉ_LDは（Ｅ_B
＋Ｖ_C ）／Ｌ_D の傾斜で増加するので、チャージコンデ
ンサ21の両端電圧Ｖ_C が大きいほどＩ_LDの増加率は大き
くなり、Ｉ_LDのピーク値も大きくなる。このＶ_Cはチャ
ージコンデンサ21にチャージされる電荷の量を増やすこ
とにより大きくなるが、この電荷の量はチャージコンデ
ンサ21に逆電流Ｉ_LDが流れる時間が長いほど、つまり、
ＭＯＳ ＦＥＴ17のオフの時期（タイミング）を早くす
るほど大きくなる。また、Ｉ_Q1＝Ｉ_N1＋Ｉ_LDなので、Ｉ
_LDが増えると、その分、トランジスタ13に流れる電流Ｉ
_Q1も増えるので、一次コイル12およびダミーヨーク16の
インダクタンスと共振コンデンサ15の容量によるＬＣ共
振回路に蓄積される電気エネルギが増加して、コレクタ
パルスのピーク値が大きくなり、フライバックトランス
の一次側で発生する電圧（フライバックトランスの入力
電圧）も高くなる。

【００２４】この実施例によれば、ＭＯＳ ＦＥＴ17の
ゲートに加えられる駆動パルス信号のパルス幅は高圧出
力電圧の降下量が大きくなるほど狭くなるように制御さ
れており、このパルス幅が狭くなると、ＭＯＳ ＦＥＴ
17のオン期間が短くなるので、その分、ダミーヨーク16
側から駆動電源18側に流れる逆電流Ｉ_LDがチャージコン
デンサ21を通過する時間が長くなり、チャージコンデン
サ21に蓄積される電荷の量が増えてチャージ電圧Ｖ_C が
大きくなる。その結果、ダミーヨーク16側からトランジ
スタ13側に流れる電流Ｉ_LDの増加率が大きくなり、Ｉ_LD
のピーク値が大きくなる。これにより、必然的にトラン
ジスタ13を流れる電流Ｉ_Q1のピーク値が大きくなるの
で、ＬＣ共振回路のダミーヨーク16に蓄積される電気エ
ネルギが増加し、コレクタパルスのピーク値も大きくな
って、フライバックトランス11の一次側で発生する電圧
が大きくなる。

【００２５】これに対し、ＭＯＳ ＦＥＴ17のオフのタ
イミングを遅くすると、チャージコンデンサ21に蓄積さ
れる電荷の量が減り、ダミーヨーク16側からトランジス
タ13側に流れる電流Ｉ_LDの増加率が小さくなり、Ｉ_LDの
ピーク値も小さくなる。したがって、トランジスタ13に
流れる電流Ｉ_Q1のピーク値も小さくなり、ＬＣ共振回路
の蓄積エネルギも減少し、コレクタパルスのピーク値も
小さくなり、フライバックトランスの一次側での発生電
圧も低くなる。

【００２６】このように、本実施例では高圧出力電圧の
降下量が大きいときにはＭＯＳ ＦＥＴ17のオフのタイ
ミングを早め、高圧出力電圧の降下量が小さいときには
ＭＯＳ ＦＥＴ17のオフのタイミングを遅く制御するこ
とにより、高圧出力電圧の降下量が大きいときにはフラ
イバックトランス11の一次側の発生電圧が高くなり、高
圧出力電圧の降下量が小さいときにはフライバックトラ
ンスの一次側の発生電圧が低くなるので、高圧出力電圧
の安定化が効果的に達成されるのである。

【００２７】また、ＭＯＳ ＦＥＴ17は第２のダイオー
ド20に順方向の電流が流れているときに、つまり、ＭＯ
Ｓ ＦＥＴ17のドレイン・ソース間の電圧が零のときに
オンし、ダミーヨーク16側からＭＯＳ ＦＥＴ17を通っ
て駆動電源18側に逆電流が流れているときにオフされ
て、ＭＯＳ ＦＥＴ17のドレイン・ソース間電圧がダミ
ーヨーク16とチャージコンデンサ21の直列共振カーブに
従って緩やかに上昇するので、ＭＯＳ ＦＥＴ17のドレ
イン・ソース間電圧がほぼ零の状態でスイッチ動作を行
わせることができ、これによりスイッチ動作時の電力損
失の発生がほとんどなく、効率のよいスイッチング動作
を行わせることができる。

【００２８】さらに、本実施例では、前記の如く、ＭＯ
Ｓ ＦＥＴ17のオフの時期（タイミング）を制御してコ
レクタパルスの波高値を制御するが、このとき、従来例
のように大電流が閉ループを還流するということがな
く、この大電流の還流による電力損失も生じることがな
いので、回路効率を大幅に高めることができる。

【００２９】さらに、ＭＯＳ ＦＥＴ17のオフの時点を
ダミーヨーク16側から駆動電源18側に逆電流が流れてい
る期間内で任意に設定できるので、ＭＯＳ ＦＥＴ17の
オフの制御期間を広くすることができ（この実施例では
ｔ₁ 〜ｔ₃ の期間でオフのタイミングを可変できる）、
したがって、高圧出力電圧に対する広い補正範囲を持た
せることができ、現状の如何なるマルチスキャンタイプ
のテレビジョン受像機やディスプレイ装置にも対応させ
ることが可能となる。

【００３０】しかも、ＭＯＳ ＦＥＴ17のオフ動作は零
電圧でのスイッチング動作となるので、スイッチングノ
イズを最小限に抑えることができ、このスイッチングノ
イズによって画面が影響されることはほとんどない。

【００３１】さらに、本実施例では従来例と異なり、高
圧出力電圧の降下量に応じて無補正状態のコレクタパル
スに対してその波高値をより高める方向に補正するの
で、フライバックトランスの一次側の発生電圧が高くな
り、これにより、フライバックトランスの昇圧比をその
分小さくすることができるので、フライバックトランス
の二次コイル巻数をより小さくして、発熱を防止し、そ
の上、トランスの小型化を図ってコストの低減を図るこ
とができる。その上、二次コイルの巻数が小さくなるこ
とで、分布容量を小さくでき、画面のリンギングを低減
することができる。なお、図10の（ｆ）のＶ_A はＭＯＳ
ＦＥＴ17のドレインとグランド間の電圧を示してい
る。

【００３２】図３には本発明の第２の実施例の回路構成
が示されている。この実施例も、第１の実施例と同様に
ＭＯＳ ＦＥＴ17に高圧出力電圧の降下量に応じてパル
ス幅を異にした駆動パルス信号が加えられるが、この駆
動パルス信号を作り出す回路は前記第１の実施例と同様
なので省略されている。この実施例は、ＭＯＳ ＦＥＴ
17と第２のダイオード20とチャージコンデンサ21とを並
列に接続した回路ブロック10をフライバックトランス11
の一次コイル12に直列に接続したもので、この図では回
路ブロック10は一次コイル12の巻き終わり端と駆動電源
18との間に介設されている。前記第１の実施例では、チ
ャージコンデンサ21への電荷の蓄積はＭＯＳ ＦＥＴ17
がオフしているときに、ダミーヨーク16側からチャージ
コンデンサ21に流れる逆電流Ｉ_LDによって行ったが、こ
の実施例では一次コイル12側からチャージコンデンサ21
に流れる逆電流Ｉ_N1によって行うようにしたものであ
り、それ以外は前記第１の実施例と同様な動作となり、
第１の実施例と同様な効果を奏することができる。た
だ、この実施例では一次コイル12に流れる電流Ｉ_N1は回
路ブロック10を通るので図10の（ｅ）に示す波形の電流
となり、ダミーヨーク16を流れる電流Ｉ_LDは図10の
（ｇ）に示す鋸歯状波の電流となる。

【００３３】図４には本発明の第３の実施例が示されて
いる。この実施例は、一次コイル12と駆動電源18との間
に直流電圧成分をカットするコンデンサ38を介設したも
のであり、それ以外の構成は前記第１の実施例と同様で
あり、第１の実施例と同様な動作により高圧出力電圧の
安定化が行われる。

【００３４】図５には本発明の第４の実施例が示されて
いる。この実施例は、水平偏向周波数の変化に伴って一
次コイル12と共振コンデンサ15のＬＣ共振回路の共振周
波数を共振キャパシタンスの大きさを切り換える共振条
件切り換え回路40を設けたことであり、それ以外の構成
は前記第３の実施例と同様である。

【００３５】この実施例の共振条件切り換え回路40は共
振コンデンサ15と直列に補助共振コンデンサ41を接続
し、この共振コンデンサ15と補助共振コンデンサ41との
直列回路をトランジスタ13のコレクタ・エミッタ間に並
列に接続し、さらに、補助共振コンデンサ41に並列にキ
ャパシタンス切り換えスイッチ42を接続したもである。
マルチスキャンタイプのテレビジョン受像機やディスプ
レイ装置では、広範囲の周波数領域で高圧出力電圧の補
正動作を行わせる必要があり、したがって、ＬＣ共振回
路の共振周波数もこれに対応して広範囲の領域に対応さ
せることが必要となる。この実施例では、キャパシタン
ス切り換えスイッチ42のオン・オフ切り換えにより、水
平偏向周波数が低い領域と高い領域の何れの使用におい
ても効果的に動作させることができるように共振周波数
を切り換えるものである。

【００３６】すなわち、キャパシタンス切り換えスイッ
チ42をオンしたときには、補助共振コンデンサ41がショ
ート状態となるので、共振キャパシタンスは共振コンデ
ンサ15の容量に等しくなって共振キャパシタンスが大き
くなる。これに対し、キャパシタンス切り換えスイッチ
42をオフすると、ＬＣ共振回路の共振キャパシタンスは
共振コンデンサ15と補助共振コンデンサ41との直列回路
の容量となり、共振キャパシタンスが小さくなる。した
がって、水平偏向周波数が高い領域で動作するテレビジ
ョン受像機等に使用する場合にはキャパシタンス切り換
えスイッチ42をオフし、水平偏向周波数が低い領域で使
用する場合にはキャパシタンス切り換えスイッチ42をオ
ンすることにより、水平偏向周波数が高い領域と低い領
域の広範囲に亘って効果的な回路動作を行わせることが
できる。

【００３７】図６には本発明の第５の実施例が示されて
いる。この実施例も、前記第４の実施例と同様に共振条
件切り換え回路40を設けたものであるが、この実施例の
共振条件切り換え回路40は共振キャパシタンスの大きさ
と共振インダクタンスの大きさの両方を切り換えるよう
に構成したものである。このため、この実施例の共振条
件切り換え回路40は前記第４の実施例の回路の他に、イ
ンダクタンス素子として機能するダミーヨーク16に並列
に補助インダクタンス43とインダクタンス切り換えスイ
ッチ44との直列回路を接続し、インダクタンス切り換え
スイッチ44をオンすることにより共振インダクタンスを
小さくし、インダクタンス切り換えスイッチ44をオフす
ることにより共振インダクタンスを大きくするようにし
ている。

【００３８】したがって、この回路では、水平偏向周波
数が高い領域で使用されるときには、キャパシタンス切
り換えスイッチ42をオフ、インダクタンス切り換えスイ
ッチ44をオンし、水平偏向周波数が低い領域で使用され
るときにはキャパシタンス切り換えスイッチ42をオン
し、インダクタンス切り換えスイッチ44をオフすること
により、水平偏向周波数が低い領域と高い領域の何れに
おいても効果的な回路動作が可能となる。

【００３９】図７には本発明の第６の実施例が示されて
いる。この実施例は、トランジスタ13とダイオード14と
共振コンデンサ15の並列回路に偏向ヨーク45とＳ字補正
コンデンサ46との直列回路を並列に接続し、高圧発生側
の回路と偏向側の回路を一体化したタイプの回路構成と
したものである。なお、この偏向ヨーク45とＳ字補正コ
ンデンサ46との直列回路を同様に前記各実施例の回路に
設けることにより、前記各実施例の回路を高圧発生側の
回路と偏向側の回路とを一体化したタイプの回路にする
ことができる。

【００４０】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例では回路ブロック10の構成を、図８の（ａ）に示す
ように、ＭＯＳ ＦＥＴ17と第２のダイオード20とチャ
ージコンデンサ21とを単純に並列に接続したもので構成
したが、これを図８の（ｂ）に示すように、ＭＯＳＦＥ
Ｔ17のドレイン側にチャージコンデンサ21よりも遙かに
容量の大きいコンデンサ38を直列に接続し、このＭＯＳ
ＦＥＴ17とコンデンサ38の直列回路にダイオード20と
チャージコンデンサ21をそれぞれ並列に接続し、さら
に、ＭＯＳ ＦＥＴ17に並列にダイオード19を接続して
もよく、又は図８の（ｃ）に示すように、ＭＯＳ ＦＥ
Ｔ17とダイオード42とチャージコンデンサ21とをそれぞ
れ並列に接続し、この並列接続体にチャージコンデンサ
21よりも遙かに容量の大きいコンデンサ38を直列に接続
し、さらに、チャージコンデンサ21とコンデンサ38の直
列接続体にダイオード20を並列に接続してもよく、これ
ら図８の（ｂ），（ｃ）の回路ブロックを用いた場合
も、前記各実施例と同様な効果を得ることができる。な
お、この図８の（ｂ），（ｃ）の回路ブロックを接続す
る場合には、図８の（ａ）と同一の端子を同一の位置に
接続することになる。

【００４１】また、上記各実施例では、第１のスイッチ
素子をトランジスタ13によって構成し、第２のスイッチ
素子をＭＯＳ ＦＥＴ17により構成したが、第１のスイ
ッチ素子をＭＯＳ ＦＥＴにより構成してもよく、ま
た、第２のスイッチ素子をバイポーラトランジスタによ
って構成してもよく、これらの第１および第２のスイッ
チ素子は本実施例以外の様々なスイッチ素子を用いて構
成することができる。

【００４２】さらに、第２のスイッチ素子（ＭＯＳ Ｆ
ＥＴ17）の駆動パルス信号を作り出す回路は必ずしも実
施例の回路に限定されることはなく、高圧出力電圧の降
下量が大きくなるにつれてオフ時期を早め、パルス幅を
狭くするパルス信号を作り出すことができる回路であれ
ば本実施例以外の回路でもよい。

【００４３】さらに、図５の第４の実施例では共振条件
切り換え回路40を共振キャパシタンスの大きさをキャパ
シタンス切り換えスイッチ42で切り換えるように構成
し、図６の第５の実施例では共振キャパシタンスと共振
インダクタンスの両方の大きさをスイッチ切り換えによ
り切り換えるように構成したが、共振インダクタンスの
みをインダクタンス切り換えスイッチ44により切り換え
るようにしてもよい。

【００４４】

【発明の効果】本発明は、フライバックトランスの一次
コイルおよびインダクタンス素子と共振コンデンサの共
振動作によりグランド側から駆動電源側に回路ブロック
を通して逆電流が流れている期間で第２のスイッチ素子
のオフ時点を制御し、高圧出力電圧の降下量に応じて第
２のスイッチ素子のオフの時期を制御し、これにより、
チャージコンデンサに逆電流が流れる期間を可変してチ
ャージ電荷の大きさを制御し、コレクタパルスの波高値
の制御によって高圧出力電圧の安定化を行うように構成
したものであるから、従来例のようにコレクタパルスの
波高値を制御する際に、大電流を閉ループで還流するこ
とがないので、その大電流を還流させることによる電力
損失も発生することがなくなり、これにより回路効率を
大幅に高めることができる。

【００４５】また、グランド側から逆電流が第２のスイ
ッチ素子を通って駆動電源側に流れているときに第２の
スイッチ素子をオフするものであるから、第２のスイッ
チ素子の零電圧スイッチ動作を達成することができ、こ
のスイッチ動作に伴う電力損失を抑えることができると
ともに、スイッチノイズの発生もほとんどなく、このス
イッチノイズによる画面への悪影響を最小限に抑えるこ
とができる。しかも、本発明では、第２のスイッチ素子
のオフ時点をグランド側から駆動電源側に逆電流が流れ
ている期間の範囲内で任意に設定できるので、高圧出力
電圧の降下量に対する補正範囲が非常に広くなり、現状
の様々なマルチスキャンタイプのテレビジョン受像機や
ディスプレイ装置に対応することができる。この場合、
共振条件切り換え回路を設けた構成のものにあっては、
共振キャパシタンスと共振インダクタンスの一方又は両
方を水平偏向周波数が高い領域で動作させる場合と低い
領域で動作させる場合に対応して共振周波数を切り換え
ることができるので、特に、水平偏向周波数の広範囲の
使用に適用されるマルチスキャンタイプのものに適した
ものとなる。

【００４６】さらに、本発明は、従来例とは異なり、高
圧出力電圧の降下量が大きくなるにつれて、コレクタパ
ルスの波高値を無補正状態の波高値よりも高くなる方向
に補正するので、フライバックトランスの一次側の発生
電圧が高くなり、したがって、その分、フライバックト
ランスの昇圧比を小さくすることができ、これにより、
フライバックトランスの小型化とコスト低減を図ること
ができるとともに、フライバックトランスの発熱を小さ
くすることができ、さらに、フライバックトランスの分
布容量の低減を図って画面のリンギングの発生を制御す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る高電圧発生回路の主要部の一回路
例を示す説明図である。

【図２】図１の回路に制御回路を接続してより具体化し
た第１の実施例の回路図である。

【図３】第２の実施例の主要部の回路図である。

【図４】本発明の第３の実施例を示す回路図である。

【図５】本発明の第４の実施例を示す回路図である。

【図６】本発明の第５の実施例を示す回路図である。

【図７】本発明の第６の実施例を示す回路図である。

【図８】本発明の回路を構成する回路ブロックの各種態
様の説明図である。

【図９】本実施例の第２のスイッチ素子に加える駆動パ
ルス信号を作り出す制御回路の各部の波形を示すタイム
チャートである。

【図10】本実施例における高圧出力電圧の安定化動作の
タイムチャートである。

【図11】従来の高電圧発生回路を示す回路図である。

【図12】従来の高電圧発生回路による高圧出力電圧の安
定化動作の説明図である。

【符号の説明】

10 回路ブロック 11 フライバックトランス 12 一次コイル 13 トランジスタ 15 共振コンデンサ 16 ダミーヨーク 17 ＭＯＳ ＦＥＴ 18 駆動電源 20 第２のダイオード 21 チャージコンデンサ 40 共振条件切り換え回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年８月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】 図５には本発明の第４の実施例が示され
ている。この実施例は、水平偏向周波数の変化に伴って
一次コイル12と共振コンデンサ15のＬＣ共振回路の共振
周波数を共振キャパシタンスの大きさを切り換えること
によって切り換える共振条件切り換え回路40を設けたこ
とであり、それ以外の構成は前記第３の実施例と同様で
ある。

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】変更

【補正内容】

【図１１】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 駆動電源とグランドとの間にフライバッ
   クトランスの一次コイルと第１のスイッチ素子との直列
   回路が接続されるとともに、前記一次コイルとでＬＣ共
   振回路を構成する共振コンデンサが設けられ、前記駆動
   電源のエネルギを第１のスイッチ素子のオン期間にＬＣ
   共振回路に蓄積し、この蓄積された電気エネルギを高圧
   のパルス電圧に変換して出力する高電圧発生回路におい
   て、前記第１のスイッチ素子と直列にインダクタンス素
   子が接続され、前記一次コイルとインダクタンス素子の
   少なくとも一方側に第２のスイッチ素子とチャージコン
   デンサとダイオードとが並列に接続された回路ブロック
   が直列に接続されており、前記第２のスイッチ素子のオ
   フのタイミングを可変して出力電圧を制御する制御回路
   が設けられていることを特徴とする高電圧発生回路。
2. 【請求項２】 水平偏向周波数の変化に伴ってＬＣ共振
   回路の共振インダクタンスと共振キャパシタンスの少な
   くとも一方の大きさを可変して共振周波数を変化させる
   共振条件切り換え回路が設けられている請求項１記載の
   高電圧発生回路。
3. 【請求項３】 偏向ヨークとＳ字補正コンデンサとの直
   列回路が付加されている請求項１又は請求項２記載の高
   電圧発生回路。