JP2650566B2 - 高電圧発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コレクタパルスを昇圧
してその昇圧出力を陰極線管のアノードへ加える高電圧
発生回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管には高電圧発生回路から数10ＫＶという高い
電圧が加えられている。この高電圧発生回路として、水
平出力回路で作り出されたフライバックパルスをフライ
バックトランスで昇圧し、これを整流して陰極線管のア
ノードへ加えるようにするとともに、フライバックトラ
ンスの低圧コイル側には偏向ヨークを接続し、フライバ
ックパルスを利用して鋸歯状波の偏向電流を作り出し、
これを偏向ヨークに加える方式のものが知られている
が、この方式の回路は、高圧出力電圧の安定化を行うた
めに、高圧出力電圧の降下量に見合う補正電圧を加える
と、この補正動作が偏向ヨーク側の回路動作に干渉して
悪影響を及ぼすという問題があり、最近においては、高
圧発生側の回路と偏向ヨーク側の回路との干渉を避ける
ために、高圧側の回路と偏向ヨーク側の回路とを別個独
立に構成したものが提案されている。この種の高電圧発
生回路は、水平出力回路と同期させてコレクタパルス
（フライバックパルス）を発生させ、このコレクタパル
スをフライバックトランスで昇圧し、これを整流して陰
極線管のアノードに加えるものである。

【０００３】図10には偏向ヨーク側の回路と分離された
従来の高電圧発生回路（特開平2-222374号）が示されて
いる。この回路は、水平ドライブ回路側から加えられる
信号と、高圧出力電圧の検出信号との信号処理によりト
ランジスタ１のオン期間を高圧出力電圧の降下量に対応
させて制御するもので、高圧出力電圧の降下量が大きい
ほどトランジスタ１のベースに加えるパルス制御信号の
パルス幅を大きくして（図11の（ｂ））、コレクタ電流
の大きさも増大させ（図11の（ｃ））、トランジスタ１
のオフ動作によって発生するコレクタパルスの波高値を
高くしようとするものである（図11の（ａ））。つま
り、トランジスタ１のオン期間のパルス幅が広くなる
と、トランジスタ１がオフしたときにダイオード２，フ
ライバックトランスの一次コイル３，出力トランジスタ
４を順に経てダイオード２に戻る閉ループを回るコレク
タ電流の大きさが大きくなり、必然的にコレクタパルス
の波高値が大きくなる。このように、トランジスタ１の
オン期間の幅、つまり、トランジスタ１のオフの時期を
コントロールすることにより、コレクタパルスの波高値
を変え、高圧出力電圧の安定化を行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、この種
の高電圧発生回路では、トランジスタ１がオフした区間
で、ダイオード２から一次コイル３および出力トランジ
スタ４を経てダイオード２に戻る閉ループに流れるコレ
クタ電流はフライバック動作のために大きなエネルギを
必要とし、このため、大きな電流が閉ループを還流する
ので、その電流の循環によって各回路素子を通るときに
損失を生じ、回路効率が悪くなるという問題が生じる。

【０００５】また、前記従来の回路ではトランジスタ１
のオフ動作を必ずテレビジョン受像機やディスプレイ装
置の走査期間中に行うようにしているので、そのトラン
ジスタ１のオフの瞬間に回路ラインの浮遊インダクタン
スとフライバックトランスの一次コイル３の分布容量と
共振コンデンサ５が直列共振することで、スイッチング
ノイズが発生し、これが画面に悪影響を与えるという問
題が生じる。

【０００６】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、トランジスタ１のオ
フ期間に大電流を還流させることに起因する損失をなく
して回路効率を高め、また、コレクタパルスを発生させ
るトランジスタ等のスイッチ素子のオフ動作によるスイ
ッチングノイズを抑制することができる高電圧発生回路
を提供することにある。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、駆動電源とグランドとの間にフライバックトラ
ンスの一次コイルと第１のスイッチ素子を含む直列回路
が接続されるとともに、前記一次コイルとでＬＣ共振回
路を構成する共振コンデンサと前記第１のスイッチ素子
に並列に接続された第１のダイオードが設けられ、前記
駆動電源のエネルギを第１のスイッチ素子のオン期間に
ＬＣ共振回路に蓄積し、この蓄積された電気エネルギを
高圧のパルス電圧に変換して出力する高電圧発生回路に
おいて、前記駆動電源から前記一次コイルを通って前記
第１のスイッチ素子に至る第１の経路と前記駆動電源か
らインダクタンス素子を通って前記第１のスイッチ素子
に至る第２の経路とを並列に設け、前記一次コイルとイ
ンダクタンス素子の少なくとも一方側に第２のスイッチ
素子と第２のコンデンサと第２のダイオードを含む回路
ブロックが直列に接続されており、前記第１と第２のダ
イオードの順方向は駆動電源に向けて流れる電流の向き
であり、前記第２のスイッチ素子のオフのタイミングを
可変して出力電圧を制御する制御回路が設けられている
ことを特徴として構成されており、また、水平偏向周波
数の変化に伴って前記ＬＣ共振回路の共振インダクタン
スと共振キャパシタンスの少なくとも一方の大きさを可
変して共振周波数を変化させる共振条件切り換え回路が
設けられていることや、偏向ヨークとＳ字補正コンデン
サとの直列回路が付加されていることも本発明の特徴的
な構成とされている。

【０００８】

【作用】上記構成の本発明において、第１および第２の
スイッチ素子のオン期間では駆動電源側の電流はフライ
バックトランスの一次コイルとインダクタンス素子を通
って流れ、一次コイルとインダクタンス素子にエネルギ
が蓄積される。この状態で、第２のスイッチ素子がオフ
し、それ以降に第１のスイッチ素子がオフすると、一次
コイルと共振コンデンサとの間およびインダクタンス素
子と共振コンデンサとの間でそれぞれＬＣ共振が起こ
り、一次コイルとインダクタンス素子に蓄積されたエネ
ルギが共振コンデンサに移ってコレクタパルスが発生す
る。

【０００９】コレクタパルスの波高値は、第２のスイッ
チ素子のオン期間が長いほど、インダクタンス素子に蓄
えられるエネルギが大きくなるので、大きくなり、これ
とは逆に、第２のスイッチ素子のオン期間が短くなる
程、インダクタンス素子に蓄えられるエネルギが小さく
なるのでコレクタパルスの波高値は小さくなる。このよ
うに、高圧出力電圧の降下量に対応させて第２のスイッ
チ素子のオフのタイミングを制御することにより高圧出
力電圧の安定化が行われる。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係る高電圧発生回路の主要部の
回路例が示され、また、図２にはこの主要部の回路に制
御回路を接続してより具体化した本発明に係る高電圧発
生回路の第１の実施例が示されている。図２において、
フライバックトランス11の一次コイル12の一端側（この
図では巻き始め側）に第１のスイッチ素子としてのトラ
ンジスタ13が直列に接続されており、このトランジスタ
13に第１のダイオード14と共振コンデンサ15がそれぞれ
並列に接続されている。この一次コイル12と共振コンデ
ンサ15はＬＣ共振回路を構成する。トランジスタ13のエ
ミッタはグランドに接続されている。トランジスタ13の
ベースには水平ドライブ回路（図示せず）から図９の
（ａ）に示すような偏向ヨークドライブ用の水平偏向出
力回路（図示せず）に同期した水平ドライブ信号（ＨＤ
信号）が加えられている。

【００１１】トランジスタ13のコレクタには、インダク
タンス素子として機能するダミーヨーク16が直列に接続
されており、さらに、このダミーヨーク16に直列に回路
ブロック10の一端側が接続されており、回路ブロック10
の他端側は一次コイルの他端側（巻き終わり側）に接続
されている。つまり、ダミーヨーク16と回路ブロック10
の直列回路は一次コイル12に並列に接続されており、一
次コイル12の他端側は駆動電源18に接続されている。

【００１２】前記回路ブロック10は第２のスイッチング
素子として機能するＭＯＳ ＦＥＴ17と、第２のダイオ
ード20と、コンデンサ21との並列回路からなり、ＭＯＳ
ＦＥＴ17のソース側はダミーヨーク16に接続され、Ｍ
ＯＳ ＦＥＴ17のドレイン側は駆動電源18側に接続され
ている。

【００１３】この第２のダイオード20はＭＯＳ ＦＥＴ
17に外付けによって接続してもよいが、ＭＯＳ ＦＥＴ
17にはもともと等価回路的にはダイオードが内蔵されて
いるので、ダイオード20を外付けにせずに内蔵ダイオー
ドを利用したものでもよい。ＭＯＳ ＦＥＴ17のソース
とグランド間にはコンデンサ21よりも容量が遙かに大き
いコンデンサ22が接続されている。

【００１４】フライバックトランス11の二次コイル24の
高圧端側は高圧整流ダイオード25とコンデンサＣ_H との
半波整流回路を介して図示されていない陰極線管のアノ
ードに接続されている。また、二次コイル24の高圧端側
には分圧抵抗器26ａ，26ｂが接続されており、この分圧
抵抗器26ａ，26ｂに分圧されて高圧出力電圧Ｅ_H が検出
されている。この実施例では、高圧出力電圧の検出信号
と、水平ドライブ回路からの水平ドライブ信号を利用し
て該水平ドライブ信号に同期したＭＯＳ ＦＥＴ17の駆
動パルス信号が作り出されている。

【００１５】この駆動パルス信号を作り出す制御回路
は、微分回路28と、コンパレータ30と、オペアンプ31
と、ドライブ増幅回路33と、ドライブトランス34とを有
して構成されている。微分回路28は水平ドライブ信号を
微分して図９の（ｂ）に示す微分波形の信号をコンパレ
ータ30のプラス側端子に加える。

【００１６】一方、オペアンプ31は高圧出力電圧の検出
信号を定電圧電源35の基準電圧と比較し、図９の（ｉ）
に示すように、高圧出力電圧が時間とともに変動したと
きには、その変動に対応する大きさの信号を前記コンパ
レータ30のマイナス側端子に加える。

【００１７】コンパレータ30は微分回路28から加えられ
る微分出力と、オペアンプ31から加えられる信号とを比
較し、図９の（ｂ）および（ｃ）に示すように微分波形
の立ち上がりで立ち上がり、微分波形とオペアンプ出力
信号の交点位置で立ち下がるパルスドライブ信号を出力
する。つまり、コンパレータ30は高圧出力電圧の降下量
が大きくなるにつれてオフ時期を遅くし、パルス幅を広
くしたパルスドライブ信号を作り出し、これをドライブ
増幅回路33に加えるのである。

【００１８】ドライブ増幅回路33はパルスドライブ信号
を増幅してドライブトランス34の入力側のコイル36に加
える結果、ドライブトランス34の出力側のコイル37から
ＭＯＳ ＦＥＴ17のゲートに図９の（ｃ）に示すパルス
ドライブ信号を増幅した駆動パルス信号、つまり、高圧
出力電圧の降下量が大きくなるにつれてオフ時期を遅く
してパルス幅を広くし、高圧出力電圧の降下量が小さく
なるにつれてオフ時期を早くしてパルス幅を狭くした図
９の（ｃ）に示す波形の駆動パルス信号をＭＯＳ ＦＥ
Ｔ17のゲート・ソース間に加えるのである。

【００１９】第１の実施例は上記のように構成されてお
り、次に、図２の回路と図９のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、トランジ
スタ13とＭＯＳ ＦＥＴ17が共にオンすると、駆動電源
18から、一次コイル12、トランジスタ13を順に通ってグ
ランドに至る鋸歯状波の電流Ｉ_N1（図９の（ｈ））と、
ＭＯＳ ＦＥＴ17、ダミーヨーク16、トランジスタ13を
順に通ってグランドに至る電流Ｉ_LD（図９の（ｇ））と
が流れる。このとき、Ｅ_B を駆動電源18の電圧、Ｌ₁ を
一次コイル12のインダクタンス、Ｌ_D をダミーヨーク16
のインダクタンスとすると、電流Ｉ_N1はＥ_B ／Ｌ₁ の直
線的な傾斜に従って、また、電流Ｉ_LDはＥ_B ／Ｌ_D の直
線的な傾斜に従ってそれぞれ増加して行き、電流Ｉ_N1に
よって一次コイル12に電流エネルギが蓄えられ、電流Ｉ
_LDによってダミーヨーク16に電流エネルギが蓄えられ
る。

【００２０】この状態で、ＭＯＳ ＦＥＴ17がオフする
と、ダミーヨーク16に蓄えられていた電流エネルギによ
ってダミーヨーク16とコンデンサ21とが直列共振する結
果、コンデンサ21の両端、つまり、ＭＯＳ ＦＥＴ17の
両端にはこの共振カーブに従って図９の（ｅ）に示すよ
うなパルス電圧Ｖ_C が発生する。このとき、一次コイル
12を流れる電流Ｉ_N1は引き続きＥ_B ／Ｌ₁ の直線的な傾
斜に従って増加していくが、ダミーヨーク16を通る電流
Ｉ_LDは（Ｅ_B −Ｖ_C ）／Ｌ_D の傾斜で変化するので、そ
の増加率が減少し、特にＶ_C ＞Ｅ_B の領域ではＩ_LD は
減少に転ずる。このような、Ｉ_LDの現象状態において、
時々刻々のある瞬間におけるＩ_LDの値は、Ｉ_LDが零の時
点からその瞬間までの電流増加率を積分したものとな
り、このＩ_LDの電流エネルギの量は電流値の２乗に比例
し、ＭＯＳ ＦＥＴ17のオフの時期が早くなる程エネル
ギの量は小さくなり、遅くなる程エネルギの量は大きく
なる。

【００２１】次に、水平ドライブ信号に従って、トラン
ジスタ13がオフされると、一次コイル12と共振コンデン
サ15、およびダミーヨーク16とコンデンサ15，21とが直
列共振して、一次コイル12とダミーヨーク16に蓄積され
ていた電流エネルギが共振コンデンサ15の静電エネルギ
に変換されて図９の（ｄ）に示すようにコレクタパルス
が発生する。このコレクタパルスの波高値が、ＭＯＳ
ＦＥＴ17のオフのタイミングが早くなると小さくなり、
遅くなると大きくなる。

【００２２】前記一次コイル12とダミーヨーク16に蓄え
られていた電流エネルギが完全に共振コンデンサ15とコ
ンデンサ21の静電エネルギに変換されて、コレクタパル
スがピークに達すると、今度は、グランドから共振コン
デンサ15，一次コイル12を経て駆動電源18に至る経路
と、グランドから共振コンデンサ15、ダミーヨーク16、
コンデンサ21を経て駆動電源18に至る経路で、電流が流
れて共振コンデンサ15およびコンデンサ21の静電エネル
ギは一次コイル12およびダミーヨーク16の電流エネルギ
に再変換される。そして共振コンデンサ15の両端電圧が
０Ｖ以下になると、ダイオード14が導通し、さらにコン
デンサ21の両端電圧が０Ｖ以下になると、ダイオード20
が導通して電流が流れ続ける。前記ダイオード14が導通
している期間でトランジスタ13をオンし、また、ダイオ
ード20が導通している期間でＭＯＳＦＥＴ17がオンされ
ることで、最初の動作状態となり、上記スイッチング動
作が繰り返し行われて回路動作が継続する。

【００２３】この実施例によれば、ＭＯＳ ＦＥＴ17の
ゲートに加えられる駆動パルス信号のパルス幅は高圧出
力電圧の降下量が大きくなるほど広くなるように制御さ
れており、このパルス幅が広くなると、ＭＯＳ ＦＥＴ
17のオン期間が長くなるので、その分、電流Ｉ_LDによっ
てダミーヨーク16に蓄積される電流エネルギが大きくな
る。その結果、トランジスタ13がオフしたときの直列共
振によって静電エネルギに変換される量が大きくなり、
発生するコレクタパルスの波高値が大きくなる。これに
対し、ＭＯＳ ＦＥＴ17のオフのタイミングを早くする
と、ダミーヨーク16に蓄積される電流エネルギも小さく
なるで、トランジスタ13のオフ時の直列共振によって変
換される静電エネルギの量も小さくなる結果、発生する
コレクタパルスの波高値も小さくなる。

【００２４】このように、本実施例では高圧出力電圧の
降下量が大きいときにはＭＯＳ ＦＥＴ17のオフのタイ
ミングを遅くし、高圧出力電圧の降下量が小さいときに
はＭＯＳ ＦＥＴ17のオフのタイミングを早く制御する
ことにより、高圧出力電圧の降下量が大きいときにはフ
ライバックトランス11の一次側の発生電圧が高くなり、
高圧出力電圧の降下量が小さいときにはフライバックト
ランスの一次側の発生電圧が低くなるので、高圧出力電
圧の安定化が効果的に達成されるのである。

【００２５】また、ＭＯＳ ＦＥＴ17は第２のダイオー
ド20に駆動電源18に向かう電流が流れているときに、つ
まり、ＭＯＳ ＦＥＴ17のドレイン・ソース間の電圧が
零のときにオンし、同様に、トランジスタ13は第１のダ
イオード14にグランドから駆動電源18に向かう電流が流
れているときにオンする。また、ＭＯＳ ＦＥＴ17およ
びトランジスタ13がオフするときには前記直列共振によ
り、電圧がそのＬＣ共振のカーブに沿って緩やかに上昇
し、急激な電圧変化が生じないので、ＭＯＳＦＥＴ17お
よびトランジスタ13のオンおよびオフ時における零電圧
スイッチ動作を行わせることができ、これによりスイッ
チ動作時の電力損失の発生がほとんどなく、効率のよい
スイッチング動作を行わせることができる。また、この
零電圧のスイッチング動作となることで、スイッチング
ノイズを最小限に抑えることができ、このスイッチング
ノイズによって画面が影響されることはほとんどない。

【００２６】さらに、本実施例では、前記の如く、ＭＯ
Ｓ ＦＥＴ17のオフの時期（タイミング）を制御してコ
レクタパルスの波高値を制御するが、このとき、従来例
のように大電流が閉ループを還流するということがな
く、この大電流の還流による電力損失も生じることがな
いので、回路効率を大幅に高めることができる。

【００２７】さらに、この実施例では、回路ブロック10
をダミーヨーク16側に直列に接続しており、一次コイル
12に流れる電流は回路ブロック10を通らないので、電流
波形に歪みが生じるということがなく、回路ブロック10
を設けない場合と同じ通常の図９の（ｈ）に示す鋸歯状
波の電流が流れるので、フライバックトランスのコアに
三次出力のコイルや、ＡＦＣ信号の取り出し用のコイル
を巻装して使用する場合においても、従来と同様に三次
出力取り出し用のコイルやＡＦＣ信号取り出し用のコイ
ル等を設けて信号処理することができるので、取り扱い
上非常に有利である。

【００２８】図３には本発明の第２の実施例の回路構成
が示されている。この実施例も、第１の実施例と同様に
ＭＯＳ ＦＥＴ17に高圧出力電圧の降下量に応じてパル
ス幅を異にした駆動パルス信号が加えられるが、この駆
動パルス信号を作り出す制御回路は前記第１の実施例と
同様なので省略されている。この実施例は、ＭＯＳＦＥ
Ｔ17と第２のダイオード20とコンデンサ21とを並列に接
続した回路ブロック10をフライバックトランス11の一次
コイル12に直列に接続し、また、ダミーヨーク16を電源
18とトランジスタ13の間に接続したもので、それ以外は
前記第１の実施例と同様となり、第１の実施例と同様な
動作によって同様な効果を奏することができる。ただ、
この実施例では一次コイル12に流れる電流Ｉ_N1は回路ブ
ロック10を通るので図９の（ｇ）に示すような少し歪ん
だ波形の電流となり、ダミーヨーク16を流れる電流Ｉ_LD
は図９の（ｈ）に示すように歪みのない鋸歯状波の電流
となる。

【００２９】図４には本発明の第３の実施例が示されて
いる。この実施例は、一次コイル12と駆動電源18との間
に直流電圧成分をカットするコンデンサ38を介設したも
のであり、それ以外の構成は前記第１の実施例と同様で
あり、第１の実施例と同様な動作により高圧出力電圧の
安定化が行われる。

【００３０】図５には本発明の第４の実施例が示されて
いる。この実施例は、水平偏向周波数の変化に伴って一
次コイル12と共振コンデンサ15のＬＣ共振回路の共振周
波数を、共振キャパシタンスの大きさを切り換える共振
条件切り換え回路40を設けたことであり、それ以外の構
成は前記第３の実施例と同様である。

【００３１】この実施例の共振条件切り換え回路40は共
振コンデンサ15と直列に補助共振コンデンサ41を接続
し、この共振コンデンサ15と補助共振コンデンサ41との
直列回路をトランジスタ13のコレクタ・エミッタ間に並
列に接続し、さらに、補助共振コンデンサ41に並列にキ
ャパシタンス切り換えスイッチ42を接続したもである。
マルチスキャンタイプのテレビジョン受像機やディスプ
レイ装置では、広範囲の周波数領域で高圧出力電圧の補
正動作を行わせる必要があり、したがって、ＬＣ共振回
路の共振周波数もこれに対応して広範囲の領域に対応さ
せることが必要となる。この実施例では、キャパシタン
ス切り換えスイッチ42のオン・オフ切り換えにより、水
平偏向周波数が低い領域と高い領域の何れの使用におい
ても効果的に動作させることができるように共振周波数
を切り換えるものである。

【００３２】すなわち、キャパシタンス切り換えスイッ
チ42をオンしたときには、補助共振コンデンサ41がショ
ート状態となるので、共振キャパシタンスは共振コンデ
ンサ15の容量に等しくなって共振キャパシタンスが大き
くなる。これに対し、キャパシタンス切り換えスイッチ
42をオフすると、ＬＣ共振回路の共振キャパシタンスは
共振コンデンサ15と補助共振コンデンサ41との直列回路
の容量となり、共振キャパシタンスが小さくなる。した
がって、水平偏向周波数が高い領域で動作するテレビジ
ョン受像機等に使用する場合にはキャパシタンス切り換
えスイッチ42をオフし、水平偏向周波数が低い領域で使
用する場合にはキャパシタンス切り換えスイッチ42をオ
ンすることにより、水平偏向周波数が高い領域と低い領
域の広範囲に亘って効果的な回路動作を行わせることが
できる。

【００３３】図６には本発明の第５の実施例が示されて
いる。この実施例も、前記第４の実施例と同様に共振条
件切り換え回路40を設けたものであるが、この実施例の
共振条件切り換え回路40は共振キャパシタンスの大きさ
と共振インダクタンスの大きさの両方を切り換えるよう
に構成したものである。このため、この実施例の共振条
件切り換え回路40は前記第４の実施例の回路の他に、イ
ンダクタンス素子として機能するダミーヨーク16に並列
に補助インダクタンス43とインダクタンス切り換えスイ
ッチ44との直列回路を接続し、インダクタンス切り換え
スイッチ44をオンすることにより共振インダクタンスを
小さくし、インダクタンス切り換えスイッチ44をオフす
ることにより共振インダクタンスを大きくするようにし
ている。

【００３４】したがって、この回路では、水平偏向周波
数が高い領域で使用されるときには、キャパシタンス切
り換えスイッチ42をオフ、インダクタンス切り換えスイ
ッチ44をオンし、水平偏向周波数が低い領域で使用され
るときにはキャパシタンス切り換えスイッチ42をオン
し、インダクタンス切り換えスイッチ44をオフすること
により、水平偏向周波数が低い領域と高い領域の何れに
おいても効果的な回路動作が可能となる。

【００３５】図７には本発明の第６の実施例が示されて
いる。この実施例は、トランジスタ13とダイオード14と
共振コンデンサ15の並列回路に偏向ヨーク45とＳ字補正
コンデンサ46との直列回路を並列に接続し、高圧発生側
の回路と偏向側の回路を一体化したタイプの回路構成と
したものである。なお、この偏向ヨーク45とＳ字補正コ
ンデンサ46との直列回路を同様に前記各実施例の回路に
設けることにより、前記各実施例の回路を高圧発生側の
回路と偏向側の回路とを一体化したタイプの回路にする
ことができる。

【００３６】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例では回路ブロック10の構成を、図８の（ａ）に示す
ように、ＭＯＳ ＦＥＴ17と第２のダイオード20とコン
デンサ21とを単純に並列に接続したもので構成したが、
これを図８の（ｂ）に示すように、ＭＯＳ ＦＥＴ17の
ドレイン側にコンデンサ21よりも遙かに容量の大きいコ
ンデンサ38を直列に接続し、このＭＯＳ ＦＥＴ17とコ
ンデンサ38の直列回路にダイオード20とコンデンサ21を
それぞれ並列に接続し、さらに、ＭＯＳ ＦＥＴ17に並
列にダイオード19を接続してもよく、又は図８の（ｃ）
に示すように、ＭＯＳ ＦＥＴ17とダイオード42とコン
デンサ21とをそれぞれ並列に接続し、この並列接続体に
コンデンサ21よりも遙かに容量の大きいコンデンサ38を
直列に接続し、さらに、コンデンサ21とコンデンサ38の
直列接続体にダイオード20を並列に接続してもよく、こ
れら図８の（ｂ），（ｃ）の回路ブロックを用いた場合
も、前記各実施例と同様な効果を得ることができる。な
お、この図８の（ｂ），（ｃ）の回路ブロックを接続す
る場合には、図８の（ａ）と同一の端子を同一の位置に
接続することになる。

【００３７】また、上記各実施例では、第１のスイッチ
素子をトランジスタ13によって構成し、第２のスイッチ
素子をＭＯＳ ＦＥＴ17により構成したが、第１のスイ
ッチ素子をＭＯＳ ＦＥＴにより構成してもよく、ま
た、第２のスイッチ素子をバイポーラトランジスタによ
って構成してもよく、これらの第１および第２のスイッ
チ素子は本実施例以外の様々なスイッチ素子を用いて構
成することができる。

【００３８】さらに、第２のスイッチ素子（ＭＯＳ Ｆ
ＥＴ17）の駆動パルス信号を作り出す制御回路は必ずし
も実施例の回路に限定されることはなく、高圧出力電圧
の降下量が大きくなるにつれてオフ時期を遅くし、パル
ス幅を広くするパルス信号を作り出すことができる回路
であれば本実施例以外の回路でもよい。

【００３９】さらに、図５の第４の実施例では共振条件
切り換え回路40を共振キャパシタンスの大きさをキャパ
シタンス切り換えスイッチ42で切り換えるように構成
し、図６の第５の実施例では共振キャパシタンスと共振
インダクタンスの両方の大きさをスイッチ切り換えによ
り切り換えるように構成したが、共振インダクタンスの
みをインダクタンス切り換えスイッチ44により切り換え
るようにしてもよい。

【００４０】

【発明の効果】本発明は、フライバックトランスの一次
コイルおよびインダクタンス素子を通して駆動電源側か
らグランド側に電流が流れている期間で第２のスイッチ
素子のオフ時点を高圧出力電圧の降下量に応じて制御
し、これにより、コレクタパルスの波高値の制御によっ
て高圧出力電圧の安定化を行うように構成したものであ
るから、従来例のようにコレクタパルスの波高値を制御
する際に、大電流を閉ループで還流することがないの
で、その大電流を還流させることによる電力損失も発生
することがなくなり、これにより回路効率を大幅に高め
ることができる。

【００４１】また、第２のスイッチ素子は並列に接続さ
れているダイオードにグランド側から駆動電源側に電流
が流れている状態でスイッチオンされるものであるから
零電圧のスイッチオン動作を達成することができ、ま
た、オフ動作をするときにもＬＣ直列共振によって電圧
が緩やかに変化する状態でスイッチオフ動作が行われる
ので、同様に零電圧スイッチオフ動作状態となり、これ
らのオン・オフスイッチ動作に伴う電力損失を抑えるこ
とができるとともに、スイッチノイズの発生もほとんど
なく、このスイッチノイズによる画面への悪影響を最小
限に抑えることができる。

【００４２】さらに、本発明は高圧出力電圧の変動を即
座に検出して第２のスイッチ素子の制御信号を作り出
し、第２のスイッチ素子のオフのタイミングを制御する
ので、高圧出力電圧の急峻な変化にも迅速に追従して安
定化制御を行うこととなり、陰極線管の画面の歪みを大
幅に低減できるという効果が得られる。

【００４３】さらに、共振条件切り換え回路を設けた構
成のものにあっては、共振キャパシタンスと共振インダ
クタンスの一方又は両方を水平偏向周波数が高い領域で
動作させる場合と低い領域で動作させる場合に対応して
共振周波数を切り換えることができるので、特に、水平
偏向周波数の広範囲の使用に適用されるマルチスキャン
タイプのものに適したものとなる。

【図面の簡単な説明】

【図１】本発明に係る高電圧発生回路の主要部の一回路
例を示す説明図である。

【図２】図１の回路に制御回路を接続してより具体化し
た第１の実施例の回路図である。

【図３】第２の実施例の主要部の回路図である。

【図４】本発明の第３の実施例を示す回路図である。

【図５】本発明の第４の実施例を示す回路図である。

【図６】本発明の第５の実施例を示す回路図である。

【図７】本発明の第６の実施例を示す回路図である。

【図８】本発明の回路を構成する回路ブロックの各種態
様の説明図である。

【図９】本実施例における各部の動作波形を示すタイム
チャートである。

【図10】従来の高電圧発生回路を示す回路図である。

【図11】従来の高電圧発生回路による高圧出力電圧の安
定化動作の説明図である。

【符号の説明】

10 回路ブロック 11 フライバックトランス 12 一次コイル 13 トランジスタ 15 共振コンデンサ 16 ダミーヨーク 17 ＭＯＳ ＦＥＴ 18 駆動電源 20 第２のダイオード 21 コンデンサ 40 共振条件切り換え回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 駆動電源とグランドとの間にフライバッ
   クトランスの一次コイルと第１のスイッチ素子を含む直
   列回路が接続されるとともに、前記一次コイルとでＬＣ
   共振回路を構成する共振コンデンサと前記第１のスイッ
   チ素子に並列に接続された第１のダイオードが設けら
   れ、前記駆動電源のエネルギを第１のスイッチ素子のオ
   ン期間にＬＣ共振回路に蓄積し、この蓄積された電気エ
   ネルギを高圧のパルス電圧に変換して出力する高電圧発
   生回路において、前記駆動電源から前記一次コイルを通
   って前記第１のスイッチ素子に至る第１の経路と前記駆
   動電源からインダクタンス素子を通って前記第１のスイ
   ッチ素子に至る第２の経路とを並列に設け、前記一次コ
   イルとインダクタンス素子の少なくとも一方側に第２の
   スイッチ素子と第２のコンデンサと第２のダイオードを
   含む回路ブロックが直列に接続されており、前記第１と
   第２のダイオードの順方向は駆動電源に向けて流れる電
   流の向きであり、前記第２のスイッチ素子のオフのタイ
   ミングを可変して出力電圧を制御する制御回路が設けら
   れていることを特徴とする高電圧発生回路。
2. 【請求項２】 水平偏向周波数の変化に伴ってＬＣ共振
   回路の共振インダクタンスと共振キャパシタンスの少な
   くとも一方の大きさを可変して共振周波数を変化させる
   共振条件切り換え回路が設けられている請求項１記載の
   高電圧発生回路。
3. 【請求項３】 偏向ヨークとＳ字補正コンデンサとの直
   列回路が付加されている請求項１又は請求項２記載の高
   電圧発生回路。