JPH0686085A - 高電圧発生回路 - Google Patents

高電圧発生回路

Info

Publication number
JPH0686085A
JPH0686085A JP25595092A JP25595092A JPH0686085A JP H0686085 A JPH0686085 A JP H0686085A JP 25595092 A JP25595092 A JP 25595092A JP 25595092 A JP25595092 A JP 25595092A JP H0686085 A JPH0686085 A JP H0686085A
Authority
JP
Japan
Prior art keywords
circuit
switch
resonance
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25595092A
Other languages
English (en)
Inventor
Nobuhiro Koyama
伸広 小山
Masahiko Matsumoto
匡彦 松本
Yasunobu Saida
保信 才田
Katsunori Mogami
克紀 最上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP25595092A priority Critical patent/JPH0686085A/ja
Publication of JPH0686085A publication Critical patent/JPH0686085A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【目的】 スイッチ動作時のノイズを低減し、スイッチ
ング電力損失を抑制できる高電圧発生回路を提供する。 【構成】 駆動電源10とグランドとの間にトランジスタ
7と、フライバックトランス11の一次コイル3と、トラ
ンジスタ1との直列回路を介設する。トランジスタ1に
ダンパーダイオード6と共振コンデンサ5を並列に接続
する。トランジスタ7にはダイオード4と回路特性改善
用のコンデンサ9を並列に接続する。コンデンサ9はト
ランジスタ7の周りのリードのリーケージインダクタン
スや浮遊分布容量のLC共振によるスパイクノイズや、
二次コイル8側のリーケージインダクタンスと浮遊分布
容量とのLC共振による振動成分の影響を消失除去し、
トランジスタ7を電圧共振スイッチングによって動作さ
せる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フライバックパルスを
昇圧してその昇圧出力を陰極線管のアノードへ加える高
電圧発生回路に関するものである。
【0002】
【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管に数10KVという高い電圧を印加する高電圧
発生回路には、通常高圧出力電圧の安定化を行う高圧安
定化回路が備えられている。この高圧安定化回路として
は、高圧出力電圧が低下したときに、電源電圧を高くす
るように制御する方式もあるが、この方式は、電圧制御
用の回路素子での電力損失が大きく、また、電圧制御回
路に使用される大容量のコンデンサの時定数によって高
圧安定化制御の応答性が悪くなるという問題があり、最
近では、スイッチ動作により、フライバックトランスの
一次側で発生するフライバックパルスの波高値の大きさ
を制御するスイッチ制御方式が採用されている。
【0003】この一般的なスイッチ制御方式による高電
圧発生回路が特開平2−222374号公報に示されて
おり、その主要部分の回路が図6に示されている。同図
において、駆動電源10の正極側とグランドとの間には第
2のスイッチとして機能するトランジスタ7と、フライ
バックトランス11の一次コイル3と、第1のスイッチと
してのトランジスタ1との直列回路が介設されており、
一次コイル3の一端側(例えば巻き始め端側)にはダイ
オード2が直列に接続されており、この一次コイル3と
ダイオード2との直列回路に対してそれぞれ並列に共振
コンデンサ5と、ダンパーダイオード6と、前記トラン
ジスタ1とが並列に接続されている。
【0004】フライバックトランス11の二次コイル8の
高圧端側は、高圧整流ダイオード12と高圧コンデンサ13
との半波整流回路を介して陰極線管14のアノードに接続
されている。
【0005】この種の回路では、前記トランジスタ1の
ベースには水平偏向出力回路(図示せず)に同期した図
7の(a)に示す水平ドライブ信号(HD信号)が加え
られてメインスイッチとして機能し、スイッチオフ時
に、一次コイル3と共振コンデンサ5との直列LC共振
を行ってフライバックパルス(コレクタパルス)を発生
する。また、第2のスイッチとしてのトランジスタ7の
ベースには高圧出力電圧の降下量に応じてパルス幅変調
によって作り出された同図の(b)に示すような駆動パ
ルス制御信号を加えてダンパー期間でオン、トランジス
タ期間でオフとなるように制御し、かつ、トランジスタ
7のオン期間を高圧出力電圧の降下量に対応させて制御
するもので、高圧出力電圧の降下量が大きいほどトラン
ジスタ7のベースに加えるパルス制御信号のパルス幅を
大きくして、トランジスタ1のオフ動作によって発生す
る同図の(e)のコレクタパルス(フライバックパル
ス)の波高値を高くしようとするものである。
【0006】すなわち、トランジスタ7のオン期間のパ
ルス幅が広くなると、一次コイル3に蓄えられる電磁エ
ネルギが大きくなり、トランジスタ7がオフしたときに
ダイオード2,フライバックトランスの一次コイル3,
トランジスタ1を順に経てダイオード2に戻る閉ループ
還流のコレクタ電流の大きさが大きくなり、トランジス
タ1のオフ時に共振コンデンサ5と一次コイル3とのL
C共振によって発生するコレクタパルス(フライバック
パルス)の波高値が大きくなる。このように、トランジ
スタ7のオン期間の幅、つまり、トランジスタ7のオフ
のタイミングをコントロールすることにより、コレクタ
パルスの波高値を変え、高圧出力電圧の安定化を行って
いる。
【0007】
【発明が解決しようとする課題】しかしながら、この種
の回路を動作させると、図7の(d),(e),(f)
に示すように、トランジスタ7のオフ時に同トランジス
タ7の周りのリード線のリーケージインダクタンスと、
リード線間や回路素子等の浮遊分布容量との共振によっ
て、急峻なスパイクノイズがトランジスタ7の両端間電
圧や一次コイル3の両端電圧や一次コイル3に流れる電
流に発生し、さらに、二次コイル8側のリーケージイン
ダクタンスと浮遊分布容量の共振によって発生する振動
成分がトランジスタ7のオフ時以降のトランジスタ両端
間の電圧や一次コイル3の両端電圧や一次コイル3に流
れる電流にノイズとして現れるという問題がある。
【0008】また、この種の回路構成では、図7の
(d)に示すように、トランジスタ7の両端電圧が通常
の方形波スイッチングにより動作されるため、スイッチ
ング動作時に、ノイズが発生し易くなるとともに、零電
圧状態でのスイッチング動作が困難になり、スイッチン
グ損失(スイッチング時の電力損失)が大きくなるとい
う欠点がある。
【0009】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、前記スパイクノイズ
や振動成分のノイズを防止するとともに、スイッチング
損失を抑制することができる高電圧発生回路を提供する
ことにある。
【0010】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、駆動電源とグランドとの間にフライバックトラ
ンスの一次コイルと第1のスイッチと第2のスイッチと
の直列回路が介設され、第1のスイッチのオフ時のLC
共振回路のLC共振によってフライバックパルスを発生
させ、前記第2のスイッチのスイッチ制御によって前記
フライバックパルスの波高値を制御し、高圧出力電圧の
安定化を行う高電圧発生回路において、前記第2のスイ
ッチには回路特性改善用のコンデンサが並列に接続され
ていることを特徴として構成されている。
【0011】
【作用】上記構成の本発明において、回路動作中に、第
2のスイッチをオフしたとき、この第2のスイッチの周
りのリーケージインダクタンスと浮遊分布容量との共振
によりスパイクノイズが発生したり、フライバックトラ
ンスの二次コイル側のリーケージインダクタンスと浮遊
分布容量との共振によって発生する振動成分が一次コイ
ル側に影響を及ぼそうとしても、これらのスパイクノイ
ズや振動成分は第2のスイッチに並列に接続されている
回路特性改善用のコンデンサによって除去される。
【0012】また、第2のスイッチに回路特性改善用の
コンデンサが設けられることで、第2のスイッチのオン
・オフ時のスイッチ両端間電圧の変化はなだらかとなっ
て電圧共振スイッチング状態となり、これにより、零電
圧スイッチングが確保され、スイッチングノイズとスイ
ッチング損失の低減化が達成される。
【0013】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
1には本発明に係る高電圧発生回路の一実施例の回路構
成が示されている。本実施例が従来例と異なる特徴的な
ことは、第2のスイッチとして機能するトランジスタ7
に並列に回路特性改善用のコンンサ9を接続したことで
あり、それ以外の構成は従来例とほぼ同様である。
【0014】図1において、フライバックトランス11の
二次コイル8の高圧端側には分圧抵抗器26a,26bの直
列回路が接続されており、この分圧抵抗器26a,26bに
分圧されて高圧出力電圧EH が検出されている。この実
施例では、高圧出力電圧の検出信号と、水平ドライブ回
路(図示せず)からの水平ドライブ信号を利用してトラ
ンジスタ7の駆動パルス信号が作り出されている。
【0015】この駆動パルス信号を作り出すスイッチ制
御回路15は、積分回路28と、コンパレータ30と、エラー
アンプ31と、バッファアンプ(このバッファアンプは省
略してもよい)32と、電流増幅回路33とを有して構成さ
れている。積分回路28は図2の(a)に示す水平ドライ
ブ信号を積分して図2の(h)に示す積分波形を作り出
し、この信号をコンパレータ30のプラス側端子に加え
る。
【0016】一方、エラーアンプ31は定電圧電源35の基
準電圧と高圧出力電圧の検出信号とを比較し、高圧出力
電圧の降下量に応じた信号を出力する。つまり、高圧出
力電圧の降下量が大きいほど低いレベルとなる電圧信号
を出力する。この信号はバッファアンプ32で増幅された
後、前記コンパレータ30のマイナス側端子に加えられ
る。
【0017】コンパレータ30は積分回路28から加えられ
る積分出力と、バッファアンプ32から加えられる信号V
D とを比較し、図2の(h),(a)および(b)に示
すように、水平ドライブ信号の立ち上がり位置で立ち上
がり、積分波形とエラーアンプ信号VD の交点位置で立
ち下がるパルスドライブ信号を出力する。つまり、コン
パレータ30は高圧出力電圧の降下量が大きくなるにつれ
て(エラーアンプ信号VD のレベルが低くなるにつれ
て)オンのパルス幅を大きくし、オフのタイミングを遅
らせてオフ期間を短くしたパルスドライブ信号を作り出
し、これを電流増幅回路33に加えるのである。
【0018】電流増幅回路33はパルスドライブ信号を増
幅してトランジスタ7に加える。すなわち、高圧出力電
圧の降下量が大きくなるにつれてオフのタイミングを遅
らせてオフ期間を短くした図2の(b)に示す駆動パル
ス信号をトランジスタ7のベースに加えるのである。
【0019】この実施例は上記のように構成されてお
り、次に、図1の回路と図2のタイムチャートに基づき
高圧出力電圧の安定化動作を説明する。まず、トランジ
スタ1とトランジスタ7とが共にオンしているt0 〜t
1 の期間では、図2の(f)に示すように駆動電源10か
らトランジスタ7および一次コイル3を経てトランジス
タ1側に電流が時間の経過とともに増加する態様で流
れ、一次コイル3に駆動電源10の電磁エネルギが蓄積さ
れる。
【0020】次に、t1 〜t2 の期間ではトランジスタ
1がオン、トランジスタ7がオフしており、トランジス
タ7がt1 でオフすることにより、トランジスタ7を通
る電流の経路が遮断されるので、電流はダイオード2、
一次コイル3、トランジスタ1を順に経てダイオード2
に至る閉ループを還流し、電流エネルギは保持される。
また、前記t0 〜t1 の期間で時間と共に増加していた
一次コイル3に流れる電流はトランジスタ7がオフした
時点t1 でクランプされるので、このクランプされた一
定電流が前記閉ループを還流する。また、トランジスタ
7がオフしたときに、コンデンサ9と一次コイル3との
LC共振が行われ、図2の(d)および(e)に示すよ
うに、トランジスタ7の両端電圧と一次コイル3の両端
電圧が共振カーブに沿ってなだらかに変化する。
【0021】次に、t2 〜t3 の期間では、t2 の時点
でトランジスタ1がオフし、一次コイル3と共振コンデ
ンサ5との直列LC共振が開始し、一次コイル3に蓄積
された電磁エネルギは共振コンデンサ5に静電エネルギ
として変換されて行き、図2の(e)に示すようにフラ
イバックパルスが発生する。このフライバックパルス
は、一次コイル3の電磁エネルギが全て共振コンデンサ
5の静電エネルギに変換されたt3 でピークとなる。こ
のピークの後、t3 〜t4 の期間では、逆に、共振コン
デンサ5の静電エネルギが一次コイル3の電磁エネルギ
として逆変換されて行き、フライバックパルスの発生が
4 で終了するとともに、このt4 の時点でダンパーダ
イオード6がオンし、t4 〜t5 の期間ではグランド側
からダンパーダイオード6を通って一次コイル3側に電
流が流れる。また、トランジスタ7の両端電圧はt3
らt5 の直前の期間で、LC共振カーブに沿って減少し
て行き、t5 の手前の時点で零電圧となる。また、一次
コイル3の両端電圧はフライバックパルスの発生が終了
したt4 の時点からt5 の直前にかけて同様にLC共振
カーブに沿って減少する。回路動作がt5 に至ると、最
初のt0 の状態に一致し、以上の動作を繰り返すことに
より、回路動作が継続して行く。
【0022】本実施例は、トランジスタ7をオフするこ
とによって、一次コイル3に流れる電流の大きさをクラ
ンプするようにしたものであるから、前述の如く、高圧
出力電圧の降下量が大きくなるにつれてトランジスタ7
に加えられる駆動パルスのオフのタイミングが遅く制御
されることで、前記一次コイル3に流れる電流をクラン
プするクランプの時期も遅くなり、これにより、一次コ
イル3に流れる電流の大きさがその分大きくなり、一次
コイル3に蓄えられる電磁エネルギも大きくなる。した
がって、次に、トランジスタ1がオフするときに発生す
るフライバックパルスの波高値も大きくなる。このよう
に、高圧出力電圧の降下量が大きくなるほど発生するフ
ライバックパルスの波高値も大きくなり、高圧出力電圧
の降下量が小さくなると、発生するフライバックトラン
スの波高値も小さくなるので、高圧出力電圧の安定化が
効果的に行われる。
【0023】また、本実施例では、トランジスタ7に並
列に回路特性改善用のコンデンサ9を接続したものであ
るから、回路動作中に、たとえ、リード線のリーケージ
インダクタンスや浮遊分布容量のLC共振によってスパ
イクノイズが発生したり、フライバックトランス11側の
二次コイル8側で同様にリード等のリーケージインダク
タンスやその周りの浮遊分布容量とのLC共振による振
動成分が発生し、これがトランジスタ7側に影響を及ぼ
そうとしても、前記コンデンサ9はこれを消失除去する
ので、図2の(d),(e),(f)の各波形から明ら
かなように、トランジスタ7および一次コイル3の両端
電圧や一次コイル3に流れる電流にこれらのスパイクノ
イズや振動成分が現れることはなくなり、きれいな信号
波形が得られる。
【0024】また、トランジスタ7の両端電圧は図2の
(d)に示すようにコンデンサ9を設けることによって
電圧共振カーブに沿って立ち上がりと立ち下がりが行わ
れるので、従来例の図7の(d)に示すような方形波の
スイッチング動作でなく、台形状をした電圧共振スイッ
チング動作となり、かつ、図2の(e)に示す如く、一
次コイル3の両端電圧もその立ち上がりと立ち下がりは
電圧共振カーブに沿って緩やかに行われるので、トラン
ジスタ7のスイッチング動作が零電圧動作状態で行われ
ることとなり、これにより、スイッチングに際しての電
力損失を大幅に低減することができ、スイッチングノイ
ズの発生も抑制することができる。
【0025】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では第1のスイッチと第2のスイッチをそれぞれ
トランジスタ1,7で構成したが、これらのスイッチは
その一方又は両方をMOSFET等の他のスイッチ素子
を用いて構成することができる。
【0026】また、上記実施例では駆動電源10からグラ
ンドに向けて、第2のスイッチ、一次コイル3、第1の
スイッチの順に直列接続したが、これら回路素子の接続
順番は必ずしもこれに限定されることはなく、例えば、
図3に示すように、駆動電源10に一次コイル3を直列に
接続し、さらに一次コイル3に第1のスイッチを直列接
続し、さらに第1のスイッチに直列に第2のスイッチを
直列接続したものでもよい。
【0027】さらに、図4に示すように、共振コンデン
サを5aと5bの直列回路によって構成し、スイッチ16
のオン・オフ制御によって共振容量の大きさを可変し、
広範囲の周波数領域のマルチスキャンタイプのものに対
応することができる。
【0028】さらに、図5に示すように、共振コンデン
サ5に並列に偏向ヨークDYとS字補正コンデンサCS
との直列回路を接続し、偏向高圧一体型の回路構成とす
ることも可能である。
【0029】
【発明の効果】本発明は、高圧出力電圧の安定化制御を
行う第2のスイッチに並列に回路特性改善用のコンデン
サを接続したものであるから、この第2のスイッチの周
りのリード等のリーケージインダクタンスや浮遊分布容
量によるLC共振のスパイクノイズや、フライバックト
ランスの二次コイル側から同様にリーケージインダクタ
ンスや浮遊分布容量によるLC共振の振動成分が作用し
ても、これらのスパイクノイズや振動成分を前記コンデ
ンサにより効果的に消失除去することができるので、こ
れらノイズのない陰極線管の高精細な高画質の画面を得
ることができる。
【0030】また、第2のスイッチのスイッチ動作時に
は、前記回路特性改善用のコンデンサを設けたことによ
り、スイッチ両端電圧の立ち上がりおよび立ち下がりが
電圧共振カーブに沿って緩やかに行われるので、スイッ
チ動作が零電圧状態で行われることとなり、これによ
り、スイッチ動作時の電力損失を大幅に低減することが
できるとともに、スイッチノイズを抑制することができ
る。
【0031】しかも、コンデンサ1個を第2のスイッチ
に並列に接続するだけの簡単な構成で従来例に比べ格段
の回路特性の改善が図れることとなり、本発明の優れた
高電圧発生回路を容易に製造することができ、しかも安
価に提供することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る高電圧発生回路の一実施例を示す
回路図である。
【図2】同実施例の回路各部のタイムチャートである。
【図3】本発明に係る高電圧発生回路の他の実施例の説
明図である。
【図4】本発明のさらに他の実施例の回路図である。
【図5】本発明のさらに他の実施例の回路図である。
【図6】従来の高電圧発生回路の回路説明図である。
【図7】従来例の回路各部のタイムチャートである。
【符号の説明】
1,7 トランジスタ 3 一次コイル 9 コンデンサ 10 駆動電源 11 フライバックトランス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 最上 克紀 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 駆動電源とグランドとの間にフライバッ
    クトランスの一次コイルと第1のスイッチと第2のスイ
    ッチとの直列回路が介設され、第1のスイッチのオフ時
    のLC共振回路のLC共振によってフライバックパルス
    を発生させ、前記第2のスイッチのスイッチ制御によっ
    て前記フライバックパルスの波高値を制御し、高圧出力
    電圧の安定化を行う高電圧発生回路において、前記第2
    のスイッチには回路特性改善用のコンデンサが並列に接
    続されていることを特徴とする高電圧発生回路。
JP25595092A 1992-08-31 1992-08-31 高電圧発生回路 Pending JPH0686085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25595092A JPH0686085A (ja) 1992-08-31 1992-08-31 高電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25595092A JPH0686085A (ja) 1992-08-31 1992-08-31 高電圧発生回路

Publications (1)

Publication Number Publication Date
JPH0686085A true JPH0686085A (ja) 1994-03-25

Family

ID=17285834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25595092A Pending JPH0686085A (ja) 1992-08-31 1992-08-31 高電圧発生回路

Country Status (1)

Country Link
JP (1) JPH0686085A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308477A (ja) * 1998-04-24 1999-11-05 Murata Mfg Co Ltd 偏向高圧一体型電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308477A (ja) * 1998-04-24 1999-11-05 Murata Mfg Co Ltd 偏向高圧一体型電源装置

Similar Documents

Publication Publication Date Title
KR100219314B1 (ko) 공진형 전원 회로
JP2650569B2 (ja) 高電圧発生回路
JP3097315B2 (ja) 高電圧発生回路
JPH0686085A (ja) 高電圧発生回路
KR900005363B1 (ko) 음극선관을 위한 수평 출력회로
JP2531008B2 (ja) 共振型電源回路
JP2650566B2 (ja) 高電圧発生回路
US20030095420A1 (en) Resonant power supply circuit
JP3239647B2 (ja) 高電圧発生回路
JP2595532Y2 (ja) 高電圧発生回路
JPH07222021A (ja) 高圧電源装置
JP2570262B2 (ja) 水平偏向回路
JP3988297B2 (ja) 高圧電源回路
JPH06178136A (ja) 共振型電源回路
JP3185172B2 (ja) 高圧発生用共振型電源回路
JPH0630291A (ja) 高電圧発生回路
JP2650567B2 (ja) 高電圧発生回路
JPH11127364A (ja) 水平偏向回路
JPH07177739A (ja) 高圧発生回路
JPH11341298A (ja) 水平偏向回路
JPH05300392A (ja) 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路
JP3379161B2 (ja) 高圧電源回路
JPH11317884A (ja) 水平偏向回路
JP2000341946A (ja) 高圧発生用共振型電源回路の動作方法
JPH0698190A (ja) 高電圧発生回路