JPH11341298A - 水平偏向回路 - Google Patents

Abstract

(57)【要約】 【課題】 水平偏向出力の安定動作を可能にする。 【解決手段】 第１のスイッチング素子１１、第１のダ
ンパーダイオード１２及び第１の共振コンデンサ１３か
らなる第１の並列回路と、第２のスイッチング素子２
１、第２のダンパーダイオード２２及び第２の共振コン
デンサ２３からなる第２の並列回路と、上記第２の並列
回路に接続される水平偏向ヨーク２と、誘導起電圧を発
生するフライバックトランスと１を有し、上記第１及び
第２の並列回路からのパルスを合成して偏向電流を発生
するものであって、入力される水平偏向ドライブ信号を
積分する第２の積分回路１６と、上記積分回路１６から
の信号を第１及び第２のレベルとそれぞれ比較・ラッチ
する第１の比較・ラッチ回路及び第２の比較・ラッチ回
路１７，２７と、上記第１及び第２のスイッチング素子
１１，２１を駆動する第１及び第２のドライブ回路１
９，２９と、上記第２のレベルを制御する制御手段とを
有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は陰極線管（cathode
ray tube;CRT）を用いたテレビジョンディスプレイ装置
に用いられる水平偏向回路に関する。

【０００２】

【従来の技術】一般のテレビジョン受像機に使用されて
いる水平偏向回路は、図８に示すように、ダイオード変
調回路でピンクッション歪みを補正しながら水平偏向ヨ
ークに鋸歯状波電流を供給すると共に、陰極線管（cath
ode ray tube;CRT）に供給する高電圧を発生するフライ
バックトランスを負荷とする回路構成をとっている。

【０００３】また一般に、水平出力用のスイッチング素
子としてはトランジスタを使用しているので、図８に示
すようなトランジスタを用いた水平偏向回路で水平偏向
の基本動作の説明をする。

【０００４】図８において、ベースに正極性の水平ドラ
イバパルスが加わり水平出力トランジスタ１３１がオン
すると、フライバックトランス１３６の１次コイルを介
してコレクタ電流が直線的に増加しながら流れ、水平偏
向ヨーク１３４に正の偏向電流が流れる。つぎに、水平
出力とトランジスタ１３１がオフされると、コレクタ電
流は０となるが、フライバックトランス１３６の１次コ
イルと水平偏向ヨーク１３４の合成インダクタンスと共
振コンデンサ１３３が共振しながら、水平偏向ヨーク１
３４から共振コンデンサ１３３に充電電流が流れ込み、
つぎにはそれを放電する放電電流が水平偏向ヨーク１３
４に流れ込む。しかし、ダンパーダイオード１３２が水
平偏向ヨーク１３４に接続されているために、この共振
現象はこの段階で停止して、水平偏向ヨーク１３４から
の逆方向電流は共振コンデンサ１３３には流れず、ダン
パーダイオード１３２を流れる。

【０００５】上述の動作を数式的に下記に示す。ここ
で、水平偏向ヨーク１３４に流れる水平偏向電流Ｉの最
大振幅（ピークツーピーク（peak to peak）値、以下Ｐ
Ｐ値と記す。）をＩｐｐ、水平偏向ヨーク１３４の両端
にかかる電圧Ｖの最大電圧をＶｐ、水平偏向ヨーク３４
のインダクタンスをＬ、水平帰線（以下、リトレースと
記す。）期間をＴｒｅとすると、 Ｖ＝Ｌ（ｄＩ／ｄｔ） …（１） リトレースパルスが正弦波曲線で近似できる場合は Ｖｐ＝（π／２）ＬＩｐｐ／Ｔｒｅ …（２） となる。

【０００６】一方、使用するＣＲＴと水平偏向ヨーク１
３４が決定されると、その水平偏向ヨーク１３４で電子
ビームを走査するために必要となる偏向磁界のエネルギ
ーはＣＲＴの形状や高圧条件等で一義的に決まってしま
う。インダクタンスＬに流れる電流Ｉの有する磁気的エ
ネルギーは（１／２）ＬＩ2であるから、ＬＩｐｐ2はこ
の水平偏向ヨーク３４の偏向能率を表すものとなる。こ
の偏向能率をＷとする と、 ＬＩｐｐ2＝Ｗ …（３） （２）、（３）式より ＩｐｐＶｐ＝（π／２）Ｗ／Ｔｒｅ …（４） （４）式において、Ｗ、Ｔｒｅを一定とすると、水平偏
向電流Ｉｐｐは水平偏向ヨーク１３４両端のリトレース
パルス電圧Ｖｐに反比例する。

【０００７】図８に示すような従来から使用されている
水平偏向回路では、リトレース期間のＶｐはスイッチン
グ素子の両端電圧より必ず小さくなるので、Ｖｐはスイ
ッチング素子の制約を受ける。従って、たとえばフリッ
カーフリーのテレビジョン受像機のように水平偏向周波
数が通常の２倍となる場合、Ｔｒｅが１／２となるの
で、スイッチング素子の耐圧性能からみてＶｐを変えな
いとすれば，Ｉｐｐは２倍になり、これによる回路の各
素子における電力ロスが増加する。この対策により、各
素子をはじめ回路コストの上昇を余儀なくされる。

【０００８】

【発明が解決しようとする課題】本発明は上述のような
問題を解決するためになされたもので、水平偏向ヨーク
にかかるリトレースパルス電圧を大きくとり、偏向電流
を小さくすると共に、水平方向の画サイズ調整、及び歪
み補正を容易に行うことができる水平偏向回路を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る水平偏向回路は、第１のスイッチン
グ素子、第１のダンパーダイオード及び第１の共振コン
デンサが並列に接続されてその一端が接地された、第１
のパルスを発生する第１の並列回路と、第２のスイッチ
ング素子、第２のダンパーダイオード及び第２の共振コ
ンデンサが並列に接続されてその一端が上記第１の並列
回路の他端に接続された、第２のパルスを発生する第２
の並列回路と、上記第２の並列回路の他端に一端を接続
される水平偏向ヨークと、直流電源との間に接続されて
誘導起電圧を発生するフライバックトランスとを有し、
上記第１の並列回路からの第１のパルス及び上記第２の
並列回路からの第２のパルスを合成して上記水平偏向ヨ
ークを駆動する偏向電流を発生する水平偏向回路であっ
て、入力される水平偏向ドライブ信号を積分する積分回
路と、上記積分回路からの信号を第１のレベルと比較・
ラッチする第１の比較・ラッチ回路と、上記積分回路か
らの信号を第２のレベルと比較・ラッチする第２の比較
・ラッチ回路と、上記第１の比較・ラッチ回路における
比較・ラッチの結果に応じて上記第１のスイッチング素
子を駆動する第１のドライブ回路と、上記第２の比較・
ラッチ回路における比較・ラッチの結果に応じて上記第
２のスイッチング素子を駆動する第２のドライブ回路
と、上記第２のレベルを制御する制御手段とを有するも
のである。

【００１０】すなわち、本発明に係る水平偏向回路は、
水平偏向ドライブ信号である水平ドライブパルスを積分
した積分波形について、上記積分波形と第１の基準電位
とを比較・ラッチする第１の比較・ラッチ回路と、上記
積分波形と第２の基準電位とを比較する第２の比較・ラ
ッチ回路とにより上記第１のスイッチング素子及び上記
第２のスイッチング素子のドライブ信号を生成する。こ
こで、第２の基準電位を制御することにより、第１のス
イッチング素子を駆動するドライブ信号に対して第２の
スイッチング素子を駆動するドライブ信号のタイミング
を相対的に調整する。

【００１１】また、第１のスイッチング素子と第２のス
イッチング素子をドライブするための異なる２つのドラ
イブ波形を元の同一波形から同じ回路構成で生成するよ
うに構成し、元の水平ドライブ波形から時間的に遅れた
タイミングで第１のスイッチング素子と第２のスイッチ
ング素子のオフタイミングを決定するためのパルスを形
成するものである。

【００１２】

【発明の実施の形態】以下、本発明に係る水平偏向回路
の実施の形態について、図面を参照して詳細に説明す
る。

【００１３】本発明に係る水平偏向回路の実施の形態と
しての水平ドライブ回路は、図１に示すように構成され
る。

【００１４】ここで、本発明に係る水平ドライブ回路の
説明の便宜のために、先に特願平９−２２１３６６号明
細書中に示した水平ドライブ回路について図２を参照し
ながら説明する。この図２に示された水平ドライブ回路
は、本発明に係る水平ドライブ回路の主要部分と共通す
るものである。

【００１５】図２の水平ドライブ回路は、一端を接地さ
れた第１のスイッチング素子１１１、第１のダンパーダ
イオード１１２及び第１の共振コンデンサ１１３が並列
に接続された第１の並列回路と、他端が第１の並列回路
の他端に接続された、第２のスイッチング素子１２１、
第２のダンパーダイオード１２２及び第２の共振コンデ
ンサ１２３が並列に接続されてなる第２の並列回路とを
有している。

【００１６】また、図２の水平ドライブ回路は、第１の
並列回路の他端及び第２の並列回路の一端と電源ライン
との間に接続されるフライバックトランス１０１と、第
２の並列回路の他端に一端を接続されて他端を接地され
る共振コンデンサ１０４と、第２の並列回路の他端に一
端を接続される水平偏向ヨーク１０２と、この水平偏向
ヨーク１０２の他端に一端を接続されて他端を接地され
るＳ字コンデンサ１０３とを有している。

【００１７】そして、図２の水平ドライブ回路は、第１
の並列回路からの第１のパルスを検出する第１のパルス
読み取り回路１１４と、第２の並列回路からの第２のパ
ルスを読み取る第２のパルス読み取り回路１２４と、第
１のパルス読み取り回路１１４及び第２のパルス読み取
り回路１２４にてそれぞれ検出したパルスに基づいて第
２のスイッチング素子を駆動制御するスイッチング素子
制御回路１４０とを有している。

【００１８】上記スイッチング素子制御回路１４０は、
第１のパルス読み取り回路１１４及び第２のパルス読み
取り回路１２４からの信号を引き算する引き算回路１４
１と、引き算器１４１にて引き算されたデータと外部か
ら供給される振幅コントロール電圧との比較を行う比較
器１４２と、比較器１４２からのデータを積分する積分
器１４３と、積分器１４３からの位相の調整を行う位相
調整器１４４と、位相調整器１４４からのデータに基づ
いてドライブ波形を発生するドライブ波形を発生器１４
５とを備えている。

【００１９】上記水平偏向ヨーク１０２には、第１の並
列回路からの第１のパルス及び上記第２の並列回路から
の第２のパルスの合成パルスが印加され、この合成パル
スにより水平ドライブが行われる。

【００２０】詳しくは、水平ドライブ信号が水平出力の
第１のスイッチング素子１１１に入力し、水平出力の第
１のスイッチング素子１１１をオンさせると同時に、ス
イッチング素子制御回路１４０も動作して第２のスイッ
チング素子１２１もオンさせ、これら第１のスイッチン
グ素子１１１及び第２のスイッチング素子１２１ともに
導通状態となり、水平偏向ヨーク１０２に偏向電流が流
れる。

【００２１】一方、第１のスイッチング素子１１１は、
第２のスイッチング素子１２１より先にオフするが、こ
れによって水平帰線期間であるリトレース区間が始ま
る。このリトリース区間内に第２のスイッチング素子１
２１をスイッチング素子制御回路１４０によりオン／オ
フ制御させる。

【００２２】これら一連の動作を、図３に示す波形を参
照して説明する。トレース区間ａは、第１のスイッチン
グ素子１１１及び第２のスイッチング素子１２１の両方
が導通している状態である。この時は、水平偏向ヨーク
１０２を流れる偏向電流及びフライバックトランス１０
１を流れるフライバックトランス電流はともに、それぞ
れＳ字コンデンサ１０３の両端電圧、電源電圧に応じた
傾きで増加する。この時の偏向電流の波形を図３（ｄ）
に示す。

【００２３】リトレース区間に入るには、水平ドライブ
信号により、まず第１のスイッチング素子１１１をオフ
する。この時には、まだ第２のスイッチング素子１２１
が導通している。この時フライバックトランス１０１や
水平偏向ヨーク１０２に流れていた電流は共振コンデン
サ１０４，１１３に流れ込み、共振コンデンサ１０３，
１１３の両端に電圧を生じ、それによって電流は反転動
作を開始する。すなわち、共振動作を始め、その電圧、
電流波形が図３の区間ｂとなる。

【００２４】リトレース区間の後半、偏向電流が０に達
した保ち、第２のスイッチング素子１２１をオフにして
も第２のダンパーダイオード１２２があるために、リト
レースの前半まで偏向電流が０に達する間に第２のスイ
ッチング素子１２１をオフにしたときに、水平偏向ヨー
ク１０２に直列にもう一つの共振コンデンサ１２３が接
続されたことになる。

【００２５】そして、偏向電流が共振コンデンサ１２３
にも流れ込むので共振コンデンサ１２３の両端にも電流
を生じるようになり、図３（ａ）に示すように、水平偏
向ヨーク１０２の両端には、第１のスイッチング素子１
１１の両端のパルスより大きなパルス電圧をかけること
ができる。

【００２６】ここで、第１のスイッチング素子１１１の
両端のリトレースパルス電圧のピーク値は、電源電圧、
リトレース時間及びトレース時間の比で一義的に決ま
り、一定となるので、図３（ｂ）に示すように、このパ
ルスをフライバックトランス１０１で昇圧して、ＣＲＴ
の電子銃に用いる高電圧とすることができる。

【００２７】リトレース区間は共振コンデンサ１０４，
１１４，１２４に流れ込んでいた電荷が全て流れ出て両
端電圧が０となったとき第１のダンパーダイオード１１
２及び第２のダンパーダイオード１２２が自動的に導通
して終了する。ここで、第１のダンパーダイオード１１
２及び第２のダンパーダイオード１２２は、簡単のため
理想的ダイオードとする。

【００２８】ここで、第１の共振コンデンサ１１３に流
れ込む電流は、第２の共振コンデンサ１２３に流れ込む
電流より常に少ないので、第２の共振コンデンサ１２３
の方が早く電荷がなくなり、第２のダンパーダイオード
１２２の方が第１のダンパーダイオード１１２より早く
導通する。

【００２９】このために、図３（ｂ）及び（ｃ）の区間
ｃに示すように、第２のスイッチング素子１２１の両端
に生じるパルスの方が第１のスイッチング素子１１１の
両端に生じるパルスより幅が細くなる。

【００３０】さらに、スイッチング素子１２１のオフタ
イミングを遅らせると、共振コンデンサ１２３に流れ込
む電流はさらに少なくなるので、この時第２のスイッチ
ング素子１２１の両端のパルスは、パルス幅がさらに細
くなり、パルス高も低いものとなる。

【００３１】つまり、第２のスイッチング素子１２１の
オフタイミングの位相をコントロールすることにより、
水平偏向ヨーク１０２の両端にかかるリトレースパルス
電圧をコントロールすることができ、結果的に偏向電流
の振幅を可変することもできる。

【００３２】さらに、こうして第２のダンパーダイオー
ド１２２が導通してしまうと、共振コンデンサ１０４，
１１３の両端電圧が０となるまで通常の偏向回路と同様
にリトレース動作を続け、リトレース終了と共にトレー
ス期間ｅに入る。

【００３３】このトレース区間ｅにおいては、図３
（ｄ）に示すように、水平偏向ヨーク１０２から第１の
ダンパーダイオード１１２及び第２のダンパーダイオー
ド１２２の純方向に水平偏向電流が流れる。そしてこの
間に、第１のスイッチング素子１１１及び第２のスイッ
チング素子１２１を導通状態にしておき、つぎのトレー
ス期間ａに備える。

【００３４】このように、水平偏向電流は区間ａ，ｂ，
ｃ，ｄ，ｅを繰り返すことで、水平偏向ヨーク１０２は
水平偏向磁界を形成する。

【００３５】つぎに、スイッチング素子のオフタイミン
グを制御することにより、水平偏向電流の振幅を可変し
て、ピンクッション歪みや水平の画サイズ調整を行う方
法について、詳細な説明を行う。

【００３６】水平偏向電流の最大振幅（ＰＰ値）Ｉｐｐ
はリトレース期間の水平偏向ヨークの両端にかかるリト
レースパルス電圧の積分値に比例する。ところが、この
リトレースパルス電圧は１２００〜２２００ボルト位あ
るので、これを処理可能な低電圧に分圧して、この電圧
と水平偏向の振幅を表す基準電圧とを比較し、その差分
を積分した上で、この積分値が０となるように、スイッ
チング素子のドライブ信号にフィードバックをかけて、
精度高く、水平偏向電流のＩｐｐを制御しようとするも
のである。この実施の形態例の一例が図２に示すスイッ
チイング素子制御回路１４０である。

【００３７】図２において、第１のパルス読み取り回路
１１４にて第１の並列回路にて発生された第１のパルス
を読み取り、第２のパルス読みより回路１２４にて第２
の配列回路にて発生された第２のパルスを読み取る。

【００３８】なお、これら第１のパルス読み取り回路１
１４及び第２のパルス読み取り回路１２４は、コンデン
サ分割等を用いて、リトレースパルス電圧を分圧したも
のである。

【００３９】これら第１のパルス読み取り回路１１４及
び第２のパルス読み取り回路１２４にて検出した信号を
スイッチング素子制御回路４０に入力する。

【００４０】そして、スイッチング素子制御回路１４０
においては、演算増幅器等の引き算器１４１を用いて、
第１の並列回路の第１のスイッチング素子１１１のリト
レースパルス電圧の分圧値から第２の並列回路の第２の
スイッチング素子１２１のリトレースパルス電圧の分圧
値を引き算した差電圧を得る。

【００４１】この差電圧と所定の水平振幅に対応する振
幅コントロール電圧とを比較器１４２で比較する。この
振幅コントロール電圧は通常、ピンクッション歪みを補
正するためのパラボラ状の電圧が加算されている。

【００４２】そして、比較された電圧は積分器１４３で
積分されて直流電圧となり、第２のスイッチング素子１
２１のドライブ信号の位相、具体的にはオフのタイミン
グを調整する信号として位相調整器１４４に入力され
る。

【００４３】位相調整器１４４で形成されたタイミング
パルスはドライブ波形発生器１４５において、第２のス
イッチング素子１２１をドライブするのに十分なドライ
ブ信号を形成する。

【００４４】このようなスイッチング素子制御回路１４
０によるフィードバックループにより、第２のスイッチ
ング素子１２１はオフタイミングを制御しつつ、偏向電
流を出力する。

【００４５】以上は、オフタイミングの閉ループ制御系
が安定動作の状態にある場合の動作であるが、回路構成
によっては、電源投入時の立ち上がり時等の過渡期に
は、異なる動作をすることがあるので、注意を要する。

【００４６】すなわち、このスイッチング素子制御回路
１４０を含んで構成されるスイッチング素子制御系にお
いて、第１のスイッチング素子１１１のリトレースパル
スの電圧波形の分圧値から第２のスイッチング素子１２
１のリトレースパルスの電圧波形の分圧値を差し引いた
面積は、偏向電流の振幅に対して、線形に変化する。

【００４７】そして、電源の立ち上がり時は、その差し
引きの面積がある大きさに達するまで第２のスイッチン
グ素子２１の両端にリトレースパルスが生じないように
フィードバックループが動作する。

【００４８】換言すると、第１のスイッチング素子１１
の両端のリトレースパルスがある所定の波高値に達する
までは第２のスイッチング素子２１の両端にリトレース
パルスは発生しないので、安定した立ち上がりとなる。

【００４９】しかしながら、図２に示した水平偏向回路
によると、一般的に第２のスイッチング素子のオフタイ
ミングが第１のスイッチング素子のオフタイミングより
も遅いはずのものが、第２のスイッチング素子のオフタ
イミングが第１のスイッチング素子のタイミングよりも
早くなった場合について改善の余地が残されていた。

【００５０】本発明は、図２に示された水平偏向回路の
水平偏向電流を発生する要部を流用して第２のスイッチ
ング素子のオフタイミングが第１のスイッチング素子の
オフタイミングよりも早くなった場合にも、安定に動作
するような水平偏向回路を提供するものである。

【００５１】本発明に係る水平偏向回路の実施の形態と
しての水平ドライブ回路について説明する。

【００５２】本発明の実施の形態の水平ドライブ回路
は、図１に示したように、一端を接地された第１のスイ
ッチング素子１１、第１のダンパーダイオード１２及び
第１の共振コンデンサ１３が並列に接続された第１の並
列回路と、一端が第１の並列回路の他端に接続された、
第２のスイッチング素子２１、第２のダンパーダイオー
ド２２及び第２の共振コンデンサ２３が並列に接続され
てなる第２の並列回路とを有している。

【００５３】また、水平ドライブ回路は、第１の並列回
路の他端及び第２の並列回路の一端と電源ラインとの間
に接続されるフライバックトランス１と、第２の並列回
路の他端に一端を接続される水平偏向ヨーク２と、この
水平偏向ヨーク２の他端に一端を接続されて他端を接地
されるＳ字コンデンサ３とを有している。

【００５４】さらに、水平ドライブ回路は、第１の並列
回路からの第１のパルスを検出する第１のパルス読み取
り回路１４と、第２の並列回路からの第２のパルスを読
み取る第２のパルス読み取り回路２４とを有している。

【００５５】そして、水平ドライブ回路は、第１のパル
ス読み取り回路１４にて検出した第１のパルス及び第２
のパルス読み取り回路２４にて検出した第２のパルスを
比較しする比較した結果を、外部からの振幅コントロー
ル信号に応じて処理する比較器３１と、比較器３１から
の信号を積分する積分回路３２とを有している。

【００５６】また、水平ドライブ回路は、水平ドライブ
信号を反転する第１の反転回路１５と、上記水平ドライ
ブ信号を反転する第２の反転回路２０と、第２の反転回
路２０からの信号をさらに反転する第３の反転回路２５
と、第１の反転回路１５からの信号を積分する第１の積
分回路１６と、第３の反転回路２５からの信号を積分す
る第２の積分回路２６とを有している。

【００５７】さらに、水平ドライブ回路は、第１の積分
回路１６及び第２の積分回路２６からの信号を基準電位
源１８からの基準電位Ｖ１を基準として比較・ラッチを
行う第１の比較・ラッチ回路１７と、第１の比較・ラッ
チ回路１７からの出力に応じて第１のスイッチング素子
１１を駆動する第１のドライブ回路１９とを有してい
る。

【００５８】そして、水平ドライブ回路は、第１の積分
回路１６及び第２の積分回路２６からの信号を基準電位
源２８からの基準電位Ｖ２を基準として比較・ラッチを
行う第２の比較・ラッチ回路２７と、第２の比較・ラッ
チ回路２７からの出力に応じて第２のスイッチング素子
２１を駆動する第２のドライブ回路２９とを有してい
る。

【００５９】続いて、図１に概略的な構成を示した水平
ドライブ回路の具体的な構成を、図４に示す回路図を参
照して説明する。

【００６０】この水平ドライブ回路においては、第１の
スイッチング素子１１及び第２のスイッチング素子２１
には、ともにトランジスタが用いられている。

【００６１】第１の反転回路１５、第２の反転回路２０
及び第３の反転回路２５においては、反転出力は、エミ
ッタ接地されたトランジスタのコレクタ抵抗により取り
出されている。

【００６２】第１の積分回路１６及び第２の積分回路２
６においては、第１の反転回路１５及び第３の積分回路
２５からの反転出力をそれぞれコンデンサにて積分して
出力としている。

【００６３】第１の比較・ラッチ回路１７及び第２の比
較・ラッチ回路２７においては、第１の積分回路１６及
び第２の積分回路２６からの出力をそれぞれコンパレー
タにて第１の基準電位Ｖ１及び第２の基準電位Ｖ２とそ
れぞれ比較し、コンパレータからの出力をそれぞれトラ
ンジスタで構成されるラッチ回路でラッチしている。

【００６４】図１に示した第１の基準電位源１８からの
第１の基準電位Ｖ１は、ここでは９Ｖの直流電源から抵
抗分割による分圧により得ている。また、第２の基準電
位源２８からの第２の基準電位Ｖ２は、９Ｖの直流電源
から抵抗分割による分圧により得た電位に積分回路３２
からの信号電圧を重畳したものとなっている。

【００６５】第１のドライブ回路１９及び第２のドライ
ブ回路２９は、第１の比較ラッチ回路１７及び第２の比
較ラッチ回路２７からの出力をそれぞれ２段のトランジ
スタで増幅した出力をトランスを介して第１のスイッチ
ング素子１１及び第２のスイッチング素子２１に与え、
これら第１のスイッチング素子１１１及び第２のスイッ
チング素子１２１を駆動している。

【００６６】続いて、水平ドライブ回路の動作について
説明する。

【００６７】水平偏向ドライブ回路の第１の反転回路１
５には、図５中のＡに示すような水平ドライブ（ＨＤ）
信号が外部から入力される。この水平ドライブ信号は、
第１の反転回路１５によって反転され、第１の積分回路
１６にて積分され、図５中のＣに示すような波形とな
る。

【００６８】一方、水平偏向ドライブ回路の第２の反転
回路２０にも、図５中のＡに示した水平ドライブ信号が
外部から入力される。この水平ドライブ信号は、図５中
のＢに示すように第２の反転回路２０にて反転される。
この第２の反転回路２０にて反転された水平ドライブ信
号は、第３の反転回路２５にてさらに反転されて、第２
の積分回路２６にて積分され、図５中のＤに示すような
波形となる。

【００６９】第１の積分回路１６からの出力は、第１の
比較・ラッチ回路１７のコンパレータ１７ａの反転入力
に入力されると同時に、第２の比較・ラッチ回路２７の
コンパレータ２７ａの反転入力にも入力される。

【００７０】第１の比較・ラッチ回路１７のコンパレー
タ１７ａの非反転入力には、第１の基準電位発生源１８
からの基準電位Ｖ１が入力される。同様に、第２の比較
・ラッチ回路２７のコンパレータ２７ａの非反転入力に
は、第２の基準電位源２８からの基準電位Ｖ２が入力さ
れる。

【００７１】ここで、基準電位Ｖ２には、積分回路３２
からの水平画サイズ、ピン歪補正、その他の画歪を補正
するための波形が重畳されている。

【００７２】第１の比較・ラッチ回路１７のコンパレー
タ１７ａにおいては、反転入力に入力された第１の積分
回路１６からの出力及び非反転入力に入力された基準電
位Ｖ１を比較した結果、図５中のＥに示すような波形が
出力される。

【００７３】第２の比較・ラッチ回路２７のコンパレー
タ２７ａにおいては、反転入力に入力された第１の積分
回路１６からの出力及び非反転入力に入力された基準電
位Ｖ２を比較した結果、図５中のＦに示すような波形が
出力される。

【００７４】第２の積分回路２６からの出力は、第１の
比較・ラッチ回路１７のコンパレータ１７ｂの反転入力
に入力されると同時に、第２の比較・ラッチ回路２７の
コンパレータ２７ｂの反転入力にも入力される。

【００７５】第１の比較・ラッチ回路１７のコンパレー
タ１７ｂにおいては、反転入力に入力された第２の積分
回路２６からの出力及び非反転入力に入力された基準電
位Ｖ１を比較した結果、図５中のＧに示すような波形が
出力される。

【００７６】第２の比較・ラッチ回路２７のコンパレー
タ２７ｂにおいては、反転入力に入力された第２の積分
回路２６からの出力及び非反転入力に入力された基準電
位Ｖ２を比較した結果、図５中のＨに示すような波形が
出力される。

【００７７】第１の比較・ラッチ回路１７において、コ
ンパレータ１７ａから出力される図５中のＥに示す波
形、及びコンパレータ１７ｂから出力される図５中のＧ
に示す波形は、トランジスタ１７ｃ，１７ｄを含むラッ
チ回路にてラッチされ、図５中のＩに示す波形が出力さ
れる。

【００７８】第２の比較・ラッチ回路２７において、コ
ンパレータ２７ａから出力される図５中のＦに示す波
形、及びコンパレータ２７ｂから出力される図５中のＨ
に示す波形は、トランジスタ２７ｃ，２７ｄを含むラッ
チ回路にてラッチされ、図５中のＨに示す波形の信号が
出力される。

【００７９】第１の比較・ラッチ回路１７及び第２の比
較・ラッチ回路２７からの出力は、それぞれ第１のスイ
ッチング素子１１及び第２のスイッチング素子２１のド
ライブ信号となる。すなわち、第１のドライブ回路１９
及び第２のドライブ回路２９は、それぞれ第１の比較・
ラッチ回路１７及び第２の比較・ラッチ回路２７からの
出力に応じて、第１のスイッチング素子１１及び第２の
スイッチング素子２１を駆動する。

【００８０】第１のドライブ回路１９による第１のスイ
ッチング素子１１の駆動により、図５中のＫに示すよう
な第１のパルスが生成される。また、第２のドライブ回
路２９による第２のスイッチング素子２１に駆動によ
り、図５中のＬに示すような第２のパルスが生成され
る。そして、これら第１のパルス及び第２のパルスを合
成したパルスが、水平偏向ヨーク１０２に印加される。

【００８１】なお、図５中のＫ及びＬ中のｔ１及びｔ２
は、第１のスイッチング素子１１及び第２のスイッチン
グ素子２１のストレージタイムである。

【００８２】この水平ドライブ回路では、第２のスイッ
チング素子２１のオフタイミングにより、水平の画サイ
ズ、及びピン歪補正を行っている。

【００８３】通常の動作状態では、第２のスイッチング
素子２１のオフタイミングは、第１のスイッチング素子
１１のオフタイミングより遅いが、このタイミングは例
えばトランジスタのストレージタイムなどの影響によっ
て場合によっては逆転する場合もある。

【００８４】しかし、このような回路構成とすることに
より、タイミングが逆転した場合でも第２のスイッチン
グ素子２１の制御が可能となる。

【００８５】すなわち、第１のスイッチング素子１１の
ドライブを水平ドライブのタイミングを用いて直接行
い、第２のスイッチング素子２１のドライブパルスはそ
の水平ドライブを積分、及び比較等によって生成した場
合には第２の、スイッチング素子２１のオフタイミング
は、絶対的に第１のスイッチング素子１１のオフタイミ
ングよりも後ろになければ制御が不可能となる。

【００８６】しかし、本発明にかかる水平偏向回路にお
いては、水平偏向ドライブ信号である水平ドライブパル
スを積分した積分波形について、上記積分波形と第１の
基準電位とを比較・ラッチする第１の比較・ラッチ回路
と、上記積分波形と第２の基準電位とを比較する第２の
比較・ラッチ回路とにより上記第１のスイッチング素子
及び上記第２のスイッチング素子のドライブ信号をそれ
ぞれ生成し、第２の基準電位を制御することにより、第
１のスイッチング素子を駆動するドライブ信号に対して
第２のスイッチング素子を駆動するドライブ信号のタイ
ミングを相対的に調整することにより、図２の水平偏向
回路に見られた不具合を解消している。

【００８７】また、第１のスイッチング素子１１と第２
のスイッチング素子２１のドライブパルスの生成の方法
が、同じ構成となっている。

【００８８】このため、電源オン時、チャンネル切り換
え時のような通常以外の動作時、その他の不具合が発生
したときでも、第１の比較・ラッチ回路１７及び第２の
比較・ラッチ回路２７からのドライブパルスは同様の動
作を行う。

【００８９】したがって、第１のスイッチング素子１１
と第２のスイッチング素子２１の動作はきわめて安定と
なる。

【００９０】図２の水平ドライブ回路は、第２のスイッ
チング素子２１をドライブするためのパルスに元の水平
偏向ドライブパルスを直接用いていた。あるいは、第１
のスイッチング素子１１をドライブするためのパルス
と、第２のスイッチング素子２１をドライブするための
パルスを別々に形成していた。

【００９１】これに比べて、上述の水平ドライブ回路に
おいては、一般的に第２のスイッチング素子２１のオフ
タイミングが第１のスイッチング素子１１のオフタイミ
ングより遅いはずのものが、第２のスイッチング素子２
１のオフタイミングが第１のスイッチング素子１１のオ
フタイミングよりも早くなった場合にも制御を可能と
し、また、定常状態以外の動作条件下においても第１の
スイッチング素子１１１と第２のスイッチング素子１２
１のドライブパルスが同じ条件下で変動するように構成
することにより、回路動作の安定性を増した水平偏向回
路を提供する。

【００９２】上述のように、本発明によると、スイッチ
ング素子のオフタイミングがスイッチング素子よりも後
ろでなければならないという制約がなくなり、どちらの
オフタイミングが早くても制御が可能である。

【００９３】また、本発明によると、第１のスイッチン
グ素子と第２のスイッチング素子とのドライブパルスの
生成方法が同じであるため通常以外の動作のときも同じ
動作を行い、動作が安定である。

【００９４】以上説明したように、本発明は、図２に示
した水平偏向回路に対して、第１のスイッチング回路
と、第２のスイッチング回路のドライブ波形を同様の回
路構成で、元のドライブ波形よりも遅れたタイミングで
作ることにより、どちらのスイッチング素子のオフタイ
ミングが、後ろにきても制御可能とし、また、定常動作
以外の時にも安定動作を可能とするものである。

【００９５】なお、上述の水平偏向回路の回路構成は、
図４に示した例には限定されない。上述の例は一例であ
り、上記のように第１のスイッチング素子と第２のスイ
ッチング素子のドライブパルスの生成の方法が同じであ
ることを特徴とする回路は、この構成に限られず他の様
々な構成が可能である。具体的には、図６に示す第１の
変形例や、図７に示す第２の変形例を挙げることができ
る。

【００９６】すなわち、図６に示す第１の変形例は、一
端を接地されたＦＥＴ２２、第１のダンバーダイオード
１２及び第１の共振コンデンサ１３からなる第１の並列
回路と、上記第１の並列回路の他端に一端を接続された
トランジスタ２１，第２のダンバーダイオード２２及び
第２の共振コンデンサ２３からなる第２の並列回路と、
上記第２の並列回路と直流電源の間に接続されるフライ
バックトランス１と、上記第２の並列回路の一端から他
端までの間に直列に接続される第１及び第２の２個のＳ
字コンデンサ３、水平リニアリティ補正コイル及び水平
変更ヨーク２と、上記第１及び第２のＳ字コンデンサ３
の接続箇所から上記フライバックトランス１の上記第２
の並列回路及び直流電源の巻線と他の側の巻線までの間
に直列に接続されるパルスモジュレーショントランス及
びコンデンサとを有している。

【００９７】また、図７に示す第２の変形例は、一端を
接地された第１のコンデンサ１１、第１のダンバーダイ
オード１２及び第１の共振コンデンサ１３からなる第１
の並列回路と、上記第１の並列回路の他端に一端を接続
された第２のトランジスタ２１、第２のダンバーダイオ
ード２２及び第２の共振コンデンサ２３からなる第２の
並列回路と、上記第２の並列回路と直流電源との間に接
続されるフライバックトランス１と、上記第２の並列回
路の一端から他端までの間に直列に接続されるＳ字コン
デンサ３、水平リニアリティ補正コイル及び水平偏向ヨ
ーク２とを有している。

【００９８】

【発明の効果】以上説明したように本発明によれば、水
平出力用のスイッチング素子の耐圧を低くとることがで
きる一方、水平偏向ヨークにかかるリトレースパルス電
圧を大きくとり、偏向電流を小さくして偏向系の電力ロ
スを低減できると共に、水平方向の画サイズ調整や歪み
補正を容易に行うことができる。

【００９９】また、従来の水平偏向回路に比べ、水平偏
向ヨークの両端のリトレースパルス電圧を大きくできる
ことを利用して、水平のリトレース期間を従来より短く
できる。さらに、水平偏向ヨークに直列接続されたＳ字
コンデンサを接地する回路構成をとることができるの
で、このＳ字コンデンサと接地間に部品または回路を付
加して容易に各種の偏向系補正を行うことができる。

【０１００】さらに、本発明によれば、水平偏向動作を
安定に行うことができる。

【図面の簡単な説明】

【図１】水平偏向回路の概略的な構成を示すブロック図
である。

【図２】特願平９−２２１３６６号明細書中に開示され
た水平偏向回路のブロック図である。

【図３】図２に示した水平偏向回路の各部の波形を示す
図である。

【図４】水平偏向回路の具体的な構成を示す図である。

【図５】図５に示した水平偏向回路の各部の波形を示す
図である。

【図６】水平偏向回路の第１の変形例を示す図である。

【図７】水平偏向回路の第２の変形例を示す図である。

【図８】従来の水平偏向回路を説明する図である。

【符号の説明】

１ フライバックトランス、２ 水平偏向ヨーク、１１
第１のスイッチング素子、１２ 第１のダンパーダイ
オード、１３ 第１の共振コンデンサ、２１第２のスイ
ッチング素子、２２ 第２のダンパーダイオード、２３
第２の共振コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大滝 進 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のスイッチング素子、第１のダンパ
   ーダイオード及び第１の共振コンデンサが並列に接続さ
   れてその一端が接地された、第１のパルスを発生する第
   １の並列回路と、 第２のスイッチング素子、第２のダンパーダイオード及
   び第２の共振コンデンサが並列に接続されてその一端が
   上記第１の並列回路の他端に接続された、第２のパルス
   を発生する第２の並列回路と、 上記第２の並列回路の他端に一端を接続される水平偏向
   ヨークと、 直流電源との間に接続されて誘導起電圧を発生するフラ
   イバックトランスとを有し、 上記第１の並列回路からの第１のパルス及び上記第２の
   並列回路からの第２のパルスを合成して上記水平偏向ヨ
   ークを駆動する偏向電流を発生する水平偏向回路であっ
   て、 入力される水平偏向ドライブ信号を積分する積分回路
   と、 上記積分回路からの信号を第１のレベルと比較・ラッチ
   する第１の比較・ラッチ回路と、 上記積分回路からの信号を第２のレベルと比較・ラッチ
   する第２の比較・ラッチ回路と、 上記第１の比較・ラッチ回路における比較・ラッチの結
   果に応じて上記第１のスイッチング素子を駆動する第１
   のドライブ回路と、 上記第２の比較・ラッチ回路における比較・ラッチの結
   果に応じて上記第２のスイッチング素子を駆動する第２
   のドライブ回路と、 上記第２のレベルを制御する制御手段とを有することを
   特徴とする水平偏向回路。
2. 【請求項２】 一端を上記水平偏向ヨークの他端に接続
   され、他端を接地されるＳ字コンデンサを有し、上記フ
   ライバックトランスの一端は上記第１の並列回路の他端
   及び上記第２の並列回路の他端に接続されることを特徴
   とする請求項１記載の水平偏向回路。
3. 【請求項３】 上記第１の比較・ラッチ回路及び上記第
   ２の比較・ラッチ回路は、同一の回路構成であって、同
   一の波形の信号が入力されることを特徴とする請求項１
   記載の水平偏向回路。