JP2002354279A - 水平偏向回路 - Google Patents

Abstract

(57)【要約】 【課題】 第１及び第２のスイッチング素子を備えて構
成された積み上げ型の水平偏向回路において、＋Ｂ電圧
が変動した場合においてもスイッチング素子の破壊等の
問題点を解決する手段を提供する。 【解決手段】 水平偏向回路のスイッチング素子位相制
御回路２０は、検出した＋Ｂ電圧を第１の閾値と比較す
る比較器２１と、検出した＋Ｂ電圧を第２の閾値と比較
する比較器２２と、比較器２１の比較結果に応じて第２
のスイッチング素子のオフタイミング制限値を制御する
水平画サイズ制限回路２３と、比較器２２の比較結果に
応じてスロースタート動作をする水平画サイズスロース
タート回路２４と、水平画サイズ制御差動増幅器２５及
びドライブ平行移動回路３０等を備えており、電源電圧
の変動及び過渡的状態においてスイッチング素子を安全
動作領域内で正常に動作させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は陰極線管（Cathode
Ray Tube；ＣＲＴ）を用いたテレビジョンディスプレイ
装置等に用いられる水平偏向回路に関する。

【０００２】

【従来の技術】一般のテレビジョンディスプレイ装置に
使用されている水平偏向回路は、図９に示すように、ダ
イオード変調回路でピンクッション歪を補正しながら水
平偏向ヨークに鋸歯状波電流を供給するとともに、陰極
線管（Cathode Ray Tube；ＣＲＴ）に供給する高電圧を
発生するフライバックトランスを負荷とする回路構成を
とっている。

【０００３】また一般に、水平出力用のスイッチング素
子としてはトランジスタを使用しているので、図９に示
すようなトランジスタを用いた水平偏向回路で水平偏向
の基本動作説明をする。

【０００４】図９において、ベースに正極性の水平ドラ
イバパルスが加わり水平出力トランジスタ１０１がオン
すると、フライバックトランス１０７の１次コイルを介
してコレクタ電流が直線的に増加しながら流れ、水平偏
向ヨーク１０４に正の偏向電流が流れる。

【０００５】次に、水平出力とトランジスタ１０１がオ
フされると、コレクタ電流は０となるが、フライバック
トランス１０７の１次コイル及び水平偏向ヨーク１０４
の合成インダクタンスと、共振コンデンサ１０３とによ
り共振しながら、水平偏向ヨーク１０４から共振コンデ
ンサ１０３に充電電流が流れ込み、次にはそれを放電す
る放電電流が水平偏向ヨーク１０４に流れ込む。

【０００６】しかし、ダンパーダイオード１０２が水平
偏向ヨーク１０４に接続されているために、この共振現
象はこの段階で停止して、水平偏向ヨーク１０４からの
逆方向電流は共振コンデンサ１０３には流れず、ダンパ
ーダイオード１０２を流れる。

【０００７】上述の動作を数式的に下記に示す、ここ
で、水平偏向ヨーク１０４に流れる水平偏向電流Ｉの最
大振幅（peak to peak値。以下、ＰＰ値と記す。）をＩ
ｐｐ、水平偏向ヨーク１０４の両端にかかる電圧Ｖの最
大電圧をＶｐ、水平偏向ヨーク１０４のインダクタンス
をＬ、水平帰線（以下、リトレースと記す。）期間をＴ
ｒｅとすると、 Ｖ＝Ｌ（ｄＩ／ｄｔ）‥‥（１） となる。また、リトレースパルスが正弦波曲線で近似で
きる場合は、 Ｖｐ＝（π／２）ＬＩｐｐ／Ｔｒｅ‥‥（２） となる。

【０００８】一方、使用するＣＲＴと水平偏向ヨーク１
０４が決定されると、その水平偏向コイル１０４で電子
ビームを走査するために必要となる偏向磁界のエネルギ
ーはＣＲＴの形状や高圧条件等で一義的に決まる。イン
ダクタンスＬに流れる電流Ｉの有する磁気的エネルギー
は（１／２）ＬＩ^２であるから、ＬＩｐｐ^２はこの水平
偏向ヨーク１０４の偏向能率を表すものとなる。この偏
向能率をＷとすると下式となる。 ＬＩｐｐ^２＝Ｗ‥‥（３） （２）、（３）式より下式が導かれる。 ＩｐｐＶｐ＝（π／２）Ｗ／Ｔｒｅ‥‥（４） （４）式において、Ｗ，Ｔｒｅを一定とすると、水平偏
向電流Ｉｐｐは水平偏向ヨーク１０４両端のリトレース
パルス電圧Ｖｐに反比例する。

【０００９】図９に示すような従来から使用されている
水平偏向回路では、リトレース期間のＶｐはスイッチン
グ素子の両端電圧より必ず小さくなるので、Ｖｐはスイ
ッチング素子の制約を受ける。したがって、例えばフリ
ッカーフリーのテレビジョン受像機のように水平偏向周
波数が通常の２倍となる場合、Ｔｒｅが１／２となるの
で、スイッチング素子の耐圧性能からみてＶｐを変えな
いとすれば、Ｉｐｐは２倍になり、これによる回路の各
素子における電力ロスが増加する。この対策により、各
素子をはじめ、回路コストの上昇を余儀なくされる。

【００１０】一方、本出願人は先に、ＣＲＴを用いたテ
レビジョンディスプレイ装置に用いられる水平偏向回路
として、特願平９-２２１３６６号明細書に示したよう
に、スイッチング素子を２つ用い、水平偏向コイルに２
ｋＶ程度の電圧を印加でき、倍速で走査するようにした
テレビジョンディスプレイ装置の水平偏向電流を、通常
のテレビジョンディスプレイ装置と同等にすることで、
消費電力の削減と大幅なコストダウンを可能とした、い
わゆる積み上げ型の水平偏向回路を提案した。この水平
偏向回路を図６に示す。

【００１１】図６の水平偏向回路は、一端を接地された
第１のスイッチング素子４、第１のダンパーダイオード
５及び第１の共振コンデンサ６が並列に接続された第１
の並列回路と、一端が第１の並列回路の他端に接続され
た第２のスイッチング素子７、第２のダンパーダイオー
ド８及び第２の共振コンデンサ９が並列に接続された第
２の並列回路とを有している。

【００１２】また、図６の水平偏向回路は、第１の並列
回路の他端及び第２の並列回路の一端と電源ラインとの
間に接続されるフライバックトランス１と、第２の並列
回路の他端に一端を接続される水平偏向ヨーク２と、こ
の水平偏向ヨーク２の他端に一端を接続されて他端を接
地されるＳ字コンデンサ３とを有している。

【００１３】そして、図６の水平偏向回路は、第１の並
列回路から第１のパルスを検出する第１のパルス読み取
り回路１２と、第２の並列回路から第２のパルスを検出
する第２のパルス読み取り回路１０と、第１のパルス読
み取り回路１２及び第２のパルス読み取り回路１０にて
それぞれ検出したパルスに基づいて第２のスイッチング
素子７の駆動制御をするスイッチング素子制御回路４０
とを有している。

【００１４】上記スイッチング素子制御回路４０は、第
１のパルス読み取り回路１２及び第２のパルス読み取り
回路１０からの信号を引き算する引き算器４１と、引き
算器４１にて引き算されたデータを所定の振幅コントロ
ール電圧との比較を行う比較器４２と、比較器４２で比
較された電圧を積分する積分器４３と、積分器４３から
のデータに基づき位相の調整を行う位相調整器４４と、
位相調整器４４からのデータに基づいてドライブ波形を
発生するドライブ波形発生器４５とを備えている。

【００１５】上記水平偏向ヨーク２には、第１の並列回
路からの第１のパルスと第２の並列回路からの第２のパ
ルスとの和のパルスが印加され、このパルスにより水平
ドライブが行われる。

【００１６】詳しくは、水平ドライブ信号が水平出力の
第１のスイッチング素子４に入力され、水平出力のスイ
ッチング素子４をオンさせると同時に、スイッチング素
子制御回路４０も動作して第２のスイッチング素子７も
オンさせ、これら第１のスイッチング素子４及び第２の
スイッチング素子７ともに導通状態となり、水平偏向ヨ
ーク２に偏向電流が流れる。

【００１７】一方、第１のスイッチング素子４は第２の
スイッチング素子７より先にオフするが、これによって
水平帰線期間であるリトレース期間が始まる。このリト
レース区間内に第２のスイッチング素子７をスイッチン
グ素子制御回路４０によりオン／オフ制御させる。

【００１８】これら一連の動作を、水平偏向期間を区切
り、図８に示す等価回路及び図７に示す電圧及び電流波
形を用いて説明する。トレース区間ａは第１のスイッチ
ング素子４及び第２のスイッチング素子７の両方が導通
している状態で、等価回路は図８中Ａのようになる。こ
れは、従来から用いられているスイッチング素子１段の
水平偏向回路と同じ形となる。このときは、水平偏向ヨ
ークを流れる偏向電流及びフライバックトランス１を流
れるフライバックトランス電流はともに、それぞれＳ字
コンデンサ３の両端電圧、電源電圧に応じた傾きで増加
する。この時の偏向電流の波形は、図７中Ｄに示すよう
になる。

【００１９】リトレース期間に入るには、水平ドライブ
信号により、まず第１のスイッチング素子４がオフとな
る。このときには、まだ第２のスイッチング素子７が導
通しているので、等価回路は図８中Ｂのようになり、従
来の水平偏向回路と同様である。この時フライバックト
ランス１や水平偏向ヨーク２に流れていた電流は第１の
共振コンデンサ６に流れ込み、第１の共振コンデンサ６
の両端に電圧を生じ、それによって電流は反転動作を開
始する。すなわち、共振動作を始め、その電圧、電流波
形が図７の区間ｂとなる。

【００２０】リトレース区間の後半、偏向電流が０に達
した後、第２のスイッチング素子７をオフしても第２の
ダンパーダイオード８があるために等価回路は図８中Ｂ
のままである。しかし、リトレースの前半、まだ偏向電
流が０に達する前に第２のスイッチング素子７をオフし
たときの等価回路は図８中Ｃのようになり、水平偏向ヨ
ーク２に直列に第２の共振コンデンサ９が接続されたこ
とになる。

【００２１】そして、偏向電流が第２の共振コンデンサ
９にも流れ込むので、第２の共振コンデンサ９の両端に
も電圧を生じるようになる。このため、図７中Ａに示す
ように、水平偏向ヨーク２の両端には、第１のスイッチ
ング素子４による第１のパルスと第２のスイッチング素
子７による第２のパルスとの和のパルスが印加され、第
１のスイッチング素子４による第１のパルスだけのとき
よりも大きなパルス電圧をかけることができる。

【００２２】ここで、第１のスイッチング素子４両端の
リトレースパルス電圧のピーク値は、直流の主電源の電
圧、リトレース時間及びトレース時間の比で一義的に決
まり、一定となるので、図７中Ｂに示すパルスをフライ
バックトランス１で昇圧して、ＣＲＴの電子銃に用いる
高電圧とすることができる。

【００２３】リトレース区間は、第１の共振コンデンサ
６及び第２の共振コンデンサ９に流れ込んでいた電荷が
全て流れ出て、両端電圧が０となったとき、第１のダン
パーダイオード５及び第２のダンパーダイオード８が自
動的に導通して終了する。なお、第１のダンパーダイオ
ード５及び第２のダンパーダイオード８は、簡単のため
理想的ダイオードとして考える。

【００２４】ここで、第２の共振コンデンサ９に流れ込
む電流は第１の共振コンデンサ６に流れ込む電流より常
に少ないので、第２の共振コンデンサ９の方が早く電荷
がなくなり、第２のダンパーダイオード８が第１のダン
パーダイオード５より先に導通する。

【００２５】このために、図７中Ｂ及びＣの区間ｂ乃至
ｄに示すように、第２のスイッチング素子７の両端に生
じるパルスの方が第１のスイッチング素子４の両端に生
じるパルスよりパルス幅が細くなる。

【００２６】さらに、第２のスイッチング素子７のオフ
タイミングを遅らせると、第２の共振コンデンサ９に流
れ込む電流はさらに少なくなるので、この時第２のスイ
ッチング素子７の両端のパルスは、パルス幅がさらに細
くなり、パルス高も低いものとなる。

【００２７】つまり第２のスイッチング素子７のオフタ
イミングの位相をコントロールすることにより、水平偏
向ヨーク２の両端にかかるリトレースパルス電圧をコン
トロールすることができ、結果的に偏向電流の振幅を可
変することができる。これにより水平画サイズをコント
ロールしている。

【００２８】なお、図７の区間ｄの等価回路は区間ｂと
同じものとなるので、動作の説明は省略する。

【００２９】こうして第２のダンパーダイオード８が導
通してしまうと、回路は図８中Ｂの等価回路の形に戻
り、第１の共振コンデンサ６の両端電圧が０となるまで
通常の偏向回路と同様にリトレース動作を続ける。そし
て、リトレース終了と共に図８中Ａの等価回路の形に戻
り、トレース区間ｅに入る。このトレース区間ｅにおい
ては、図７中Ｄに示すように、水平偏向ヨーク２から第
１のダンパーダイオード５及び第２のダンパーダイオー
ド８の順方向に水平偏向電流が流れる。そしてこの間
に、第１のスイッチング素子４及び第２のスイッチング
素子７を導通状態にしておき、つぎのトレース区間ａに
備える。

【００３０】このように、水平偏向電流は区間ａ，ｂ，
ｃ，ｄ，ｅを繰り返し、水平偏向ヨーク２は水平偏向磁
界を形成する。

【００３１】次に、スイッチング素子のオフタイミング
を制御することにより、水平偏向電流の振幅を可変し
て、ピンクッション歪みや水平の画サイズ調整を行う方
法について、説明する。

【００３２】水平偏向電流の最大振幅（ＰＰ値）Ｉｐｐ
はリトレース期間の水平偏向ヨークの両端にかかるリト
レースパルス電圧の積分値に比例する。ところが、この
リトレースパルス電圧は、例えば１２００〜２２００ボ
ルト程度であるので、これを処理可能な低電圧に分圧し
て、この電圧と水平偏向の振幅を表す基準電圧とを比較
し、その差分を積分した上で、この積分値が０となるよ
うに、スイッチング素子のドライブ信号にフィードバッ
クをかけて、精度高く、水平偏向電流のＩｐｐを制御し
ようとするものである。この一例が図６に示すスイッチ
ング素子制御回路４０である。

【００３３】図６において、第１のパルス読み取り回路
１２及び第２のパルス読み取り回路１０で第１のスイッ
チング素子４及び第２のスイッチング素子７両端にかか
るリトレースパルス電圧をそれぞれ検出する。なお、こ
の検出電圧は、コンデンサ分割等を用いて、リトレース
パルス電圧を分圧したものである。この検出電圧をスイ
ッチング素子制御回路４０に入力し、演算増幅器等の引
き算器４１を用いて、第１のスイッチング素子４のリト
レースパルス電圧（分圧値）から第２のスイッチング素
子７のリトレースパルス電圧（分圧値）を引き算する。
この差電圧と所定の水平振幅に対応する振幅コントロー
ル電圧とを比較器４２で比較する。この振幅コントロー
ル電圧は通常、ピンクッション歪みを補正するためのパ
ラボラ状の電圧が加算されている。

【００３４】そして、比較された電圧は積分器４３で積
分されて直流電圧となり、第２のスイッチング素子７の
ドライブ信号の位相（オフのタイミング）調整の信号と
して位相調整器４４に入力される。そして位相調整器４
４で形成されたタイミングパルスはドライブ波形発生器
４５において、第２のスイッチング素子７をドライブす
るのに十分なドライブ信号を形成する。このようなフィ
ードバックループにより、第２のスイッチング素子７の
オフタイミングを制御しつつ、偏向電流を出力するよう
に構成されている。

【００３５】以上は、オフタイミングの閉ループ制御系
が安定動作の状態にある場合の動作であるが、回路構成
によっては、電源投入時の立ち上がり時等の過渡期に
は、異なる動作をすることがあるので、注意を要する。

【００３６】例えば、電源投入時などは、＋Ｂ電圧が充
分発生していないために、第１のスイッチング素子４に
発生するリトレースパルス電圧も低くなる。ところが、
水平画サイズ制御ループでは、第１のスイッチング素子
４のパルスと第２のスイッチング素子７のパルスとの和
を一定にするように制御が働くため、第２のスイッチン
グ素子７のリトレースパルス電圧を高くするように制御
が働き、その耐圧を超えて破壊に至る可能性がある。

【００３７】このため、通常は、＋Ｂ電圧に比例した比
較的低い電圧の減少を検出し、所定の電圧を下回ったと
きに強制的に水平画サイズを制限する動作を開始するよ
うに回路が構成される。これは、いわゆる水平画サイズ
のスロースタート回路と呼ばれるものである。実際に
は、この水平画サイズのスロースタート回路は、回路に
供給される電圧が所定の電圧よりも低い場合、それ自体
でリセット機能、すなわち、スロースタート動作を開始
する機能をもっているため、電源投入時の過渡的状態に
おいても第２のスイッチング素子７が破損することがな
いようにされている。

【００３８】なお、上述においては、第２のスイッチン
グ素子７のオフタイミングが第１のスイッチング素子４
のオフタイミングよりも遅いものとして説明したが、例
えば、スイッチング素子を構成するトランジスタのスト
レージタイムなどの影響によって、場合によっては第１
のスイッチング素子４のオフタイミングの方が遅くなる
こともありうる。しかしながら、このように第１のスイ
ッチング素子４と第２のスイッチング素子７のオフタイ
ミングが逆転した場合も含めて制御することができる技
術として、本出願人による特開平１１−３４１２９８公
報において開示された構成も知られている。

【００３９】上述したように図６の水平偏向回路によれ
ば、水平出力用のスイッチング素子の耐圧を低くとるこ
とができる一方、水平偏向ヨークにかかるリトレースパ
ルス電圧を大きくとり、偏向電流を小さくして偏向系の
電力ロスを低減できるとともに、水平方向の画サイズ調
整や歪み補正を容易に行うことができる。

【００４０】

【発明が解決しようとする課題】ところで、上述したよ
うな水平偏向回路に供給される直流の主電源の電圧（以
下、＋Ｂ電圧という。）は、例えば、１３０ボルト程度
であるが、電源投入時の過渡的状態や素子の故障等の原
因でその電圧が変動する場合がある。もし、上述した後
者のようないわゆる積み上げ型の水平偏向回路において
＋Ｂ電圧が低下した場合、以下に説明するような問題が
発生する。

【００４１】水平画サイズ調整の制御が正常に動作して
いるときに＋Ｂ電圧が低下した場合には、図６の第１の
スイッチング素子４の両端に発生するリトレースパルス
電圧も低下する。このとき、この積み上げ型の水平偏向
回路の水平画サイズ制御ループでは、第１のスイッチン
グ素子４の両端電圧と第２のスイッチング素子７の両端
電圧との和を常に一定にするように制御が働く。そのた
め、第２のスイッチング素子７の両端電圧、すなわちリ
トレースパルス電圧が大きくなり、その状態が続くと第
２のスイッチ素子７の耐圧を越え、ついには破壊に至
る。

【００４２】なお、上述した前者のダイオード変調式の
水平偏向回路では、＋Ｂ電圧が低下した場合、水平画サ
イズ制御ループとは無関係にリトレースパルス電圧も低
下するため、素子の破損等の問題には至らない。すなわ
ち、積み上げ型の水平偏向回路にみられる問題と言え
る。

【００４３】このような問題の解決方法としては、従来
例えば次の２つの方法が考えられた。すなわち、＋Ｂ電
圧を所定の比率で水平画サイズ制御電圧に加えて、水平
画サイズ制御を＋Ｂ電圧の減少に連動させる方法と、＋
Ｂ電圧に比例した比較的低い電圧の減少を検出し、水平
画サイズ制限を強制的に動作させる方法である。

【００４４】しかしながら、前者の解決方法は、＋Ｂ電
圧を水平画サイズ制御電圧に加える比率が高いと効果は
高いが、通常時の水平画サイズ制御動作に影響が大きく
なり、また、逆にその比率が低いと、通常時の制御動作
の影響は小さいが、その効果が少ないという問題がさら
に発生する。

【００４５】また、後者の解決方法は、＋Ｂ電圧に比例
した比較的低い電圧を検出して水平画サイズ制限を強制
的に動作させるものであるので、＋Ｂ電圧のみ変化した
ときの対応が出来ないという問題がある。例えば、この
＋Ｂ電圧及びそれに比例した比較的低い電圧は、同じト
ランスよりコイルの巻数を変えて取り出しているが、そ
の途中でそれぞれ他の素子を介在していることがある。
そして、これら途中の素子の破損，故障，誤動作等が原
因で＋Ｂ電圧のみ変化することは充分に考えられる。し
たがって、後者の解決方法では＋Ｂ電圧のみ変化するよ
うな場合の対応が取れないという問題が発生する。

【００４６】また、水平画サイズのスロースタート回路
は、その回路に供給される＋Ｂ電圧に比例した比較的低
い電圧の低下により、それ自身でリセットする機能を持
っているが、＋Ｂ電圧のみが低下して、再び戻ったとき
には動作しないという問題も考えられる。

【００４７】そこで本発明は、上述の実情に鑑みなされ
たものであり、いわゆる積み上げ型の水平偏向回路にお
いて、＋Ｂ電圧が変動した場合においても安定した水平
画サイズ制御を可能とし、スイッチング素子の破壊等の
問題点を解決するものである。

【００４８】具体的には、変動要因となる＋Ｂ電圧を抵
抗分割等によって直接読み取った検出電圧が第１の比較
基準電圧より下がったときに、通常の水平画サイズ制御
ループとは別に設けた、＋Ｂ電圧の検出電圧に比例した
制限をする制限ループにより、この水平偏向回路全体の
リトレースパルス電圧を制限し、ひいては第２のスイッ
チング素子のリトレースパルス電圧を制限するものであ
る。

【００４９】また上述の第１の比較基準電圧よりも低い
第２の比較基準電圧を設け、＋Ｂ電圧の検出電圧が第２
の比較基準電圧より下がったときに、水平画サイズのス
ロースタート回路をリセットして、＋Ｂ電圧復帰時に正
常動作を実現するものである。

【００５０】

【課題を解決するための手段】本発明に係る水平偏向回
路は、上述の問題に鑑みてなされたものであり、第１の
スイッチング素子、第１のダンパーダイオード及び第１
の共振コンデンサが並列に接続されてその一端が接地さ
れる第１のパルスを発生する第１の並列回路と、第２の
スイッチング素子、第２のダンパーダイオード及び第２
の共振コンデンサが並列に接続されてその一端が第１の
並列回路の他端に接続される第２のパルスを発生する第
２の並列回路と、Ｓ字コンデンサの他端と、第２の並列
回路の他端との間に接続される水平偏向ヨークと、第１
の並列回路及び第２の並列回路の接点と直流の主電源と
の間に接続されて誘導起電力を発生するフライバックト
ランスと、第１のスイッチング素子を水平ドライブ信号
で駆動するとともに第２のスイッチング素子のオフ開始
時期及びオフ期間を制御するスイッチング素子位相制御
手段とを備えるものである。そして、このスイッチング
素子位相制御手段は、検出した直流の主電源の電圧が第
１の閾値を下回ったとき、当該直流の主電源の電圧の変
動に応じて第２のスイッチング素子のオフ開始時期の制
限値を動的に制御して偏向電流の振幅を制限する。

【００５１】このような水平偏向回路は、第１のスイッ
チング素子を水平ドライブ信号で駆動するとともに第２
のスイッチング素子のオフ開始時期及びオフ期間をスイ
ッチング素子位相制御手段で制御することにより得られ
るパルス電圧により偏向電流の振幅を制御している。

【００５２】また、本発明に係る水平偏向回路は、直流
の主電源の電圧が過渡的状態となるときに偏向電流の振
幅を制限してから徐々に大きくする水平画サイズスロー
スタート手段をさらに備える。そして、この水平画サイ
ズスロースタート手段は、検出した直流の主電源の電圧
が第１の閾値よりも低い第２の閾値を下回った場合に作
動する。

【００５３】このような構成を備える水平偏向回路によ
り、直流の主電源の電圧が第２の閾値を下回った場合に
偏向電流の振幅を制限してから徐々に大きくする。

【００５４】

【発明の実施の形態】以下、図１，図２及び図５を参照
して、本発明の水平偏向回路の実施の形態について説明
する。この図１において、図６に対応する部分には同一
符号を付して示す。

【００５５】図１に示すように、本実施の形態の水平偏
向回路は、一端を接地された第１のスイッチング素子
４、第１のダンパーダイオード５及び第１の共振コンデ
ンサ６が並列に接続された第１の並列回路と、一端が第
１の並列回路の他端に接続された第２のスイッチング素
子７、第２のダンパーダイオード８及び第２の共振コン
デンサ９が並列に接続された第２の並列回路とを有して
いる。

【００５６】また、図１の水平偏向回路は、第１の並列
回路の他端及び第２の並列回路の一端と電源ラインとの
間に接続されるフライバックトランス１と、第２の並列
回路の他端に一端を接続される水平偏向ヨーク２と、こ
の水平偏向ヨーク２の他端に一端を接続されて他端を接
地されるＳ字コンデンサ３とを有している。また、必要
に応じて、後述するパルス読み取り回路１０の替わり
に、水平偏向ヨーク２とＳ字コンデンサ３との間に直列
に偏向電流−電圧変換トランス１１を接続した構成とし
てもよい。

【００５７】そして、図１の水平偏向回路は、第２の並
列回路の他端に一端を接続され、他端を接地されて、第
１及び第２のスイッチング素子との和のパルスの検出電
圧Ｖｓを検出するパルス読み取り回路１０と、パルス読
み取り回路１０にて検出した検出電圧Ｖｓ又は偏向電流
−電圧変換トランス１１で検出された検出電圧Ｖｔ及び
水平画サイズ制御基準電圧Ｖｈとに基づいて第２のスイ
ッチング素子の駆動制御をするスイッチング素子位相制
御回路２０とを有している。ここで、和のパルスは、第
１の並列回路からの第１のパルスと、第２の並列回路か
らの第２のパルスとが加算されたパルスである。なお、
スイッチング素子位相制御回路２０の詳細な構成につい
ては後述する。

【００５８】このような構成において、水平偏向ヨーク
２には和のパルスが印加され、この和のパルスにより水
平ドライブが行われる。具体的には、第１のスイッチン
グ素子４のドライブ信号ＨＤ１が第１のスイッチング素
子４に入力され、水平出力のスイッチング素子４をオン
させる。それと同時に、スイッチング素子位相制御回路
２０も動作し、位相が調整された第２のスイッチング素
子７のドライブ信号ＨＤ２が出力されて、第２のスイッ
チング素子７もオンとなる。これら第１のスイッチング
素子４及び第２のスイッチング素子７ともに導通状態と
なり、水平偏向ヨーク２に偏向電流が流れる。

【００５９】一方、第１のスイッチング素子４は第２の
スイッチング素子７より先にオフするが、これによって
水平帰線期間であるリトレース期間が始まる。このリト
レース区間内に第２のスイッチング素子７をスイッチン
グ素子位相制御回路２０によりオン／オフ制御させる。

【００６０】これら一連の動作を、水平偏向期間を区切
り、図８に示す等価回路及び図７に示す電圧及び電流波
形を用いて説明する。トレース区間ａは第１のスイッチ
ング素子４及び第２のスイッチング素子７の両方が導通
している状態であり、等価回路は図８中Ａのようにな
る。これは、従来から用いられているスイッチング素子
１段の水平偏向回路と同じ形となる。このときは、水平
偏向ヨーク２を流れる偏向電流及びフライバックトラン
ス１を流れるフライバックトランス電流はともに、それ
ぞれＳ字コンデンサ３の両端電圧、電源電圧に応じた傾
きで増加する。このときの偏向電流の波形は、図７中Ｄ
に示すようになる。

【００６１】リトレース期間に入るには、水平ドライブ
信号により、まず第１のスイッチング素子４がオフとな
る。このときには、まだ第２のスイッチング素子７が導
通しているので、等価回路は図８中Ｂのようになり、従
来の水平偏向回路と同様である。この時フライバックト
ランス１や水平偏向ヨーク２に流れていた電流は第１の
共振コンデンサ６に流れ込み、第１の共振コンデンサ６
の両端に電圧を生じ、それによって電流は反転動作を開
始する。すなわち、共振動作を始め、その電圧、電流波
形は図７の区間ｂとなる。

【００６２】リトレース区間の後半、偏向電流が０に達
した後、第２のスイッチング素子７をオフしても第２の
ダンパーダイオード８があるために等価回路は図８中Ｂ
のままである。しかし、リトレース区間の前半、まだ偏
向電流が０に達する前に第２のスイッチング素子７をオ
フしたときの等価回路は図８中Ｃのようになり、水平偏
向ヨーク２に直列に第２の共振コンデンサ９が接続され
たことになる。

【００６３】そして、偏向電流が第２の共振コンデンサ
９にも流れ込むので、第２の共振コンデンサ９の両端に
も電圧を生じるようになる。このため、図７中Ａに示す
ように、水平偏向ヨーク２の両端には、第１のスイッチ
ング素子４による第１のパルスと第２のスイッチング素
子７による第２のパルスとの和のパルスが印加され、第
１のスイッチング素子４による第１のパルスだけのとき
よりも大きなパルス電圧をかけることができる。

【００６４】ここで、第１のスイッチング素子４両端に
おけるリトレースパルス電圧のピーク値は、直流の主電
源の電圧、リトレース時間及びトレース時間の比で一義
的に決まり、一定となるので、図７中Ｂに示すパルスを
フライバックトランス１で昇圧して、ＣＲＴの電子銃に
用いる高電圧とすることができる。

【００６５】リトレース区間は、第１の共振コンデンサ
６及び第２の共振コンデンサ９に流れ込んでいた電荷が
全て流れ出て、両端電圧が０となったとき、第１のダン
パーダイオード５及び第２のダンパーダイオード８が自
動的に導通して終了する。なお、第１のダンパーダイオ
ード５及び第２のダンパーダイオード８は、簡単のため
理想的ダイオードとして考える。

【００６６】ここで、第２の共振コンデンサ９に流れ込
む電流は第１の共振コンデンサ６に流れ込む電流より常
に少ないので、第２の共振コンデンサ９の方が早く電荷
がなくなり、第２のダンパーダイオード８が第１のダン
パーダイオード５より先に導通する。

【００６７】このために、図７中Ｂ及びＣの区間ｂ乃至
ｄに示すように、第２のスイッチング素子７の両端に生
じるパルスの方が第１のスイッチング素子４の両端に生
じるパルスよりパルス幅が細くなる。

【００６８】さらに、第２のスイッチング素子７のオフ
タイミングを遅らせると、第２の共振コンデンサ９に流
れ込む電流はさらに少なくなるので、この時第２のスイ
ッチング素子７両端におけるパルスは、パルス幅がさら
に細くなり、パルス高も低いものとなる。

【００６９】つまり、第２のスイッチング素子７のオフ
タイミング位相をコントロールすることにより、水平偏
向ヨーク２の両端にかかるリトレースパルス電圧をコン
トロールすることができ、結果的に偏向電流の振幅を可
変することができる。水平偏向回路では、これにより水
平画サイズをコントロールしている。

【００７０】図７の区間ｃに続く区間ｄの等価回路は、
区間ｂと同じものとなるので、動作の説明は省略する。

【００７１】こうして第２のダンパーダイオード８が導
通してしまうと、回路は図８中Ｂの等価回路の形に戻
り、第１の共振コンデンサ６の両端電圧が０となるまで
通常の偏向回路と同様にリトレース動作を続ける。そし
て、リトレース終了と共に図８中Ａの等価回路の形に戻
り、トレース区間ｅに入る。このトレース区間ｅにおい
ては、図７中Ｄに示すように、水平偏向ヨーク２から第
１のダンパーダイオード５及び第２のダンパーダイオー
ド８の順方向に水平偏向電流が流れる。そしてこの間
に、第１のスイッチング素子４及び第２のスイッチング
素子７を導通状態にしておき、つぎのトレース区間ａに
備える。

【００７２】このように、水平偏向電流は区間ａ，ｂ，
ｃ，ｄ，ｅを繰り返し、水平偏向ヨーク２は水平偏向磁
界を形成する。

【００７３】次に、スイッチング素子のオフタイミング
を制御することにより、水平偏向電流の振幅を可変し
て、ピンクッション歪みや水平画サイズ調整を行う方法
について説明する。

【００７４】水平偏向電流の最大振幅（ＰＰ値）Ｉｐｐ
は、リトレース期間の水平偏向ヨークの両端にかかるリ
トレースパルス電圧の積分値に比例する。ところが、こ
のリトレースパルス電圧は１２００〜２２００ボルト程
度と比較的高電圧であるため、これを処理可能な低電圧
に分圧して、この電圧と水平偏向の振幅を表す水平画サ
イズ制御基準電圧Ｖｈとを比較し、その差分を積分した
上で、この積分値が０となるように、スイッチング素子
のドライブ信号にフィードバックをかけて、精度高く、
水平偏向電流のＩｐｐを制御しようとするものである。

【００７５】具体的には、第２のスイッチング素子７の
対接地パルス電圧をコンデンサ分割等で読み取った電
圧、又は水平偏向電流をトランスによって電圧変換した
電圧を、水平画サイズ制御基準電圧Ｖｈと比較し、その
差分の積分値が０となるように制御する。

【００７６】この制御を実現する構成の一例が、図１に
示すスイッチング素子位相制御回路２０である。図１に
おいて、パルス読み取り回路１０で第１のスイッチング
素子４及び第２のスイッチング素子７による和のパルス
を検出電圧Ｖｓとして検出している。なお、和のパルス
の検出電圧Ｖｓは、例えばコンデンサ分割等を用いて、
リトレースパルス電圧を分圧したものである。あるい
は、水平偏向ヨーク２とＳ字コンデンサ３との間に直列
に接続された偏向電流−電圧変換トランス１１により電
流−電圧変換をして検出した検出電圧Ｖｔを検出しても
よい。このようにして検出された検出電圧Ｖｓ又はＶｔ
が、スイッチング素子位相制御回路２０に入力される。

【００７７】ここで、スイッチング素子位相制御回路２
０の詳細な構成を、図２を用いて説明する。スイッチン
グ素子位相制御回路２０は、図２に示すように第１の比
較器２１，第２の比較器２２，水平画サイズ制限回路２
３，水平画サイズスロースタート回路２４，水平画サイ
ズ制御差動増幅器２５及びドライブ平行移動回路３０等
を備えて構成される。

【００７８】第１の比較器２１及び第２の比較器２２に
は、水平偏向回路に供給される直流の主電源の電圧（以
下、＋Ｂ電圧という。）を、例えば抵抗分割等で検出し
た検出電圧Ｖｂが入力される。また、第１の比較器２１
には、水平画サイズ制限のための第１の閾値とされる第
１の比較基準電圧Ｖｔｈ１が入力され、第２の比較器２
２には、水平画サイズスロースタートのために、第１の
比較基準電圧Ｖｔｈ１よりも低い第２の閾値とされる第
２の比較基準電圧Ｖｔｈ２が入力され、それぞれと検出
電圧Ｖｂとが比較される。

【００７９】第１の比較器２１では、検出電圧Ｖｂと第
１の比較基準電圧Ｖｔｈ１とが比較され、検出電圧Ｖｂ
が比較基準電圧Ｖｔｈ１より低いときに水平画サイズ制
限開始のための制御信号を、後述する水平画サイズ制限
回路２３に出力している。

【００８０】第２の比較器２２では、検出電圧Ｖｂと第
２の比較基準電圧Ｖｔｈ２とを比較し、検出電圧Ｖｂが
比較基準電圧Ｖｔｈ２よりも低い時に水平画サイズスロ
ースタート開始のための制御信号を、後述する水平画サ
イズスロースタート回路２４に出力している。

【００８１】水平画サイズ制限回路２３には、第１の比
較器２１からの制御信号，検出電圧Ｖｂ及び第１のスイ
ッチング素子４の位相決定電圧Ｖｐｈ１が入力される。
そして、それらの入力から第２のスイッチング素子７の
オフタイミング制限値となる位相制御電圧Ｖｐｈ２を制
御している。この位相制御電圧Ｖｐｈ２は、後述するド
ライブ平行移動回路３０に入力される。

【００８２】具体的には、例えば、水平画サイズ制限回
路２３では、検出電圧Ｖｂが比較基準電圧Ｖｔｈ１より
も高いときには、水平画サイズ制御ループに影響を及ぼ
さないような値に第２のスイッチング素子７のオフタイ
ミング制限値を設定し、そのように位相制御電圧Ｖｐｈ
２を制御している。あるいは、水平画サイズ制限回路２
３自体が動作しないように構成してもよい。

【００８３】また、検出電圧Ｖｂが比較基準電圧Ｖｔｈ
１と等しいとき、第２のスイッチング素子７のオフタイ
ミング制限値を第１のスイッチング素子４のオフタイミ
ング制限値と同時に設定して、そのように位相制御電圧
Ｖｐｈ２を制御している。これにより、第１のスイッチ
ング素子４のオフタイミングより、第２のスイッチング
素子７のオフタイミングの位相が早くならないように制
限をかけている。

【００８４】さらに、検出電圧Ｖｂが比較基準電圧Ｖｔ
ｈ１よりも低いときは、その検出電圧Ｖｂに比例させて
第２のスイッチング素子７のオフタイミング制限値を位
相が遅れる方向、すなわち水平画サイズを小さく制限す
る方向に線形的に変化させ、そのように位相制御電圧Ｖ
ｐｈ２を制御するように構成されている。ここで、変化
量は任意であるが、変化量が少ないと＋Ｂ電圧が急激に
下がったときの水平画サイズ制限の効果が少なく、ま
た、変化量が大きいとスイッチ的な動作となるため、＋
Ｂ電圧が瞬時に低下してすぐ復帰したときなどに、パル
ス電圧のオーパーシュートに注意する必要がある。

【００８５】このようにして、水平画サイズ制限回路２
３は、第１の比較器２１からの制御信号，検出電圧Ｖｂ
及び第１のスイッチング素子４の位相決定電圧Ｖｐｈ１
に応じて第２のスイッチング素子７のオフタイミング位
相の制限値となる位相制御電圧Ｖｐｈ２を制御してい
る。

【００８６】水平画サイズスロースタート回路２４は、
第２の比較器２２から水平画サイズスロースタートのた
めの制御信号が入力され、この制御信号が入力されると
リセットがかかるように構成されている。すなわち、こ
の制御信号によって水平画サイズのスロースタート動作
を開始するように構成されている。

【００８７】そして、それらの入力から第２のスイッチ
ング素子７のオフタイミング制限値となる位相制御電圧
Ｖｐｈ２を制御している。この位相制御電圧Ｖｐｈ２
は、後述するドライブ平行移動回路３０に入力される。

【００８８】また、水平画サイズスロースタート回路２
４は、その回路に供給される電圧の低下に伴ってそれ自
身でリセット機能、すなわち水平画サイズスロースター
ト動作を開始する機能を有する。通常、電源投入時など
の＋Ｂ電圧立ち上がり時は、まだ読み取る電圧は発生し
ていないので、スイッチング素子位相制御回路２０は、
第２のスイッチング素子７両端に最大のパルスを生じる
ように制御する。つまり、第２のスイッチング素子７の
オフタイミングを可能な限り早くするように制御するた
め、第２のスイッチング７の耐圧を越えてしまい、破損
させてしまう。これを防ぐため、＋Ｂ電圧が十分に発生
するまでは、第２のスイッチング素子７のオフタイミン
グを充分遅くしてパルス電圧すなわち水平画サイズを制
限するスロースタート動作を行っている。

【００８９】しかし、例えば、＋Ｂ電圧が瞬時に低下し
てすぐさま復帰したようなときにはリセット、すなわち
スロースタート動作が機能しない。このため、検出電圧
Ｖｂが比較基準電圧Ｖｔｈ２以下になったときに、水平
画サイズスロースタート回路２４をリセットし、＋Ｂ電
圧の復帰時には正常なスロースタート動作をさせて第２
のスイッチング素子７をその耐圧範囲内で安全に動作さ
せる。すなわち、第２のスイッチング素子７の耐圧超過
による破壊から回路を保護する。

【００９０】水平画サイズ制御差動増幅器２５は、パル
ス読み取り回路２４にて検出した和のパルスの検出電圧
Ｖｓ又は偏向電流−電圧変換トランス１１で検出された
検出電圧Ｖｔと、水平画サイズ制御基準電圧Ｖｈとの差
分を算出している。ここで、この水平画サイズ制御基準
電圧Ｖｈには通常、ピンクッション歪みを補正するため
のパラボラ状の電圧が加算されている。そして、この差
分を積分したものを第２のスイッチング素子７のオフタ
イミングの位相制御をする後述のドライブ平行移動回路
３０に、位相制御電圧Ｖｐｈ２として入力するように構
成されている。

【００９１】ドライブ平行移動回路３０は、水平ドライ
ブ信号ＨＤと、第１のスイッチング素子４の位相決定電
圧Ｖｐｈ１と、上述の水平画サイズ制限回路２３，水平
画サイズスロースタート回路２４及び水平画サイズ制御
作動増幅器２７等からの位相制御電圧Ｖｐｈ２が入力さ
れ、それらの電圧に応じて第２のスイッチング素子７の
オフタイミングの位相を調整して、第１及び第２のスイ
ッチング素子４，７それぞれをドライブするのに十分な
ドライブ信号ＨＤ１，ＨＤ２を出力するものとして構成
される。このドライブ信号ＨＤ１，ＨＤ２で第１及び第
２のスイッチング素子４，７を駆動することにより、通
常の水平画サイズ制御ループと、＋Ｂ電圧異常時の制限
ループ及び水平画サイズスロースタート制御を構成して
いる。

【００９２】図３にドライブ平行移動回路３０の詳細な
構成を示す。ドライブ平行移動回路３０は、図示しない
反転及び積分回路によって、水平ドライブ信号ＨＤより
第１の基準鋸信号ＳＡ及び第２の基準鋸信号ＳＢを生成
する基準鋸信号生成部３１と、第１の基準鋸信号ＳＡと
位相決定電圧Ｖｐｈ１を比較した比較信号ＳＣを出力す
る第１の比較器３２と、第２の基準鋸信号ＳＢと位相決
定電圧Ｖｐｈ１を比較した比較信号ＳＤを出力する第２
の比較器３３と、第１の比較器３２の比較信号ＳＣ及び
第２の比較器３３の比較信号ＳＤが入力されて、第１の
スイッチング素子４のドライブ信号ＨＤ１を生成する第
１のラッチ回路３４とを備えている。ここで、第１のラ
ッチ回路３４はさらに、第１の比較器３２の比較信号Ｓ
Ｃにより駆動される第１のトランジスタ３４ａ、及び第
２の比較器３３の比較信号ＳＤにより駆動される第２の
トランジスタ３４ｂを有している。

【００９３】また、ドライブ平行移動回路３０は、第１
の基準鋸信号ＳＡと位相制御電圧Ｖｐｈ２を比較した比
較信号ＳＥを出力する第３の比較器３５と、第２の基準
鋸信号Ｂと位相制御電圧Ｖｐｈ２を比較した比較信号Ｓ
Ｆを出力する第４の比較器３６と、第３の比較器３５の
比較信号ＳＥ及び第４の比較器３６の比較信号ＳＦが入
力されて、第２のスイッチング素子７のドライブ信号Ｈ
Ｄ２を生成する第２のラッチ回路３７とを備えている。
ここで、第２のラッチ回路３７はさらに、第３の比較器
３５の比較信号ＳＥにより駆動される第３のトランジス
タ３７ａ、及び第４の比較器３６の比較信号ＳＦにより
駆動される第４のトランジスタ３７ｂを有している。

【００９４】ドライブ平行移動回路３０は、これらの構
成により、水平ドライブ信号ＨＤ，位相決定電圧Ｖｐｈ
１及び位相制御電圧Ｖｐｈ２より第１及び第２のスイッ
チング素子４，７それぞれのドライブ信号ＨＤ１，ＨＤ
２を生成して出力するものとして構成されている。

【００９５】これらの各構成における信号の波形を図４
に示す。この図において、所定の周期をもつ矩形波状の
水平ドライブ信号ＨＤは、反転及び積分回路によって反
転及び積分されて第１及び第２の基準鋸信号ＳＡ，ＳＢ
が生成される。そして、第１の基準鋸信号ＳＡと、第１
のスイッチング素子４の位相決定電圧Ｖｐｈ１とを比較
した結果が比較信号ＳＣである。また、第２の基準鋸信
号ＳＢと、第１のスイッチング素子４の位相決定電圧Ｖ
ｐｈ１とを比較した結果が比較信号ＳＤである。さら
に、比較信号ＳＣ，ＳＤをラッチして得られる信号が第
１のスイッチング素子４を駆動するドライブ信号ＨＤ１
となる。

【００９６】同様にして、第１の基準鋸信号ＳＡと、第
２のスイッチング素子７の位相制御電圧Ｖｐｈ２とを比
較した結果が比較信号ＳＥである。また、第２の基準鋸
信号ＳＢと、第２のスイッチング素子７の位相決定電圧
Ｖｐｈ２とを比較した結果が比較信号ＳＦである。さら
に、比較信号ＳＥ，ＳＦをラッチして得られる信号が第
２のスイッチング素子７を駆動するドライブ信号ＨＤ２
となる。このようにしてドライブ信号ＨＤ２を得ること
により、位相制御電圧Ｖｐｈ２を変化させることで第１
のスイッチング素子４に対する第２のスイッチング素子
７のオフタイミング位相を制御できることが分かる。

【００９７】次に、図５を用いてスイッチング素子位相
制御回路２０の具体的な動作を説明する。図５に示す波
形は、第２のスイッチング素子７の位相制御に係る検出
電圧等と、それらを用いた制御信号のタイミングを概念
的に示したものである。図５中Ａにおいて、＋Ｂ電圧を
検出した検出電圧Ｖｂが変動（低下）して時間ｔ１にお
いて第１の比較基準電圧Ｖｔｈ１を下回ったとき、図５
中Ｃに示すように、比較器２１より制御信号が出力され
ることにより水平画サイズ制限回路２３が作動する。こ
れにより、図５中Ｂに示すように、第２のスイッチング
素子７の位相制御電圧Ｖｐｈ２が、検出電圧Ｖｂに伴っ
て変化し、制限ループによる制御に入る。

【００９８】また、時間ｔ２において、検出電圧Ｖｂが
比較基準電圧Ｖｔｈ１を超えるまで復帰した場合には、
図５中Ｃに示すように、比較器２１より出力されていた
制御信号がオフとなることにより水平画サイズ制限回路
２３がオフとなる。これにより、図５中Ｂに示すよう
に、位相制御電圧Ｖｐｈ２は定常状態に戻り、通常の水
平画サイズ制御ループとなる。このようにして、第１の
スイッチング素子４の位相決定電圧Ｖｐｈ１に対して、
第２のスイッチング素子７の位相制御電圧Ｖｐｈ２を高
くすることで、第２のスイッチング素子７のドライブ信
号ＨＤ２の位相を遅らせて水平画サイズを小さくする。
これにより、第２のスイッチ素子７のリトレースパルス
電圧を制限でき、安全動作領域内で動作させることがで
きる。

【００９９】また、検出電圧Ｖｂが低下して、時間ｔ３
において比較基準電圧Ｖｔｈ１を下回ったとき、時間ｔ
１のときと同様、図５中Ｃに示すように、水平画サイズ
制限回路２３が作動して制限ループによる制御に入る。
そして、検出電圧Ｖｂがさらにそのまま低下して、時間
ｔ４において第２の比較基準電圧Ｖｔｈ２を下回った
時、図５中Ｄに示すように、比較器２２より制御信号が
出力されることにより水平画サイズスロースタート回路
２４がリセットされる。

【０１００】このとき、水平画サイズ制限回路２３も同
時に制限動作をしているが、実際には水平画サイズスロ
ースタート回路２４の動作が支配的になる。その後、時
間ｔ５で検出電圧Ｖｂが比較基準電圧Ｖｔｈ２を超える
まで復帰した場合、図５中Ｂに示すように、位相制御電
圧Ｖｐｈ２のスロースタート動作が始まる。したがっ
て、時間ｔ６で検出電圧Ｖｂが比較基準電圧Ｖｔｈ１を
超えるまで復帰したとしても、このように水平画サイズ
スロースタート回路２４が作動している間は、スロース
タート動作により、制限ループよりも遅れた位相に位相
制限がかかる。これは、通常の電源起動時に水平画サイ
ズスロースタート回路２４が動作する時と同様の動作と
なる。

【０１０１】なお、図５においては、簡略化のため、検
出電圧Ｖｂが比較基準電圧Ｖｔｈ２と等しいときに第２
のスイッチング素子７のオフタイミング位相遅れが最大
になるものとしている。しかし、実際には、検出電圧Ｖ
ｂが比較基準電圧Ｖｔｈ２まで低下しても水平画サイズ
制限回路２３によるオフタイミング位相遅れが最大にな
らない設定のときも、水平画サイズスロースタート回路
２４リセット動作時の位相遅れは最大となる。

【０１０２】なお、上述したスイッチング素子位相制御
回路２０においては、位相制御電圧Ｖｐｈ２の電圧が高
いほどオフタイミング位相が遅れる極性としたが、これ
に限られるものではない。

【０１０３】また、上述においては、第２のスイッチン
グ素子７のオフタイミングが第１のスイッチング素子４
のオフタイミングよりも遅いものとして説明したが、例
えば、スイッチング素子を構成するトランジスタのスト
レージタイムなどの影響によって、場合によっては第１
のスイッチング素子４のオフタイミングの方が遅くなる
こともありうる。このように、第１のスイッチング素子
４と第２のスイッチング素子７のオフタイミングが逆転
した場合、水平ドライブ信号から直接第１のスイッチン
グ素子４のドライブ信号を生成する構成の水平偏向回路
では、制御が不可能になる。

【０１０４】しかしながら、本実施の形態においては、
本出願人により特開平１１−３４１２９８公報において
開示された技術によりこの問題を解消している。すなわ
ち、水平ドライブ信号を積分及び／又は反転処理等した
波形と所定の基準電圧（例えば、位相制御電圧Ｖｐｈ
１，Ｖｐｈ２に相当する。）とより、第２のスイッチン
グ素子７を駆動するドライブ信号のオフタイミング位相
を、第１のスイッチング素子４のオフタイミングに対し
て調整した上で、第１及び第２のスイッチング素子４，
７のドライブ信号をそれぞれ生成している。これらのド
ライブ信号のオフタイミングは、水平ドライブ信号より
常に遅く、これにより、第２のスイッチング素子７のオ
フタイミングが第１のスイッチング素子４よりも早くな
った場合にも、安定して制御することが可能である。

【０１０５】したがって、第２のスイッチング素子７の
オフタイミングが、第１のスイッチング素子４のオフタ
イミングよりも遅いものに限られず、そのタイミングが
逆転していてもよい。

【０１０６】上述したように、本発明に係る水平偏向回
路によれば、主電源の電源オフ時等、＋Ｂ電圧が下がっ
ていく状態において、水平偏向回路のスイッチング素子
の両端電圧及び電流を制限して、スイッチング素子の安
全動作領域内で正常に動作させることが出来る。これに
より、回路の破壊を防止することができる。

【０１０７】また、さらに本発明に係る水平偏向回路を
例えばテレビ受像機に適用した場合、テレビ受信機の不
安定な状態、例えば電源の瞬断や部品故障等、＋Ｂ電圧
が異常となる過渡的状態においても、スイッチング素子
の安全動作領域内で正常に動作させることができる。こ
れにより、回路の破壊を防止することができる。したが
って、高信頼性の水平偏向回路を実現出来る。

【０１０８】

【発明の効果】本発明に係る水平偏向回路は、第１のス
イッチング素子、第１のダンパーダイオード及び第１の
共振コンデンサが並列に接続されてその一端が接地され
る第１のパルスを発生する第１の並列回路と、第２のス
イッチング素子、第２のダンパーダイオード及び第２の
共振コンデンサが並列に接続されてその一端が第１の並
列回路の他端に接続される第２のパルスを発生する第２
の並列回路と、Ｓ字コンデンサの他端と第２の並列回路
の他端との間に接続される水平偏向ヨークと、第１の並
列回路及び第２の並列回路の接点と直流の主電源との間
に接続される誘導起電力を発生するフライバックトラン
スと、第１のスイッチング素子を水平ドライブ信号で駆
動するとともに第２のスイッチング素子のオフ開始時期
及びオフ期間を制御するスイッチング素子位相制御手段
とを備えるものである。そして、このスイッチング素子
位相制御手段は、検出した直流の主電源の電圧が第１の
閾値を下回ったとき、当該直流の主電源の電圧の変動に
応じて第２のスイッチング素子のオフ開始時期の制限値
を動的に制御して偏向電流の振幅を制限する。

【０１０９】このような水平偏向回路は、第１のスイッ
チング素子を水平ドライブ信号で駆動するとともに第２
のスイッチング素子のオフ開始時期及びオフ期間をスイ
ッチング素子位相制御手段で制御することにより得られ
るパルス電圧により偏向電流の振幅を制御している。

【０１１０】このような構成を備える水平偏向回路によ
り、直流の主電源の電圧が第１の閾値を下回った場合に
第２のスイッチング素子のオフ開始時期の制限値を動的
に制御して偏向電流の振幅を制限することができる。こ
れにより、第２のスイッチング素子の耐圧超過による破
壊から回路を保護することができる。

【０１１１】また、本発明に係る水平偏向回路は、直流
の主電源の電圧が過渡的状態となるときに偏向電流の振
幅を制限してから徐々に大きくする水平画サイズスロー
スタート手段をさらに備える。そして、この水平画サイ
ズスロースタート手段は、検出した直流の主電源の電圧
が第１の閾値よりも低い第２の閾値を下回った場合に作
動する。

【０１１２】このような構成を備える水平偏向回路によ
り、直流の主電源の電圧が第２の閾値を下回った場合に
偏向電流の振幅を制限してから徐々に大きくすることが
できる。これにより、水平画サイズスロースタート手段
が作動しないような直流の主電源の電圧の変動時にも偏
向電流の振幅を制限し、第２のスイッチング素子の耐圧
超過による破壊から回路を保護することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のスイッチング素子を２つ
用いた、いわゆる積み上げ型水平偏向回路の概略構成を
示す図である。

【図２】本発明の実施の形態のスイッチング素子位相制
御回路２０の詳細な構成を示す図である。

【図３】ドライブ平行移動回路３０の詳細な構成を示す
図である。

【図４】図３のドライブ平行移動回路３０における各部
の信号波形を説明する図である。

【図５】本発明の実施の形態のスイッチング素子位相制
御回路２０の動作を説明する概念図であって、＋Ｂ電圧
の変化に伴う位相制限動作の一例を説明する図である。

【図６】従来のいわゆる積み上げ型の水平偏向回路の概
略構成の一例を示す図である。

【図７】本発明及び従来のいわゆる積み上げ型の水平偏
向回路の各部の電圧、電流波形図である。

【図８】本発明及び従来のいわゆる積み上げ型の水平偏
向回路の各タイミングでの動作を説明する際の等価回路
を示す図である。

【図９】従来の水平偏向回路の概略構成の一例を示す図
である。

【符号の説明】

１ フライバックトランス、 ２ 水平偏向ヨーク、
４ 第１のスイッチング素子、 ５ 第１のダンパーダ
イオード、 ６ 第１の共振コンデンサ、 ７第２のス
イッチング素子、 ８ 第２のダンパーダイオード、
９ 第２の共振コンデンサ、 ２０ スイッチング素子
位相制御回路、 ２４ 水平画サイズスロースタート回
路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のスイッチング素子、第１のダンパ
   ーダイオード及び第１の共振コンデンサが並列に接続さ
   れてその一端が接地される第１のパルスを発生する第１
   の並列回路と、 第２のスイッチング素子、第２のダンパーダイオード及
   び第２の共振コンデンサが並列に接続されてその一端が
   上記第１の並列回路の他端に接続される第２のパルスを
   発生する第２の並列回路と、 Ｓ字コンデンサの他端と、上記第２の並列回路の他端と
   の間に接続される水平偏向ヨークと、 上記第１の並列回路及び上記第２の並列回路の接点と直
   流の主電源との間に接続されて誘導起電力を発生するフ
   ライバックトランスと、 上記第１のスイッチング素子を水平ドライブ信号で駆動
   するとともに上記第２のスイッチング素子のオフ開始時
   期及びオフ期間を制御するスイッチング素子位相制御手
   段とを備え、 上記スイッチング素子位相制御手段は、検出した直流の
   主電源の電圧が第１の閾値を下回ったとき、当該直流の
   主電源の電圧の変動に応じて上記第２のスイッチング素
   子のオフ開始時期の制限値を動的に制御して偏向電流の
   振幅を制限することを特徴とする水平偏向回路。
2. 【請求項２】 上記水平偏向回路は、上記直流の主電源
   の電圧が過渡的状態となるときに偏向電流の振幅を制限
   してから徐々に大きくする水平画サイズスロースタート
   手段をさらに備え、上記水平画サイズスロースタート手
   段は、検出した上記直流の主電源の電圧が上記第１の閾
   値よりも低い第２の閾値を下回った場合に作動すること
   を特徴とする請求項１記載の水平偏向回路。