JPH07177739A - 高圧発生回路 - Google Patents
高圧発生回路Info
- Publication number
- JPH07177739A JPH07177739A JP34501393A JP34501393A JPH07177739A JP H07177739 A JPH07177739 A JP H07177739A JP 34501393 A JP34501393 A JP 34501393A JP 34501393 A JP34501393 A JP 34501393A JP H07177739 A JPH07177739 A JP H07177739A
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- voltage
- primary coil
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 偏向ヨークに流れる偏向電流が高圧安定化制
御によって変動せず、画面の振幅変動を防止した高圧発
生回路を提供する。 【構成】 フライバックトランス３の一次コイル１の一
端側に駆動電源Ｂ+ を、他端側に水平出力トランジスタ
６をそれぞれ直接に接続する。一次コイル１に、インダ
クタ14と制御トランジスタ10の直列接続体を有するバイ
パス回路13を並列接続する。スイッチ制御回路16によ
り、高圧出力電圧の降下量が大きくなるにつれて、トラ
ンジスタ10のスイッチオンの時間を長くし、インダクタ
14に蓄積する電磁エネルギを多くし、トランジスタ６が
オフしたときに発生するフライバックパルスの波高値を
高くし、高圧出力電圧の安定化を行う。偏向ヨーク７に
加わる電圧は、常に電圧Ｂ+ に対応する一定電圧値が加
わるため、高圧安定化動作によって偏向電流は異常変動
せず、画面特性が良好となる。
御によって変動せず、画面の振幅変動を防止した高圧発
生回路を提供する。 【構成】 フライバックトランス３の一次コイル１の一
端側に駆動電源Ｂ+ を、他端側に水平出力トランジスタ
６をそれぞれ直接に接続する。一次コイル１に、インダ
クタ14と制御トランジスタ10の直列接続体を有するバイ
パス回路13を並列接続する。スイッチ制御回路16によ
り、高圧出力電圧の降下量が大きくなるにつれて、トラ
ンジスタ10のスイッチオンの時間を長くし、インダクタ
14に蓄積する電磁エネルギを多くし、トランジスタ６が
オフしたときに発生するフライバックパルスの波高値を
高くし、高圧出力電圧の安定化を行う。偏向ヨーク７に
加わる電圧は、常に電圧Ｂ+ に対応する一定電圧値が加
わるため、高圧安定化動作によって偏向電流は異常変動
せず、画面特性が良好となる。
Description
【０００１】
【産業上の利用分野】本発明は、フライバックパルスを
昇圧してその昇圧出力を陰極線管のアノードへ加える高
圧発生回路に関するものである。
昇圧してその昇圧出力を陰極線管のアノードへ加える高
圧発生回路に関するものである。
【０００２】
【従来の技術】テレビジョン受像機やディスプレイ装置
の陰極線管に数10ＫＶという高い電圧を印加する高圧発
生回路には、通常、画面性能を向上させる場合、高圧出
力電圧の安定化を行う高圧安定化回路が備えられてい
る。この高圧安定化回路を組み込んだ従来の高圧発生回
路が図４と図５に示されている。
の陰極線管に数10ＫＶという高い電圧を印加する高圧発
生回路には、通常、画面性能を向上させる場合、高圧出
力電圧の安定化を行う高圧安定化回路が備えられてい
る。この高圧安定化回路を組み込んだ従来の高圧発生回
路が図４と図５に示されている。
【０００３】図４に示すものは、電源電圧制御方式のも
のであり、フライバックトランス３の二次コイル２側か
ら陰極線管12に加える高圧出力電圧ＥH を電圧制御回路
11によって検出する。この電圧制御回路11は、高圧出力
電圧ＥH の降下量に応じてシリーズトランジスタ９の内
部抵抗を変化させて、駆動電源Ｂ+ からフライバックト
ランス３の一次コイル１に加えられる電圧値を制御し、
高圧出力電圧の安定化を行っている。一方、図５に示す
ものは、スイッチング制御方式のものであり、高圧出力
電圧ＥH の降下量に応じて、スイッチ制御回路16は制御
トランジスタ10のスイッチオンのパルス幅の制御を行っ
て、高圧出力電圧の安定化を行っている。
のであり、フライバックトランス３の二次コイル２側か
ら陰極線管12に加える高圧出力電圧ＥH を電圧制御回路
11によって検出する。この電圧制御回路11は、高圧出力
電圧ＥH の降下量に応じてシリーズトランジスタ９の内
部抵抗を変化させて、駆動電源Ｂ+ からフライバックト
ランス３の一次コイル１に加えられる電圧値を制御し、
高圧出力電圧の安定化を行っている。一方、図５に示す
ものは、スイッチング制御方式のものであり、高圧出力
電圧ＥH の降下量に応じて、スイッチ制御回路16は制御
トランジスタ10のスイッチオンのパルス幅の制御を行っ
て、高圧出力電圧の安定化を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、図４と
５に示す従来例では、シリーズトランジスタ９や制御ト
ランジスタ10の制御動作によって高圧出力電圧の安定化
を行っているが、トランジスタ９や10の制御動作によ
り、偏向ヨーク７の走査期間に流れる偏向電流が変動
し、陰極線管12の画面の振幅が変動して、画面特性が悪
くなるという問題が生じた。
５に示す従来例では、シリーズトランジスタ９や制御ト
ランジスタ10の制御動作によって高圧出力電圧の安定化
を行っているが、トランジスタ９や10の制御動作によ
り、偏向ヨーク７の走査期間に流れる偏向電流が変動
し、陰極線管12の画面の振幅が変動して、画面特性が悪
くなるという問題が生じた。
【０００５】本発明は、上記従来例の課題を解決するた
めになされたものであり、その目的は、高圧出力電圧の
安定化制御が行われても、偏向ヨークに流れる偏向電流
の異常変動がなく、振幅歪のない良好な画面が得られる
高圧発生回路を提供することにある。
めになされたものであり、その目的は、高圧出力電圧の
安定化制御が行われても、偏向ヨークに流れる偏向電流
の異常変動がなく、振幅歪のない良好な画面が得られる
高圧発生回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために次のように構成されている。すなわち、本発
明は、フライバックトランスの一次コイルの一端側に駆
動電源が接続され、一次コイルの他端側には、水平出力
スイッチ素子と、この水平出力スイッチ素子のスイッチ
オフ時に前記一次コイルとのＬＣ共振によってフライバ
ックパルスを発生する共振コンデンサとが設けられてい
る高圧発生回路において、前記フライバックトランスの
一次コイルにはインダクタと高圧制御スイッチ素子を直
列に接続したバイパス回路が並列に接続されていること
を特徴として構成されており、また、前記共振コンデン
サには偏向ヨークとＳ字補正コンデンサとの直列回路が
並列に接続されていることも、本発明の特徴的な構成と
されている。但し、本方式は共振コンデンサと並列に接
続される偏向ヨーク、Ｓ字補正コンデンサがない高圧発
生回路機能だけにおいても、高圧安定化が従来の方法よ
り高い性能で実現できる。
するために次のように構成されている。すなわち、本発
明は、フライバックトランスの一次コイルの一端側に駆
動電源が接続され、一次コイルの他端側には、水平出力
スイッチ素子と、この水平出力スイッチ素子のスイッチ
オフ時に前記一次コイルとのＬＣ共振によってフライバ
ックパルスを発生する共振コンデンサとが設けられてい
る高圧発生回路において、前記フライバックトランスの
一次コイルにはインダクタと高圧制御スイッチ素子を直
列に接続したバイパス回路が並列に接続されていること
を特徴として構成されており、また、前記共振コンデン
サには偏向ヨークとＳ字補正コンデンサとの直列回路が
並列に接続されていることも、本発明の特徴的な構成と
されている。但し、本方式は共振コンデンサと並列に接
続される偏向ヨーク、Ｓ字補正コンデンサがない高圧発
生回路機能だけにおいても、高圧安定化が従来の方法よ
り高い性能で実現できる。
【０００７】
【作用】上記構成の本発明において、水平出力スイッチ
素子がオン状態で、かつ、高圧制御スイッチ素子がオフ
のとき、駆動電源からの電流はバイパス回路側を流れ
ず、フライバックトランスの一次コイル側を流れ、一次
コイルに電磁エネルギが蓄積される。この一次コイルに
電磁エネルギが蓄積される途中で、高圧制御スイッチ素
子がオンすると、駆動電源からの電流は同一次コイル側
とともにバイパス回路側にも流れ、一次コイルとインダ
クタの両方に電磁エネルギが蓄積される。高圧制御スイ
ッチ素子のオン期間が長いと、インダクタ側に電磁エネ
ルギが多く蓄積される。
素子がオン状態で、かつ、高圧制御スイッチ素子がオフ
のとき、駆動電源からの電流はバイパス回路側を流れ
ず、フライバックトランスの一次コイル側を流れ、一次
コイルに電磁エネルギが蓄積される。この一次コイルに
電磁エネルギが蓄積される途中で、高圧制御スイッチ素
子がオンすると、駆動電源からの電流は同一次コイル側
とともにバイパス回路側にも流れ、一次コイルとインダ
クタの両方に電磁エネルギが蓄積される。高圧制御スイ
ッチ素子のオン期間が長いと、インダクタ側に電磁エネ
ルギが多く蓄積される。
【０００８】次に、水平出力スイッチ素子がオフする
と、一次コイルとインダクタのそれぞれが、共振コンデ
ンサとＬＣ共振を開始し、一次コイルとインダクタに蓄
積された電磁エネルギが共振コンデンサに充電エネルギ
として変換されていき、フライバックパルスが作られ
る。高圧出力電圧の降下量が大きくなればなるほど、高
圧制御スイッチ素子のスイッチオンのパルス幅を長くし
て、インダクタに蓄積する電磁エネルギを増やすことに
より、フライバックパルスの波高値を高くして高圧出力
電圧の降下量を補償し、高圧出力電圧の安定化を行う。
と、一次コイルとインダクタのそれぞれが、共振コンデ
ンサとＬＣ共振を開始し、一次コイルとインダクタに蓄
積された電磁エネルギが共振コンデンサに充電エネルギ
として変換されていき、フライバックパルスが作られ
る。高圧出力電圧の降下量が大きくなればなるほど、高
圧制御スイッチ素子のスイッチオンのパルス幅を長くし
て、インダクタに蓄積する電磁エネルギを増やすことに
より、フライバックパルスの波高値を高くして高圧出力
電圧の降下量を補償し、高圧出力電圧の安定化を行う。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には、本発明に係る高圧発生回路の一実施例
の構成が示されている。
する。図１には、本発明に係る高圧発生回路の一実施例
の構成が示されている。
【００１０】同図において、フライバックトランス３の
一次コイル１の一端側には、駆動電源Ｂ+ が直列に接続
されており、他端側には、水平出力スイッチ素子として
の水平出力トランジスタ６が直列に接続されている。こ
の水平出力トランジスタ６には、ダンパーダイオード４
と、共振コンデンサ５と、偏向ヨーク７とＳ字補正コン
デンサ８の直列接続体とがそれぞれ並列に接続されてい
る。同水平出力トランジスタ６のベース側は、水平ドラ
イブ回路（図示せず）から図２の（ａ）に示すような水
平ドライブ信号（ＨＤ信号）が加えられる。さらに、一
次コイル１には、高圧制御スイッチ素子としての制御ト
ランジスタ10を含んで構成される、本実施例の特徴的な
バイパス回路13が並列に接続されている。
一次コイル１の一端側には、駆動電源Ｂ+ が直列に接続
されており、他端側には、水平出力スイッチ素子として
の水平出力トランジスタ６が直列に接続されている。こ
の水平出力トランジスタ６には、ダンパーダイオード４
と、共振コンデンサ５と、偏向ヨーク７とＳ字補正コン
デンサ８の直列接続体とがそれぞれ並列に接続されてい
る。同水平出力トランジスタ６のベース側は、水平ドラ
イブ回路（図示せず）から図２の（ａ）に示すような水
平ドライブ信号（ＨＤ信号）が加えられる。さらに、一
次コイル１には、高圧制御スイッチ素子としての制御ト
ランジスタ10を含んで構成される、本実施例の特徴的な
バイパス回路13が並列に接続されている。
【００１１】このバイパス回路13は、制御トランジスタ
10とインダクタ14とダイオードＤ1の直列接続体を基本
構成としており、制御トランジスタ10にはダイオードＤ
4 が並列に接続され、さらに、このトランジスタ10のエ
ミッタ側にはダイオードＤ3のカソード側が接続されて
おり、そのアノード側はグランド側に接続されている。
また、インダクタ14の出力側には、ダイオードＤ2 のカ
ソード側が接続されており、そのアノード側はグランド
側に接続されている。ダイオードＤ2 とＤ4 は、回路動
作のときに充電エネルギに変換されないで、インダクタ
14に残留する電磁エネルギを駆動電源Ｂ+ 側に戻す機能
をもっており、ダイオードＤ3 は制御トランジスタ10が
逆電圧に振動するのを吸収するためのものである。
10とインダクタ14とダイオードＤ1の直列接続体を基本
構成としており、制御トランジスタ10にはダイオードＤ
4 が並列に接続され、さらに、このトランジスタ10のエ
ミッタ側にはダイオードＤ3のカソード側が接続されて
おり、そのアノード側はグランド側に接続されている。
また、インダクタ14の出力側には、ダイオードＤ2 のカ
ソード側が接続されており、そのアノード側はグランド
側に接続されている。ダイオードＤ2 とＤ4 は、回路動
作のときに充電エネルギに変換されないで、インダクタ
14に残留する電磁エネルギを駆動電源Ｂ+ 側に戻す機能
をもっており、ダイオードＤ3 は制御トランジスタ10が
逆電圧に振動するのを吸収するためのものである。
【００１２】フライバックトランス３の二次コイル２の
高圧端側は、整流ダイオード17とコンデンサ18との半波
整流回路を介して、陰極線管12のアノードに接続されて
いる。二次コイル２の高圧端側には、分圧抵抗体19，20
の直列回路が接続されており、この分圧抵抗体19，20に
より分圧されて、高圧出力電圧ＥH が検出され、その検
出信号はスイッチ制御回路16に加えられる。回路は簡単
なコイル、ダイオード、コンデンサ、フィードバック抵
抗をそれぞれ１個で構成するもので示されているが、一
般的なフライバックトランス（ＦＢＴ）としての複数の
素子を使う整流回路で構成される方式にも適用されるも
のである。
高圧端側は、整流ダイオード17とコンデンサ18との半波
整流回路を介して、陰極線管12のアノードに接続されて
いる。二次コイル２の高圧端側には、分圧抵抗体19，20
の直列回路が接続されており、この分圧抵抗体19，20に
より分圧されて、高圧出力電圧ＥH が検出され、その検
出信号はスイッチ制御回路16に加えられる。回路は簡単
なコイル、ダイオード、コンデンサ、フィードバック抵
抗をそれぞれ１個で構成するもので示されているが、一
般的なフライバックトランス（ＦＢＴ）としての複数の
素子を使う整流回路で構成される方式にも適用されるも
のである。
【００１３】前記、制御トランジスタ10のベース側は、
全走査線期間の水平１ライン毎に高圧出力電圧ＥH の降
下量に応じて、スイッチオンのタイミングを可変制御す
るスイッチ制御回路16が接続されており、スイッチ制御
回路16から制御トランジスタ10に、図２の（ｅ）に示す
ような駆動パルス信号が加えられている。この駆動パル
ス信号は、水平ドライブ信号（ＨＤ信号）がオフのとき
に同期してオフとなっており、かつ、高圧出力電圧の降
下量が大きくなるにつれ、この駆動パルス信号のスイッ
チオンのタイミングを早くする方向、すなわち、スイッ
チオンのパルス幅を大きくする方向に、スイッチ制御回
路16により制御されている。
全走査線期間の水平１ライン毎に高圧出力電圧ＥH の降
下量に応じて、スイッチオンのタイミングを可変制御す
るスイッチ制御回路16が接続されており、スイッチ制御
回路16から制御トランジスタ10に、図２の（ｅ）に示す
ような駆動パルス信号が加えられている。この駆動パル
ス信号は、水平ドライブ信号（ＨＤ信号）がオフのとき
に同期してオフとなっており、かつ、高圧出力電圧の降
下量が大きくなるにつれ、この駆動パルス信号のスイッ
チオンのタイミングを早くする方向、すなわち、スイッ
チオンのパルス幅を大きくする方向に、スイッチ制御回
路16により制御されている。
【００１４】本実施例は上記のように構成されており、
次に、この回路動作を図２のタイムチャートを用いて説
明する。水平出力トランジスタ６が、水平ドライブ信号
（ＨＤ信号）に同期してオンし、かつ、制御トランジス
タ10がオフ状態のとき、駆動電源Ｂ+ からの電流はバイ
パス回路13側を通らずに、一次コイル１側を図２の
（ｃ）の実線に示すように時間の経過とともに増加する
態様で流れ、一次コイル１に電磁エネルギが蓄積され
る。
次に、この回路動作を図２のタイムチャートを用いて説
明する。水平出力トランジスタ６が、水平ドライブ信号
（ＨＤ信号）に同期してオンし、かつ、制御トランジス
タ10がオフ状態のとき、駆動電源Ｂ+ からの電流はバイ
パス回路13側を通らずに、一次コイル１側を図２の
（ｃ）の実線に示すように時間の経過とともに増加する
態様で流れ、一次コイル１に電磁エネルギが蓄積され
る。
【００１５】次に、この水平出力トランジスタ６がオン
している途中で、制御トランジスタ10がオンすると、駆
動電源Ｂ+ からの電流は、一次コイル１側に流れるとと
もにバイパス回路13側にも流れ、その合成電流は、同図
の（ｃ）の破線に示すように大きくなり、一次コイル１
とインダクタ14の両方に電磁エネルギが蓄積される。
している途中で、制御トランジスタ10がオンすると、駆
動電源Ｂ+ からの電流は、一次コイル１側に流れるとと
もにバイパス回路13側にも流れ、その合成電流は、同図
の（ｃ）の破線に示すように大きくなり、一次コイル１
とインダクタ14の両方に電磁エネルギが蓄積される。
【００１６】次に、水平出力トランジスタ６がオフする
と、このとき制御トランジスタ10も同期してオフ状態と
なり、一次コイル１およびインダクタ14と、共振コンデ
ンサ５とが、それぞれ直列ＬＣ共振を開始し、一次コイ
ル１とインダクタ14に蓄積されていた電磁エネルギは共
振コンデンサ５の充電エネルギに、図２の（ｂ）に示す
ように変換されていき、フライバックパルスが作り出さ
れていく。このフライバックパルスは、一次コイル１と
インダクタ14に蓄積されている電磁エネルギが、全て共
振コンデンサ５に充電エネルギとして変換されたとき、
ピークとなる。フライバックパルスがピークとなった以
降は、共振コンデンサ５から放電電流が偏向ヨーク７側
および一次コイル側に逆流し、水平出力トランジスタ６
のコレクタ電圧は減少して零になる。そして、コレクタ
電圧が零電位よりも低くなると、ダンパーダイオード４
がオンし、このダンパー期間でダンパーダイオード４か
ら一次コイル１に向かう逆電流が流れる。逆電流が徐々
に減少して零になったときに、ダンパーダイオード４が
オフする。次に、水平出力トランジスタ６がオンするこ
とにより、最初の状態となり、以上の動作が繰り返され
ることにより、回路動作が継続される。
と、このとき制御トランジスタ10も同期してオフ状態と
なり、一次コイル１およびインダクタ14と、共振コンデ
ンサ５とが、それぞれ直列ＬＣ共振を開始し、一次コイ
ル１とインダクタ14に蓄積されていた電磁エネルギは共
振コンデンサ５の充電エネルギに、図２の（ｂ）に示す
ように変換されていき、フライバックパルスが作り出さ
れていく。このフライバックパルスは、一次コイル１と
インダクタ14に蓄積されている電磁エネルギが、全て共
振コンデンサ５に充電エネルギとして変換されたとき、
ピークとなる。フライバックパルスがピークとなった以
降は、共振コンデンサ５から放電電流が偏向ヨーク７側
および一次コイル側に逆流し、水平出力トランジスタ６
のコレクタ電圧は減少して零になる。そして、コレクタ
電圧が零電位よりも低くなると、ダンパーダイオード４
がオンし、このダンパー期間でダンパーダイオード４か
ら一次コイル１に向かう逆電流が流れる。逆電流が徐々
に減少して零になったときに、ダンパーダイオード４が
オフする。次に、水平出力トランジスタ６がオンするこ
とにより、最初の状態となり、以上の動作が繰り返され
ることにより、回路動作が継続される。
【００１７】この一連の回路動作で、例えば、高圧出力
電圧が降下したとき、スイッチ制御回路16により駆動パ
ルス信号はスイッチオン時間を長くする方向、すなわ
ち、スイッチオンのパルス幅を大きくする方向に作られ
て、制御トランジスタ10に加えられ、バイパス回路13の
インダクタ14に流れる電流が大きくなるので、インダク
タ14に電磁エネルギが多く蓄積される。水平出力トラン
ジスタ６がオフすると、このインダクタ14に蓄積された
電磁エネルギが一次コイル１に蓄積された電磁エネルギ
に加算されて、共振コンデンサ５の充電エネルギに変換
されるため、フライバックパルスの波高値が高くなり、
高圧出力電圧の降下量が補償されて、高圧出力電圧の安
定化が行われる。このような高圧出力電圧の安定化制御
は、全走査線期間の水平の１ライン毎にスイッチ制御回
路16により行われるので、常に応答性の良い高圧安定化
制御が達成される。
電圧が降下したとき、スイッチ制御回路16により駆動パ
ルス信号はスイッチオン時間を長くする方向、すなわ
ち、スイッチオンのパルス幅を大きくする方向に作られ
て、制御トランジスタ10に加えられ、バイパス回路13の
インダクタ14に流れる電流が大きくなるので、インダク
タ14に電磁エネルギが多く蓄積される。水平出力トラン
ジスタ６がオフすると、このインダクタ14に蓄積された
電磁エネルギが一次コイル１に蓄積された電磁エネルギ
に加算されて、共振コンデンサ５の充電エネルギに変換
されるため、フライバックパルスの波高値が高くなり、
高圧出力電圧の降下量が補償されて、高圧出力電圧の安
定化が行われる。このような高圧出力電圧の安定化制御
は、全走査線期間の水平の１ライン毎にスイッチ制御回
路16により行われるので、常に応答性の良い高圧安定化
制御が達成される。
【００１８】また、偏向ヨーク７に加わる図１のＡ部分
の電圧は、電源電圧Ｂ+ に対応する一定電圧が加わるの
で、偏向ヨーク７の走査期間に流れる偏向電流は、制御
トランジスタ10のオン・オフ動作に拘わらず図２の
（ｆ）に示すように、常に一定の正常な鋸歯状波形とな
り、従来のように、高圧出力電圧の安定化制御により偏
向電流が異常変動を起こし、画面の振幅が変動するとい
うことがない。
の電圧は、電源電圧Ｂ+ に対応する一定電圧が加わるの
で、偏向ヨーク７の走査期間に流れる偏向電流は、制御
トランジスタ10のオン・オフ動作に拘わらず図２の
（ｆ）に示すように、常に一定の正常な鋸歯状波形とな
り、従来のように、高圧出力電圧の安定化制御により偏
向電流が異常変動を起こし、画面の振幅が変動するとい
うことがない。
【００１９】さらに、本実施例は、制御トランジスタ10
によるスイッチ制御方式により高圧出力電圧の安定化が
行われているので、電源電圧制御方式の場合のようなシ
リーズトランジスタ９でのパワーロス（熱による電力損
失）が生ずることもない。
によるスイッチ制御方式により高圧出力電圧の安定化が
行われているので、電源電圧制御方式の場合のようなシ
リーズトランジスタ９でのパワーロス（熱による電力損
失）が生ずることもない。
【００２０】さらに、フライバックトランスの一次側に
発生するフライバックパルスの波高値は、一次コイル１
とインダクタ14のそれぞれのインダクタンス値によって
決定されるので、波高値が異常な高さとなって回路素子
が破壊されたり、フライバックトランス３の異常高圧に
起因して、フライバックトランスが破壊されることがな
い。
発生するフライバックパルスの波高値は、一次コイル１
とインダクタ14のそれぞれのインダクタンス値によって
決定されるので、波高値が異常な高さとなって回路素子
が破壊されたり、フライバックトランス３の異常高圧に
起因して、フライバックトランスが破壊されることがな
い。
【００２１】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例での水平出力トランジスタ６と制御トランジスタ
10は、電界効果トランジスタ（ＦＥＴ）等を用いてもよ
い。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例での水平出力トランジスタ６と制御トランジスタ
10は、電界効果トランジスタ（ＦＥＴ）等を用いてもよ
い。
【００２２】また、上記実施例では、高圧発生回路内に
偏向ヨーク７とＳ字補正コンデンサ８との直列接続体を
接続して、偏向高圧一体型の回路構成にしたが、この直
列接続体を省き、高圧発生専用の回路としてもよい。
偏向ヨーク７とＳ字補正コンデンサ８との直列接続体を
接続して、偏向高圧一体型の回路構成にしたが、この直
列接続体を省き、高圧発生専用の回路としてもよい。
【００２３】さらに、制御トランジスタ10にリンギング
やスイッチノイズを取り除くコンデンサを並列に接続し
てもよい。
やスイッチノイズを取り除くコンデンサを並列に接続し
てもよい。
【００２４】さらに、図３に示すように、共振コンデン
サを５ａと５ｂの直列回路によって構成し、スイッチ15
のオン・オフ制御によって共振容量の大きさを可変し、
広範囲の周波数領域のマルチスキャンタイプのものに対
応することができる。
サを５ａと５ｂの直列回路によって構成し、スイッチ15
のオン・オフ制御によって共振容量の大きさを可変し、
広範囲の周波数領域のマルチスキャンタイプのものに対
応することができる。
【００２５】
【発明の効果】本発明によれば、高圧出力電圧を検出し
て、その降下量に応じて高圧制御スイッチ素子のオン・
オフを制御しているため、全走査線期間の水平の１ライ
ン毎に電流を制御できるので、高圧出力電圧の安定化制
御が応答性良く行われている。
て、その降下量に応じて高圧制御スイッチ素子のオン・
オフを制御しているため、全走査線期間の水平の１ライ
ン毎に電流を制御できるので、高圧出力電圧の安定化制
御が応答性良く行われている。
【００２６】また、偏向ヨークとＳ字補正コンデンサと
を組み込んだ高圧発生回路の場合には、上記高圧出力電
圧の安定化制御が行われても、高圧制御スイッチ素子が
一次コイルに並列接続されているバイパス回路内に設け
られているので、高圧制御スイッチ素子のオン・オフ動
作に拘わらず電源電圧は偏向ヨークに印加され、電圧は
変動することなく、電源電圧に対応した常に一定の電圧
となる。したがって、走査期間に偏向ヨークへ流れる電
流は、常に一定の正常な鋸歯状波形となり、高圧安定化
制御によって画面の振幅が変動することがなく、画面特
性が良好となる。
を組み込んだ高圧発生回路の場合には、上記高圧出力電
圧の安定化制御が行われても、高圧制御スイッチ素子が
一次コイルに並列接続されているバイパス回路内に設け
られているので、高圧制御スイッチ素子のオン・オフ動
作に拘わらず電源電圧は偏向ヨークに印加され、電圧は
変動することなく、電源電圧に対応した常に一定の電圧
となる。したがって、走査期間に偏向ヨークへ流れる電
流は、常に一定の正常な鋸歯状波形となり、高圧安定化
制御によって画面の振幅が変動することがなく、画面特
性が良好となる。
【図１】本発明に係る高圧発生回路の一実施例を示す回
路構成図である。
路構成図である。
【図２】同実施例の回路各部のタイムチャートである。
【図３】マルチスキャンタイプの他の実施例を示す回路
構成図である。
構成図である。
【図４】従来の高圧制御方式の高圧発生回路を示す説明
図である。
図である。
【図５】従来のスイッチ制御方式の高圧発生回路を示す
説明図である。
説明図である。
１ 一次コイル ３ フライバックトランス ５ 共振コンデンサ ６ 水平出力トランジスタ（水平出力スイッチ素子） ７ 偏向ヨーク 10 制御トランジスタ（高圧制御スイッチ素子） 13 バイパス回路 14 インダクタ Ｂ+ 駆動電源
Claims (2)
- 【請求項１】 フライバックトランスの一次コイルの一
端側に駆動電源が接続され、一次コイルの他端側には、
水平出力スイッチ素子と、この水平出力スイッチ素子の
スイッチオフ時に前記一次コイルとのＬＣ共振によって
フライバックパルスを発生する共振コンデンサとが設け
られている高圧発生回路において、前記フライバックト
ランスの一次コイルにはインダクタと高圧制御スイッチ
素子を直列に接続したバイパス回路が並列に接続されて
いることを特徴とする高圧発生回路。 - 【請求項２】 共振コンデンサには偏向ヨークとＳ字補
正コンデンサとの直列回路が並列に接続されている請求
項１記載の高圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34501393A JPH07177739A (ja) | 1993-12-20 | 1993-12-20 | 高圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34501393A JPH07177739A (ja) | 1993-12-20 | 1993-12-20 | 高圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07177739A true JPH07177739A (ja) | 1995-07-14 |
Family
ID=18373698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34501393A Pending JPH07177739A (ja) | 1993-12-20 | 1993-12-20 | 高圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07177739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939844A (en) * | 1996-05-13 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube |
| JPH11308477A (ja) * | 1998-04-24 | 1999-11-05 | Murata Mfg Co Ltd | 偏向高圧一体型電源装置 |
-
1993
- 1993-12-20 JP JP34501393A patent/JPH07177739A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939844A (en) * | 1996-05-13 | 1999-08-17 | Matsushita Electric Industrial Co., Ltd. | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube |
| JPH11308477A (ja) * | 1998-04-24 | 1999-11-05 | Murata Mfg Co Ltd | 偏向高圧一体型電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607195A (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JPH07177739A (ja) | 高圧発生回路 | |
| US4572994A (en) | Circuit arrangement for a picture display device for generating a sawtooth line deflection current | |
| US5089756A (en) | Deflection driver in a video apparatus | |
| JP3097315B2 (ja) | 高電圧発生回路 | |
| JP2531008B2 (ja) | 共振型電源回路 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| US4169989A (en) | Circuit arrangements for providing saw-tooth currents in coils | |
| JPH0568178A (ja) | 偏向電流発生回路 | |
| JPH07222021A (ja) | 高圧電源装置 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| JPH11317884A (ja) | 水平偏向回路 | |
| JP2650566B2 (ja) | 高電圧発生回路 | |
| JP3988297B2 (ja) | 高圧電源回路 | |
| JPH0630291A (ja) | 高電圧発生回路 | |
| EP0114430B1 (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JP2000013633A (ja) | 高圧回路 | |
| JPH0698190A (ja) | 高電圧発生回路 | |
| JPH06178136A (ja) | 共振型電源回路 | |
| JPH0686085A (ja) | 高電圧発生回路 | |
| JPH06245091A (ja) | 高電圧発生回路 | |
| JPH06153004A (ja) | 高電圧発生回路 | |
| JPH0583580A (ja) | スイツチ駆動回路 | |
| JPH1013705A (ja) | 水平偏向出力回路用電源回路 |