JP2000013633A - 高圧回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、高圧出力トランジスタのオン時間
を可変して高圧を安定化するＦＢＴの一次電流制御方式
の高圧安定化回路に関するもので、フライバックパルス
をスイッチ信号として用い、共振コンデンサをオンオフ
し、ダンパー期間の後にＬＣによる振動電流の発生する
のを防ぐことを目的とする。 【解決手段】 共振コンデサ５とグランド間に、そのア
ノードが共振コンデンサに接続されたダイオード１４と
コレクタガ同様に共振コンデンサに接続されたバイポー
ラ型のＰＮＰトランジスタ１５に挿入され、このトラン
ジスタ１５はＦＢＴの三次巻線より得られたフライバッ
クパルスでオンオフ動作を行うように構成されたスイッ
チ回路を備えた一次電流制御方式の高圧安定化回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチスキャンタ
イプの陰極線管（ＣＲＴ）ディスプレイ等に用いられる
高圧電源回路に関するものである。

【０００２】

【従来の技術】ＣＲＴディスプレイ等の高圧電源として
は、高圧負荷変動による画面の変動を抑えるために高圧
の安定化回路が組み込まれてきたが、近年、回路構成が
比較的簡単な上良好な安定化特性の得られやすい、高圧
出力トランジスタの導通時間制御による一次電流制御方
式の高圧回路が用いられるようになってきており、図２
にその従来例を示す。

【０００３】同図の高圧回路はフライバックトランス
（以下ＦＢＴと記載）２を備え、このＦＢＴ２の一次巻
線２１側には高圧出力トランジスタ（ＭＯＳトランジス
タ）１、この出力トランジスタ１の寄生容量を抑えるた
めのダイオード３、ダンパーダイオード４、共振コンデ
ンサ５、駆動電源の＋B等が接続されている。なお、共
振コンデンサ５のグラウンド側にはクランプ回路９が接
続されている。

【０００４】また、高圧巻線２２側には高圧整流ダイオ
ード２３、高圧抵抗２４、高圧リップル除去用の高圧コ
ンデンサ２５等が接続されている。さらに、分圧抵抗
７、分圧コンデンサー８がそれぞれ前記高圧抵抗２４と
高圧コンデンサー２５の低圧側端子とＡ点で共通接続さ
れており、このＡ点で高圧出力電圧（高圧）を検出し高
圧制御PWM回路１２に加えられ、この高圧制御PWM回路１
２の出力は高圧出力トランジスタ１に加えられ高圧を制
御するように構成されている。

【０００５】次にその動作を説明する。図２の高圧回路
において、スイッチ素子として働く高圧出力トランジス
タ１のゲートGに高圧制御PWM回路１２からの出力パルス
（高圧ドライブパルス）とFBTの一次巻線の低圧端６に
電源＋Bから電圧Ebが加えられると、高圧出力トランジ
スタ１はオンオフ動作を開始し、そのオン時に一次コイ
ル２１を通って流れる電流により一次コイル２１に電磁
エネルギーが蓄積され、高圧出力トランジスタ１がオフ
になると、一次コイル２１と共振コンデンサー５との間
のＬＣの直列共振によって図のＢ点にフライバックパル
スが発生する。

【０００６】このフライバックパルスを高圧コイル２２
で昇圧し、高圧ダイオード２３で整流して得られた高圧
はＣＲＴのアノードに加えられる。他方、この得られた
高圧は高圧抵抗２４と分圧抵抗７との接続点Ａで分圧さ
れ高圧検出電圧として高圧制御PWM回路１２に加えられ
る。この高圧制御PWM回路１２では、あらかじめ与えら
れた基準電圧と上記高圧検出電圧との比較を行い、高圧
検出電圧が低い場合には高圧出力トランジスタ１のオン
期間を広くするように、また、前記高圧検出電圧が高い
場合には逆にオンパルス幅を狭くする方向に制御された
出力パルス（高圧制御パルス）を発生するように構成さ
れている。

【０００７】なお、高圧制御PWM回路１２には同期用の
パルスＨＤが入力されており、この入力パルスに同期し
て前記出力パルスを発生する。この高圧制御PWM回路１
２の出力を受け、高圧出力トランジスタ１がオンする
と、電源＋ＢからＦＢＴの一次コイル２１を通って電流
が流れる。

【０００８】したがって、高圧負荷の増加などにより高
圧出力（高圧）が下がり、高圧検出点Ａの高圧検出電圧
が前記基準電圧より低くなると、高圧出力トランジスタ
１のオン期間が広くなり電源＋Ｂから一次コイル２１に
流れる電流が増え、一次コイル２１に蓄積される電磁エ
ネルギーが多くなる。

【０００９】その結果フライバックパルスの波高値が高
くなり高圧出力電圧が高くなるように動作する。これと
は逆に高圧負荷が軽くなったりして高圧出力（高圧）が
高くなり、高圧検出点Ａ点の高圧検出電圧が高くなった
場合には、前記とは反対にトランジスタ１のオン期間が
狭くなり、電源＋Ｂから流れるＦＢＴの一次コイル電流
が減り、したがってコイルの蓄積エネルギーが減少す
る。その結果、フライバックパルスの波高値は低くなり
高圧出力電圧を下げるように動作する。このように高圧
出力の変化を補償するように動作がなされ高圧の安定化
が行われる。

【００１０】図３には動作波形を示すが、（ａ）は高圧
制御PWM回路１２の出力である高圧ドライブ信号波形
で、高圧の負荷変動によりオンパルス幅が変化している
状態を表わしている。（ｂ）はフライバック波形であ
り、オン幅が広くなるとフライバックパルスの波高値は
大きくなることを示している。ここで、ダンパー期間の
あとに電圧振動が生じているが、一次コイル２１とその
分布容量、回路の浮遊容量等の間で発生するもので、ク
ランプ回路９があるときにも多少の差違はあってもこの
発生は避けられない。

【００１１】（ｃ）は一次コイル２１の電流でありオン
期間の幅によって電流のピークは変化することを示して
いる。点線部はクランプ回路９の無いときに生じる振動
電流を示す。

【００１２】

【発明が解決しようとする課題】従来例に示されるよう
に高圧出力トランジスタの導通期間を可変制御して、Ｆ
ＢＴの一次電流を可変制御して高圧出力の安定化を図る
高圧回路では、ダンパー電流期間と出力トランジスタの
オン期間とはオーバーラップした動作は行われない。

【００１３】出力トランジスタ１がオン期間からオフの
期間に入ると、FBT２の一次コイルに貯えられた電磁エ
ネルギーは共振コンデンサ５の静電エネルギーに変換さ
れ、図２（ｂ）に示すようにフライバックパルスが発生
する。このフライバックパルスは一次コイルの電磁エネ
ルギーがすべて共振コンデンサ５の静電エネルギーに変
換された時にピークになる。

【００１４】すると今度は逆に、共振コンデンサ５の静
電エネルギーが一次コイル２１の電磁エネルギーに変換
されるていく結果、フライバックパルス電圧は減少して
いき、図のＢ点の電圧が零になった時ダンパーダイオー
ド４は導通を開始しグランド側から一次コイル２１に逆
方向に電流が流れる。

【００１５】ここで９のクランプ回路がなく共振コンデ
ンサ５が直接グランドに接続されていた場合には、一次
コイル２１のエネルギーが減少し、Ｂ点の電圧が零から
上昇を始めると再びダンパーダイオード４はオフになる
と、電源＋Ｂから一次コイル２１を通って共振コンデン
サ５の方に電流が流れ始め、図３（ｃ）の点線で示すよ
うな振動電流が一次コイル２１に流れる。この振動電流
はノイズになり好ましくない。

【００１６】そこで、クランプ回路９を設け、共振コン
デンサ５の両端電圧を電源＋Ｂの電圧Ebにクランプする
と、ダンパーダイオードが非導通になってから高圧出力
トランジスタ１が導通を開始するまでの期間に電源＋Ｂ
から一次コイル２１を通って共振コンデンサ５にノイズ
としての振動電流は流れないようになる。

【００１７】しかし、９のクランプ回路の場合、高圧出
力トランジスタ１がオンからオフになり電源＋Bから一
次コイル２１を経て共振コンデンサー５にＬＣの直列共
振電流が流れる時、ダイオード１０が逆向きのため、こ
の電流はグランド側に落ちないので、フライバックパル
スがピークになったとき、図５の（ａ）に示すように、
ダイオード１０がない時のピーク値よりも電源の＋Ｂの
電圧だけ持ち上げられた格好の波形になり、パルス波形
が左右非対称になり、高圧のレギュレーションに悪影響
するという欠点がある。なお、同図の（ｂ）は本発明の
高圧回路におけるフライバックパルスの波形を示す。

【００１８】図４は第二の実施例でありクランプ回路
９'の部分だけが図２の実施例と異なっている。この９'
の場合にはクランプダイオード１１の両端にスイッチン
グ用のトランジスタ１３が並列接続されており、このト
ランジスタはフライバックパルスの作成期間中はオン状
態に制御されているため、上記図２の実施例で生じたよ
うなフライバックパルスの非対称は生じないようになっ
ている。その代わり、前記スイッチング用トランジスタ
１３をタイミングよく動作させるための複雑なドライブ
回路が必要になりコストアップになる欠点がある。

【００１９】

【課題を解決するための手段】本発明は上記課題を解決
するために、共振コンデンサをフライバックパルスの作
成期間のみ動作させようとするもので、共振コンデンサ
５とグランド間に、そのアノード側を共振コンデンサ５
に接続したダイオードと、さらに、そのダイオードのア
ノードにコレクタを接続したＰＮＰタイプのバイポーラ
トランジスタを接続し、このトランジスタをＦＢＴ２の
三次巻線２０に生じるフライバックパルスでもってフラ
イバック期間のみ導通させるように構成したスイッチ回
路を用いる。

【００２０】この様にすることで、高圧出力トランジス
タ１のオン期間を終え、一次コイル２１に貯えられた電
磁エネルギーにより共振コンデンサ５に流入し始めた電
流はダイオード１４を通ってグランドに流れるが、それ
にしたがってフライバックパルスが立ち上がってくる。

【００２１】そして、そのフライバックパルスによりＦ
ＢＴ２内三次巻線で作られたパルスを共振コンデンサの
スイッチ用トランジスタ１５のベースに加えそのトラン
ジスタをオンにして、ダイオード１４とともに共振コン
デンサ５の電流路をオンにする。

【００２２】フライバックパルス期間が終わると、トラ
ンジスタ１５に加わるパルスはなくなるのでスイッチト
ランジスタ１５オフになり、ダンパー期間の後に一次コ
イル２１と共振コンデンサー間で循環して流れようとす
る振動電流を阻止することが出来る。

【００２３】

【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態を図面に基づいて説明する。なお、本実施の
形態の説明において従来例と同じ名称部分には同じ符号
をつけ、その詳細な説明は省略する。

【００２４】図１は本発明の一実施の形態を示し、高圧
発生、安定化の基本の動作は図２の従来例と同じである
が、共振コンデンサ５のグランド側（低圧側）の回路が
異なっている。従来例の９、９'の回路の基本はダイオ
ードによる電源＋Ｂへの共振コンデンサのクランプ作用
であったが、本発明の回路６は、共振コンデンサをオン
オフさせる共振コンデンサのスイッチ回路を構成してい
ることと、そのスイッチ用トランジスタの制御信号とし
て、共振回路で発生されるフライバックパルスそのもの
を変圧したパルスを使うところに特徴がある。

【００２５】次に動作を説明する。高圧出力トランジス
タ１のゲートＧに高圧制御ＰＷＭ回路１２からドライブ
信号が加わると、トランジスタ１はオンオフ動作を開始
し、そのオン時に電源＋ＢからＦＢＴ２の一次巻線を通
って電流が流れ、その一次巻線２１に電磁エネルギーが
蓄積される。

【００２６】オン期間の後出力トランジスタ１がオフに
なると、オン時に蓄えられた一次コイルの電磁エネルギ
ーにより直列共振電流が共振コンデンサ５に流れ込み今
度は静電エネルギーに変換されと共に、フライバックパ
ルスが発生する。静電エネルギーが最大になった時にフ
ライバックパルスは最大になり、今度はまた逆に共振コ
ンデンサー５側より一次巻線に電流が流れ込む動作を行
う。

【００２７】コンデンサー５の静電エネルギーの減少と
共にＢ点の電圧は下降し零にまで下がった時ダンパーダ
イオード４が導通を開始し、グランド側から一次コイル
２１を通って電流が電源＋Ｂに流れ込むが、コイルの電
磁エネルギーがなくなりＢ点の電圧が上昇するとダンパ
ーダイオードは再びオフ状態となる。

【００２８】この時出力トランジスタ１はオフ状態を保
っており、一次コイル２１と共振コンデンサー５はここ
でも共振を開始しようとするが、共振コンデンサー５の
グランド側に直列に挿入されているスイッチ用トランジ
スタ１４にはドライブパルスであるフライバックパルス
は当然印加されておらず、オフ状態であるため、不要な
ノイズになる共振コンデンサー５を介しての共振電流
（振動電流）が流れることはない。

【００２９】次に高圧制御ＰＷＭ回路１２のオンパルス
により高圧出力トランジスタ１がオンになりオン電流が
流れ動作を繰り返す。この繰り返しの動作の中でフライ
バック期間に入ると、共振コンデンサ５のスイッチ回路
６がオンの動作を行う。

【００３０】フライバック期間が始まると、ＦＢＴの一
次コイル２１と共振コンデンサ５との直列共振電流はコ
イル側より共振コンデンサ５に向かって流れ込みダイオ
ード１４を通ってグランドへ落ちる。その過程で発生す
るフライバックパルスをＦＢＴの三次巻線２０を通して
結合コンデンサ１８、結合抵抗１７を通してスイッチ用
トランジスタ１５のベースに加えるとトランジスタ１５
はオン状態になり、共振の反転電流である共振コンデン
サ５からＦＢＴの一次巻線２１への電流が流れるときの
電流路を形成する。

【００３１】このように構成すると、トランジスタ１５
の制御用信号として自ら発生するパルスを用いることが
できるので、制御用の複雑なパルス発生回路を用いる必
要がなく、安価に共振コンデンサのオンオフができ、前
記ダンパーダイオード４のオフ後にＦＢＴの一次コイル
２１に不要な振動電流が発生するのを防ぐことが出来
る。

【００３２】なお、図７の（ａ）に示すように、スイッ
チ回路６でトランジスタをＮＰＮタイプに変え、ダイオ
ード１４の極性を逆にし、そのトランジスタに加えるフ
ライバックパルスの極性も反転すると、ＦＢＴには巻線
の分布容量もあり、フライバックパルスは立ち上り始
め、ＮＰＮのトランジスタ１５をオンでき、一応上記と
類似の動作を行わせることはできるが、共振動作の前半
はこのトランジスタがオンで導通路を受け持つため、こ
のトランジスタスイッチの立上りの過渡期間での不完全
なスイッチ動作の間にも共振電流が流れるため、トラン
ジスタで大きな電力ロスが生じ極めて好ましくない動作
となる。

【００３３】また、図７の（ｂ）に示すように、スイッ
チ回路６のＰＮＰトランジスタ１５とダイオード１４を
ＰタイプのＭＯＳトランジスタにすることも不可能では
ないが、ＭＯＳトランジスタはソースとゲート間の寄生
容量が大きく、ダンパダイオード４がオフした後に生じ
るＢ点の振動電圧成分が、前記浮遊容量を通してゲート
に現れ、その振動成分部分でこのスイッチのＭＯＳトラ
ンジスタをオンオフすることになり、一次コイル２１に
振動電流が流れてしまう可能性が大きく、このＭＯＳス
イッチトランジスタの誤動作を防ぐためにはこのＭＯＳ
トランジスタに対しての複雑なドライブ回路が必要にな
るという問題がある。

【００３４】図６には別の実施の形態を示すが、実施の
形態１とは異なり、フライバックパルスの正のパルスを
用いた場合のスイッチ回路の構成例である。ここで２７
はクランプ用のダイオードであるが必ずしも必要ではな
い。また、２８は極性反転増幅用のトランジスタ、２９
はコレクタ抵抗、３０、３１は抵抗、３２は結合用コン
デンサである。トランジスタ２８による反転ＡＭＰの後
は実施例１と同様な動作を行っている。

【００３５】

【発明の効果】以上のように本発明によれば、フライバ
ックパルスに非対称な段差を生じさせることがなく、ま
た、ダンパーダイオードがオフになってから高圧出力ト
ランジスタが導通を開始するまでの期間に、不要な振動
ノイズ電流の流れるのを防ぐことができ、且つ、共振容
量のスイッチ用の信号として自己のフライバックパルス
を用いているため、複雑なドライブ信号を作成し使用す
る必要がなく、簡単な回路構成にできるため非常に安価
にできる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す高圧回路の回路図

【図２】従来例１の高圧回路の回路図

【図３】従来例１の回路動作を示す波形図

【図４】従来例２の高圧回路の回路図

【図５】フライバックパルスの段差説明用の波形図

【図６】本発明の別の実施例を示す回路図

【図７】補足説明用回路図

【符号の説明】

１ 高圧出力トランジスタ ２ フライバックトランス ３ ダイオード ４ ダンパーダイオード ５ 共振ダイオード ６ 共振コンデンサのスイッチ回路 ７ 分圧抵抗 １２ 高圧制御PWM回路 ２１ ＦＢＴの一次巻線 ２２ ＦＢＴの高圧巻線 ２３ 高圧整流ダイオード

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力パルスを昇圧し、この昇圧したパル
   スを整流して得られた高圧出力電圧（高圧）を陰極線管
   のアノードに印加するフライバックトランスを備え、そ
   の一次側にはスイッチ用トランジスタと、このスイッチ
   用トランジスタのオフ期間にフライバックトランスの一
   次コイルと直列共振してフライバックパルスを発生させ
   る共振コンデンサと、ダンパー期間内に上記トランジス
   タの電流と逆向きの電流をフライバックトランスの一次
   コイルに流すダンパーダイオードと、高圧出力電圧の検
   出手段により検出された高圧検出値に基づきそのパルス
   幅の制御された高圧ドライブパルスを出力する高圧制御
   PWM回路を有し、この高圧制御PWM回路の出力によりフラ
   イバックパルスの波高値を変えて高圧出力電圧を安定化
   する高圧回路において、前記共振コンデンサの低圧側端
   子とグランド間に、前記フライバックトランスの三次巻
   線より得たフライバックパルスで共振コンデンサをオン
   オフするスイッチ素子を備えたことを特徴とする高圧回
   路。
2. 【請求項２】 前記共振コンデンサのスイッチ素子は、
   コレクタが前記共振コンデンサに接続されたバイポーラ
   形ＰＮＰトランジスタと、アノード側が共振コンデンサ
   に接続されたダイオードとで構成された請求項１に記載
   された高圧回路。