JP3039609B2 - 水平偏向励振回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受像管を使用した機器
における水平偏向出力トランジスタの励振回路の改良に
関する。

【０００２】

【従来の技術】まず、図３に従来の水平出力回路とその
励振回路の例を示す。図３において、１は図示しない前
段、例えば水平発振回路等からの励振パルスＶd を受け
て水平励振作用を行う励振トランジスタである。以下、
２は水平励振トランス、３は水平出力トランジスタ、４
はダンパーダイオード、５は帰線共振コンデンサ、６は
水平偏向コイル、７はＳ字補正コンデンサ、８は水平出
力チョークまたはトランスである。このような回路にす
ると、励振パルスＶd に応じてまず励振トランジスタ１
がオンオフ動作を行うが、これに伴いそのコレクタ端子
にはＶcdのような方形波パルスが生じる。即ち、励振ト
ランジスタ１がオン状態になっている時には、電圧Ｖcd
はゼロにボトミングし、オフ状態の時にはハイレベルに
なった方形波となっている。

【０００３】この方形波Ｖcdは励振トランス２によって
変圧されて同極性の波形Ｖb となり、出力トランジスタ
３のベースに加わる。すると、励振トランジスタ１がオ
フであるハイレベル期間は、出力トランジスタ３はオン
状態になる。また、これらの波形Ｖcd，Ｖb がハイレベ
ルからゼロに転じても、即時に出力トランジスタ３がオ
フに転じるわけではない。出力トランジスタ３に固有の
蓄積時間ｔstの間、そのベースから逆ベース電流Ｉb2が
トランス２の方に向かって流れ出し、この間出力トラン
ジスタ３は導通を続ける。

【０００４】次に、この蓄積時間ｔstが終了すると、出
力トランジスタ３が遮断状態となる。そして、このよう
なサイクルを繰り返すとで、周知の原理により水平偏向
コイル６に水平周期のノコギリ波電流Ｉｙが流れ、受像
管の電子ビームを水平方向に偏向する。

【０００５】なお、ここで８は電源Ｅｂから回路に電力
を供給するためのチョークコイルとして描いているが、
これに２次巻線を設けてトランスとすることも良く行わ
れている。出力トランジスタ３のコレクタには同時にコ
レクタパルスＶｃが発生するのでこれを変圧し、受像管
陽極のための高圧整流を始めとして受像機内各部に必要
なパルスを供給する。また、励振トランス２の１次側と
２次側に設けられている抵抗９，１０は、出力トランジ
スタ３のベース電流の制限用、及び安定化用として挿入
されたもので、設計条件次第では省略可能である。

【０００６】次に、図４は図３における各部の動作状態
を示した波形図である。ここでまず、図４（Ａ）は前段
からの導かれた励振パルスＶd を示し、このハイレベル
期間とその後わずかな時間だけ励振トランジスタ１が導
通し、そのコレクタには図４（Ｂ）に示す方形波Ｖcdが
生じる。この方形波Ｖcdのハイレベル期間ｔonに入る
と、同時に次の出力トランジスタ３のベースもハイレベ
ルになるので、そのベース電流Ｉｂは図４（Ｃ）のよう
にこの時点から流れ出す。このベース電流Ｉｂは、良く
知られているように方形波Ｖcdのハイレベル期間ｔonが
終了した後、蓄積時間ｔstの間だけ負方向に流れ、その
後次に方形波Ｖcdがハイレベルになるまで、ゼロとな
る。すると、出力トランジスタ３は、このベース電流Ｉ
b の正電流が流れている区間ｔonと蓄積時間ｔstの間導
通し、これが終わるとそのコレクタには図４（Ｄ）のよ
うな正弦半波のパルスＶｃが生じる。

【０００７】このパルスＶｃが約半サイクル長、時間ｔ
ｒだけ経過してその値がゼロを割り込もうとすると、自
動的にダンパーダイオード４が導通し、パルスＶｃは無
くなる。そして、この時点から図４（Ｅ）に示すダンパ
ー電流Ｉｄとコレクタ電流Ｉｃによる傾斜電流が流れ、
これにより図４（Ｆ）に示すような偏向コイル電流Ｉｙ
が流れて水平偏向を行う。

【０００８】次に、図５は従来の他の例を示す回路図で
ある。ここで、３から８までは先の図３の同一番号部分
と同じ働きをするもので、再度の説明は省略する。１１
は励振トランジスタであり、先の図３に示す場合とは異
なって、エミッタが接地ではなく負の直流電源−Ｅｎに
つながっており、前段からの励振パルスＶd はベースと
この直流電源−Ｅｎとの間に加えられる。さらに、１２
はフライホイールコイル、１３と１４は電流制限抵抗で
ある。

【０００９】この図５における各部の動作状態を示した
波形図を図６に示す。まず、図６（Ａ）に示すように、
前段からの励振パルスＶd が励振トランジスタ１１のベ
ースに加わるが、このローレベルの値は図３と異なり−
Ｅｎである。すると、図６（Ｂ）に示すように、励振ト
ランジスタ１１のコレクタ電圧は、励振パルスＶd のハ
イレベル期間とその直後わずかな間、電圧−Ｅｎにボト
ミングし、コレクタエミッタ間は導通状態となる。励振
トランジスタ１１のコレクタ・エミッタ間は波形Ｖcdが
ハイレベルとなっている期間はオフ状態になるので、こ
れによって、フライホイールコイル１２に流れる電流Ｉ
L は、図６（Ｃ）のように、方形波Ｖcdに応じて直線的
に増減を繰り返す波形となる。

【００１０】一方、励振トランジスタ１１が導通すると
出力トランジスタ３のベースから負電源−Ｅｎに電流が
引き出され、これが蓄積時間ｔstの間続く。この蓄積時
間ｔstの後、励振トランジスタ１１が導通している間は
出力トランジスタ３のベースには電流は流れない。しか
し、励振トランジスタ１１がオフすると、それまでフラ
イホイールコイル１２を通して励振トランジスタ１１の
コレクタに向かって流れていた電流がそのまま出力トラ
ンジスタ３のベースに流れるようになる。従って、出力
トランジスタ３のベース電流Ｉb は図６（Ｄ）のように
なり、これは先の従来例、図３（Ｃ）と同様な波形であ
る。従って、出力トランジスタ３のコレクタ電流波形Ｉ
ｃや、偏向コイル電流Ｉｙは先の図３に示す回路と同様
になり、同じく水平偏向作用を行う。

【００１１】

【発明が解決しようとする課題】以上説明した従来回路
である図３に示す回路は、通常のテレビジョン放送に用
いられている水平周波数１５．７３ｋＨｚ程度では、そ
れほど問題は生じない。しかし、これより水平周波数の
高い、いわゆる高精細度のディスプレイの場合は、蓄積
時間ｔstの長さが問題になってきて、これを極力短くす
るような方策を講じなくてはならない。

【００１２】即ち、水平周波数が高くなり、ベース電流
波形Ｉb の繰り返し周期が短くなると、出力トランジス
タ３のオフ期間中の蓄積時間ｔstの割合が大きくなり、
ついには図７に示すように、コレクタパルスＶｃがまだ
ゼロに達しないうちにベース電流Ｉb が流れ出し、コレ
クタ損失が急増することがある。これを避けるためには
極力ベースの逆電流Ｉb2の量を多くして、蓄積時間ｔst
の値を小さくしなくてはならないことが知られている。
また、このようにすると、一般にコレクタ電流Ｉｃがオ
フに転じるのに要する降下期間も短くなり、これも水平
周波数が高い時、損失を少なくするための大切な条件で
ある。

【００１３】ところが、図３に示す回路では、励振トラ
ンス２の１次２次巻線間の絶縁を考える必要があるた
め、ここでのリーケージインダクタンスが大きくなっ
て、十分な逆ベース電流Ｉb2が流れず、蓄積時間ｔstが
長くなってしまう傾向があり、水平周波数の高い場合に
は、問題があった。他の従来例である図５の場合は、逆
ベース電流Ｉb2を流す際に、リーケージインダクタンス
に相当するものの介在が全く無いので、この点水平周波
数が高くなった際有利である。しかし、この場合は負電
源−Ｅｎに関して幾つかの問題点が新たに生じる。

【００１４】その１つは、出力トランジスタ３のエミッ
タ・ベース間の逆耐圧の問題で、負電源−Ｅｎの値に制
限が出てしまうことである。即ち、この逆耐圧は通常−
５Ｖ程度しかないので、−Ｅｎもそれに合わせて小さな
値にしておかなければならない。ところがこの−Ｅｎは
受像機内のスイッチング電源のトランス等で作る場合が
多く、このトランスの１ターン巻線を整流して負電源を
作っても、−５Ｖよりさらに大きな負電圧になってしま
うことが多い。この場合は専用のレギュレータによって
電圧を降下させて−Ｅｎとしなければならないが、当然
この部分での電力損失は増えてしまう。

【００１５】また、必要なベース電流が少なくて良い小
型機の場合は、抵抗１３や１４でベース電流の値を調整
しなければならないが、この抵抗値が大きいとやはりこ
こでも電力損失となってしまう。また、大型機におい
て、必要な逆ベース電流Ｉb2が大きい場合、その電源で
ある−Ｅｎの負荷電流も大電流になってしまう。する
と、全述したスイッチングトランス巻線の電圧を整流し
て−Ｅｎを得るための整流ダイオードの電流も増える。
この整流ダイオードの損失は整流電圧にほとんど関係が
なく、電流と共に増大するので損失の観点からは、この
ような低電圧大電流でなく、ダイオード耐圧の許す限
り、高電圧小電流の電源を作るほうが都合が良い。

【００１６】これは、励振トランジスタ１１についても
同様で、大電流条件で使用すると、オン時のコレクタ・
エミッタ間電圧がほぼ一定であるため、これも電力増加
の原因となる。なお、図３，図５共に、励振トランジス
タはバイポーラ型として描いてあるが、これはＦＥＴで
あっても、入力の励振パルスＶd の条件が変わるだけで
本質的な動作原理は同じである。そして、この場合もオ
ン時のドレイン・ソース間の抵抗が特定の値を持ってい
るため、やはり図５に示す回路で−Ｅｎの値が小さくて
大電流を流さなくてはならない場合は損失増加につなが
りやすい。

【００１７】また、出力トランジスタ３によっては逆ベ
ース電流Ｉb2を流す際、若干ベースと直列に小インダク
タンスを挿入した方が、蓄積時間ｔstは長くなるもの
の、コレクタ電流Ｉｃの降下時間が短くなる場合があ
り、設計の際、この方が好都合のときがある。このため
には図３の抵抗１０、あるいは図５の抵抗１３に直列に
小インダクタンスを挿入すれば良い。例えば、図８にお
けるチョークコイル１５がこれに相当する。ここで、１
６は不要振動抑制用の抵抗である。しかし、この図８の
場合も、結局図５に比べて回路点数が増えるだけ不利で
あり、前述した図５の問題点もそのままであって改善さ
れているわけではない。

【００１８】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、受像管の電子ビームを偏
向する水平偏向コイルと、水平偏向周期のスイッチング
作用を行うことにより、前記水平偏向コイルにノコギリ
波状電流を生成する水平出力トランジスタと、一端を接
地し、中間タップを前記水平出力トランジスタのベース
端子に接続したオートトランスと、前記オートトランス
の他の一端に接続されて、水平偏向周期でオンオフする
動作を行う励振スイッチ素子と、前記励振スイッチ素子
と接地との間に接続されて、前記水平出力トランジスタ
の逆ベース電流を引き出すような極性を持つ直流電源と
を備えたことを特徴とする水平偏向励振回路を提供する
ものである。

【００１９】

【実施例】以下、本発明の水平偏向励振回路について、
添付図面を参照して説明する。まず、図１を用いて本発
明の実施例を説明する。なお、図１において、先の図３
及び図５と同一部分には同一符号を付し、その詳細な説
明は省略する。即ち、符号３から８までは、先の図３や
図５と同じく、水平偏向出力回路として働き、水平偏向
コイル４に水平偏向周期のノコギリ波電流Ｉｙを流し、
同時にパルスＶｃを発生させることには変わりはない。

【００２０】ここで、１７は水平励振のためのｎ型ＦＥ
Ｔ（励振スイッチ素子）であって、図３あるいは図５の
励振トランジスタ１，１１に相当するものである。この
図１においては、この部分をＦＥＴで描いたが、これは
図３及び図５のように、バイポーラトランジスタで構成
することも可能である。さらに、１８は励振用オートト
ランスであって、その中間タップｂは出力トランジスタ
３のベースに接続される。そして、そのホットエンドを
ａ、コールドエンドをｃとすると、ｂ−ｃ間とａ−ｃ間
の巻線比は１：ｎであるものとする。１９と２０は電流
制限抵抗である。

【００２１】この図１に示す回路の動作を図２を用いて
説明する。まず、ここで図２（Ａ）はｎ型ＦＥＴ１７の
ゲート・ソース間に加わる、前段からの励振パルスＶd
を示し、このハイレベル部分でそのドレイン・ソース間
が導通する。その時のドレイン電圧Ｖdrはソースに加わ
る負電源の値を−Ｅｎとすると、図２（Ｂ）のように、
ほぼ振幅が−Ｅｎからゼロの間の方形波となる。この方
形波Ｖdrは次のオートトランス１８上のタップｂ点に変
圧されて、図２（Ｃ）に示すような方形波Ｖb となり、
出力トランジスタ３のベースに加えられる。そして、こ
の方形波Ｖb のハイレベルの部分で出力トランジスタ３
のベース・エミッタ間が導通する。

【００２２】この時、図２（Ｄ）に示すように、この方
形波Ｖb のハイレベル部分でベース電流Ｉｂが流れる。
しかし、この方形波Ｖb のハイレベルが終了しても、直
ちにベース電流Ｉb がゼロになるわけではなく、一旦負
方向に転じ、トランジスタに固有の蓄積時間ｔstだけ経
過してからゼロになり、この間出力トランジスタ３のコ
レクタ・エミッタ間は導通を続けることは、先に図４で
説明した場合と全く同じである。従って、以下図２では
再度の説明は省略するが、同様にしてトランジスタ３の
コレクタには正弦半波のパルスＶｃが生じ、偏向コイル
６にはノコギリ波状電流Ｉｙが流れて、正常な水平偏向
動作を行うことになる。

【００２３】この時、ＦＥＴ１７に流れるドレイン電流
Ｉdrを図１に示すような方向に定めて表すと、図２
（Ｅ）に示すようになる。即ち、図２（Ｄ）に示すベー
ス電流Ｉb の波形と類似しているが、その振幅は小さく
なっている。例えば、出力トランジスタ３の導通開始時
点Ｔ１でのベース電流Ｉb0は、図のように、その電流値
がＩb0／ｎと巻数比ｎに応じて小さくなっている。ま
た、この時刻Ｔ１以降はＦＥＴ１７がオフとなるので、
当然ドレイン電流Ｉdrのこの部分は値がゼロになる。

【００２４】このように、図１に示す回路においては、
従来の図５の回路に比べて、励振トランジスタまたはＦ
ＥＴに流れる電流がｎ分の１に低減されるので、その分
トランジスタやＦＥＴ内での電力損失が減少する。ま
た、この負電源−Ｅｎから供給される電流は、図２
（Ｅ）のドレイン電流Ｉdrの平均値であるから、これも
図５の場合のｎ分の１になり、ここには図示しない電源
整流ダイオードや電圧安定用レギュレータの損失が低減
する。

【００２５】また、本発明による図１に示す回路では、
オートトランス１８の巻数比ｎによって自在に最適負電
源電圧−Ｅｎの値が設定できるから、これを受像機中の
他の回路の電源と共通化でき、構成が簡単になる。さら
に、抵抗１９，２０は、ベース電流Ｉb の安定化のため
の必要最小限の抵抗値さえあれば良く、不必要に抵抗値
を大きくする必要がないことになり、この分でも電力が
削減できる。

【００２６】一方、他の例である図３と比べると、出力
トランジスタ３から逆ベース電流Ｉb2を流す際、トラン
ス１８のａ−ｂ間にある等価的なリーケージインダクタ
ンスがオートトランスであるため、極めて少ない。従っ
て、このリーケージインダクタンスによって、逆ベース
電流Ｉb2が阻害されることが少なく、前述したように、
蓄積時間ｔstを十分に短くすることができる。また、こ
のわずかに存在するリーケージインダクタンス分は、先
に図８で説明した通り、出力トランジスタ３のコレクタ
電流Ｉｃの降下時間を短くするのに好適な値に設定でき
るので、トランジスタ３での損失を少なくでき、しかも
図８に示す回路に比べて回路が簡単になる。

【００２７】

【発明の効果】以上詳細に説明したように、本発明の水
平偏向励振回路は、水平出力トランジスタの蓄積時間を
短くすると共に、励振回路に供給する電源電圧を出力ト
ランジスタのエミッタ・ベース間の逆耐圧に係わりなく
高くすることができるので、電力損失を低減させること
ができる。さらに、回路を簡略化することができるとい
う実用上極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の水平偏向励振回路の一実施例を示す回
路図である。

【図２】図１における各部の動作状態を示す波形図であ
る。

【図３】従来の水平偏向励振回路の一例を示す回路図で
ある。

【図４】図３における各部の動作状態を示す波形図であ
る。

【図５】従来の水平偏向励振回路の他の例を示す回路図
である。

【図６】図５における各部の動作状態を示す波形図であ
る。

【図７】図５における各部の動作状態を示す波形図であ
る。

【図８】従来の水平偏向励振回路のさらに他の例を示す
回路図である。

【符号の説明】

３ 水平出力トランジスタ ６ 水平偏向コイル １７ ｎ型ＦＥＴ（励振スイッチ素子） １８ オートトランス −Ｅｎ 負の直流電源 Ｉｂ ベース電流

フロントページの続き (56)参考文献 特開 昭63−155959（ＪＰ，Ａ) 特開 昭59−156022（ＪＰ，Ａ) 特開 平４−213277（ＪＰ，Ａ) 特開 平２−301371（ＪＰ，Ａ) 特開 平３−55970（ＪＰ，Ａ) 実開 平４−92877（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 3/16

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】受像管の電子ビームを偏向する水平偏向コ
   イルと、 水平偏向周期のスイッチング動作を行うことにより、前
   記水平偏向コイルにノコギリ波状電流を生成する水平出
   力トランジスタと、 一端を接地し、中間タップを前記水平出力トランジスタ
   のベース端子に接続したオートトランスと、 前記オートトランスの他の一端に接続されて、水平偏向
   周期でオンオフする動作を行う励振スイッチ素子と、 前記励振スイッチ素子と接地との間に接続されて、前記
   水平出力トランジスタの逆ベース電流を引き出すような
   極性を持つ直流電源とを備えたことを特徴とする水平偏
   向励振回路。