JP3339294B2 - 水平偏向高圧発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受像管ディスプレ
イ機器における電子ビームを水平偏向せしめると共に、
受像管に供給する高圧を発生する水平偏向高圧発生回路
の改良に係り、特に、低耐圧のスイッチ素子を組み合わ
せてより高いスイッチパルスに耐えるよう構成し、大き
な偏向パワーを扱えるようにすると共に、高圧変動に応
じてスイッチパルスの波高値を制御することによって、
偏向作用に影響を与えずに高圧を安定化することができ
る水平偏向高圧発生回路に関する。

【０００２】

【従来の技術】受像管の水平偏向高圧発生回路におい
て、受像管が広角度偏向であったり、また、電子銃を大
口径にするためネック径を太くしたりすると、より大き
な偏向パワーを要するようになる。また、受像管ディス
プレイ機器をコンピュータ端末として使用する場合、近
年、水平偏向周波数がますます上昇する傾向にあり、こ
れによっても水平偏向パワーが増大する。この大パワー
を扱うためには、水平出力回路のスイッチ素子として、
耐圧の高さと許容電流の大きさとの両方が要求される。
もし、現状入手可能なスイッチ素子、即ち、バイポーラ
トランジスタやＦＥＴの定格が、単一でこの要求に対し
て不足であるならば、複数個のスイッチ素子を組み合わ
せてこの要求に対応しなければならない。

【０００３】図３はこの要求に対応するための従来の水
平偏向高圧発生回路の一例を示す回路図である。図３に
おいて、励振トランス１の１次巻線１ａには、図示して
いない前段より水平励振パルスＶｄが入力され、その２
次巻線１ｂには、水平励振パルスＶｄを変圧したパルス
が出力される。２次巻線１ｂには、ベース抵抗４を介し
て水平出力トランジスタ２が接続され、また、ベース抵
抗５を介して水平出力トランジスタ３が接続されてい
る。水平出力トランジスタ２のコレクタと水平出力トラ
ンジスタ３のコレクタが接続されている。水平出力トラ
ンジスタ２，３のコレクタには、ダンパーダイオード
６，帰線共振コンデンサ７，水平偏向コイル８とＳ字補
正コンデンサ９の直列回路，フライバックトランス１０
が接続されている。フライバックトランス１０の２次巻
線１０ｂには高圧整流ダイオード１１が接続されて高圧
ＨＶが得られる。

【０００４】もしここで、一方の水平出力トランジスタ
３とベース抵抗５がなければ、これは通常の水平出力回
路である。即ち、フライバックトランス１０の１次巻線
１０ａの一端に直流電源電圧Ｅb1を加えると、水平励振
パルスＶｄに応じて水平出力トランジスタ２がスイッチ
ング動作を行う。そして、周知の原理によりそのコレク
タには帰線パルスＶc1が発生し、水平偏向コイル８には
のこぎり波の水平偏向電流Ｉy1が流れ、図示していない
受像管の電子ビームを左右に偏向する。また、この図３
に示す回路は、水平偏向と同時に高圧発生も兼ねた水平
偏向高圧発生回路である。即ち、帰線パルスＶｃはフラ
イバックトランス１０の２次巻線１０ｂに昇圧された
後、高圧整流ダイオード１１により整流されて高圧ＨＶ
となり、受像管の陽極に加えられる。

【０００５】ここで、水平出力トランジスタ３のコレク
タ・エミッタ端子が水平出力トランジスタ２と並列に接
続され、ベース抵抗５によって同様に励振トランス１の
２次巻線１ｂより励振を加えると、本来のコレクタ電流
Ｉc1が二分されて水平出力トランジスタ２，３にそれぞ
れ流れる。従って、図３に示す水平偏向高圧発生回路
は、水平出力トランジスタ２単独の場合に比べて２倍の
大電流を扱うことができ、それだけ許容偏向パワーが大
きくなる。

【０００６】図４は従来の水平偏向高圧発生回路の他の
例を示す回路図である。図４において、励振トランス１
２の１次巻線１２ａには、図示していない前段より水平
励振パルスＶｄが入力され、その２つの２次巻線１２
ｂ，１２ｃには、水平励振パルスＶｄを変圧したパルス
が出力される。２次巻線１２ｂには、ベース抵抗１５を
介して水平出力トランジスタ１３が接続され、２次巻線
１２ｃには、ベース抵抗１６を介して水平出力トランジ
スタ１４が接続されている。

【０００７】水平出力トランジスタ１３のコレクタに
は、ダンパーダイオード１７と１８の直列回路，帰線共
振コンデンサ１９と２０の直列回路，水平偏向コイル２
１とＳ字補正コンデンサ２２の直列回路，フライバック
トランス２３が接続されている。フライバックトランス
２３の１次巻線２３ａの一端に直流電源電圧Ｅb1が加え
られている。フライバックトランス２３の２次巻線２３
ｂには高圧整流ダイオード２４が接続されて高圧ＨＶが
得られる。なお、水平偏向コイル２１にはのこぎり波の
水平偏向電流Ｉy2が流れる。この図４の構成では、図３
とは異なり、水平出力トランジスタ１３のエミッタと水
平出力トランジスタ１４のコレクタが接続されて、直列
接続されている。励振トランス１２の２次巻線１２ｂの
一端が、水平出力トランジスタ１３，１４とダンパーダ
イオード１７，１８と帰線共振コンデンサ１９，２０の
それぞれの接続点に接続されている。

【０００８】このように構成すると、ここに発生する帰
線パルスＶc2は水平出力トランジスタ１３，１４の両コ
レクタ・エミッタ間で約半分ずつ分担される。従って、
もしそれぞれの水平出力トランジスタ１３，１４の耐圧
が従来と同じであるなら、帰線パルスＶc2は図３におけ
る帰線パルスＶc1の倍の値まで許容することができ、そ
の分やはり大きな偏向パワーを扱うことができる。

【０００９】

【発明が解決しようとする課題】以上説明したように、
図３及び図４に示す従来の水平偏向高圧発生回路は、単
一の水平出力トランジスタを使った構成のものと比べ
て、取り扱い偏向パワーが２倍になる。しかしながら、
それぞれ以下のような問題点も抱えている。まず、図３
においては、水平出力トランジスタ２，３のバランスの
問題があって必ずしも総合コレクタ電流Ｉc1がそれぞれ
半分ずつ流れるとは限らず、その分、コレクタ電流Ｉc1
の値が単一の水平出力トランジスタを使った場合の２倍
以下に制限される。また、水平出力トランジスタ２，３
の蓄積時間に差がある場合には、蓄積時間の長い方のト
ランジスタにコレクタ電流Ｉc1の最後の部分が集中して
しまい、これも偏向パワーを単純に２倍にできない原因
の１つになっている。勿論これを解決するために種々の
バランス回路は考えられるが、いずれにしても回路構成
が複雑になってしまう。

【００１０】さらに、図３においては、単一の水平出力
トランジスタを使った場合に比べて総合コレクタ電流Ｉ
c1を増加させて偏向パワーを増大させるため、回路各部
の電流値が増加してしまう。ところが、回路中の半導体
のオン電圧や回路接続の直流抵抗分等は簡単には減らす
ことができず、ほぼ一定値なので、電流の増加はそのま
ま回路損失の増大につながり、全体の消費電力が増えて
しまう。また、コレクタ電流Ｉc1ひいては水平偏向コイ
ル８の水平偏向電流Ｉy1を倍増させるため、水平偏向コ
イル８のインダクタンスを半減させなければならない。
これは、水平偏向コイル８の巻線のターン数を減少させ
ることにより行うが、これによって１ターン当たりの磁
界分布への影響が大きくなり、水平偏向コイル８の設計
が困難となる。

【００１１】これに対して、図４においては、２つの水
平出力トランジスタ１３，１４を直列に接続しているの
で、単一の水平出力トランジスタを使った場合に比べて
総合コレクタ電流Ｉc2が増えることはなく、図３に比べ
て、偏向パワーを増しても電力増加の割合は少ない。耐
圧に配慮する以外は、水平偏向コイル２１の設計が難し
くなる訳ではない。しかし、やはり両方の水平出力トラ
ンジスタ１３，１４の蓄積時間、電流降下時間を正確に
一致させないと帰線時間の始めで一方の遮断の遅いトラ
ンジスタの方に損失が集中してしまい、信頼性上問題が
生じてしまう。

【００１２】また、図３，図４共、フライバックトラン
ス１０，２３の２次巻線１０ｂ，２３ｂで昇圧したパル
スを整流して受像管用の高圧ＨＶを得ているが、受像管
に映出される画像の輝度が上がって高圧ＨＶの電流が増
えると、フライバックトランス１０，２３自身や電源の
内部インピーダンスの影響により、高圧ＨＶが低下して
画像のサイズが変化してしまうこの現象を解決するに
は、電源回路に新たに電圧制御回路を設けて、電源電圧
Ｅb1，Ｅb2を高圧ＨＶの値に応じてその変化を補償する
よう動かしてやればよい。しかし、その場合、電源電圧
Ｅb1，Ｅb2が変化すると今度はそのことによって水平偏
向電流Ｉy1，Ｉy2が変化してしまい、さらにこの変化を
補償するための別の対策が必要となる。その結果として
当然、回路はますます複雑化してしまうという問題があ
る。

【００１３】本発明はこのような問題点に鑑みなされた
ものであり、低い耐圧のスイッチ素子で大きな偏向パワ
ーを扱うことができ、しかも、回路が複雑化することな
く、損失が少なく信頼性の大きい水平偏向高圧発生回路
を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、受像管における電子ビー
ムを水平偏向せしめると共に、前記受像管に供給する高
圧を発生する水平偏向高圧発生回路において、水平偏向
周期でオン・オフする第１のスイッチ素子と、第１のダ
ンパーダイオードと、第１の帰線共振コンデンサが並列
に接続された第１の水平パルス発生回路と、前記第１の
スイッチ素子のオフ期間内にオンからオフに転じる第２
のスイッチ素子と、第２のダンパーダイオードと、第２
の帰線共振コンデンサが並列に接続され、その全体が前
記第１の水平パルス発生回路と直列に接続された第２の
水平パルス発生回路と、前記第１及び第２の水平パルス
発生回路の直列回路に並列に接続された水平偏向コイル
とＳ字補正コンデンサとの直列回路と、１次巻線が前記
第１及び第２の水平パルス発生回路の直列回路に等価的
に並列に接続され、２次巻線に接続された高圧整流ダイ
オードによって高圧を得るフライバックトランスと、前
記高圧の値に応じて前記第２のスイッチ素子のオフ開始
時点を制御する制御回路とを設けて構成したことを特徴
とする水平偏向高圧発生回路を提供するものである。

【００１５】

【発明の実施の形態】以下、本発明の水平偏向高圧発生
回路について、添付図面を参照して説明する。図１は本
発明の水平偏向高圧発生回路の一実施例を示す回路図、
図２は本発明の水平偏向高圧発生回路の動作を説明する
ための波形図である。

【００１６】図１において、励振トランス２５の１次巻
線２５ａには、図示していない前段より水平励振パルス
Ｖｄが入力され、その２次巻線２５ｂには、水平励振パ
ルスＶｄを変圧したパルスが出力される。２次巻線２５
ｂには、ベース抵抗２７を介して水平出力トランジスタ
２６が接続されている。水平出力トランジスタ２６のコ
レクタには、ダンパーダイオード２８と３５の直列回
路，帰線共振コンデンサ２９と３６の直列回路，水平偏
向コイル３０とＳ字補正コンデンサ３１の直列回路，フ
ライバックトランス３２が接続されている。フライバッ
クトランス３２の２次巻線３２ｂには高圧整流ダイオー
ド３３が接続されて高圧ＨＶが得られる。

【００１７】高圧ＨＶは高圧分圧抵抗３７，３８により
分圧されて検知電圧Ｅｒとなり、演算増幅器３９の非反
転入力端子に入力される。演算増幅器３９の反転入力端
子には基準電圧Ｅｓが入力され、演算増幅器３９は検知
電圧Ｅｒと基準電圧Ｅｓとを比較して電圧Ｅｏを出力す
る。この電圧Ｅｏはタイミング回路４０に入力される。
タイミング回路４０には、フライバックトランス３２の
１次側に設けられた巻線３２ｃより帰線パルスである３
次パルスＶｔが入力されている。タイミング回路４０は
帰線パルスＶｔを基にしてゲートパルスＶｇを出力す
る。このゲートパルスＶｇは補助水平出力ＦＥＴ３４に
入力される。補助水平出力ＦＥＴ３４のドレイン端子は
励振トランス２５の２次巻線２５ｂの一端、水平出力ト
ランジスタ２６のエミッタ、さらには、ダンパーダイオ
ード２８，３５及び帰線共振コンデンサ２９，３６のそ
れぞれの接続点に接続されている。

【００１８】このように構成される本発明の水平偏向高
圧発生回路においては、水平偏向周期でオン・オフする
第１のスイッチ素子である水平出力トランジスタ２６
と、第１のダンパーダイオード２８と、第１の帰線共振
コンデンサ２９が並列に接続されており、これらは第１
の水平パルス発生回路を構成している。また、第２のス
イッチ素子である補助水平出力ＦＥＴ３４と、第２のダ
ンパーダイオード３５と、第２の帰線共振コンデンサ３
６が並列に接続されており、これらは第２の水平パルス
発生回路を構成している。この第１の水平パルス発生回
路と第２の水平パルス発生回路とは直列に接続された構
成となっている。そして、第１及び第２の水平パルス発
生回路の直列回路に並列に、水平偏向コイル３０とＳ字
補正コンデンサ３１との直列回路が接続され、また、フ
ライバックトランス３２が等価的に並列に接続された構
成となっている。

【００１９】このように構成される本発明の水平偏向高
圧発生回路において、もし、補助水平出力ＦＥＴ３４が
常時オン状態になっているとすると、実質的に水平出力
トランジスタ２６のエミッタが接地されたことになるの
で、これは通常の水平偏向高圧発生回路であって、周知
の原理により水平偏向コイル３０にのこぎり波の水平偏
向電流Ｉｙが流れる。そして、図示していない受像管の
電子ビームを左右に偏向し、高圧整流ダイオード３３の
カソードには高圧ＨＶを発生して受像管の陽極電圧とす
ることができる。しかし、実際の動作は、補助水平出力
ＦＥＴ３４は帰線期間の一部でオフ状態となり、そのド
レイン端子には補助パルスＶｍが発生する。

【００２０】ここで、図２を用いて本発明の水平偏向高
圧発生回路の動作について説明する。図２において、
（Ａ）は補助水平出力ＦＥＴ３４が常時導通状態のとき
の水平出力トランジスタ２６のコレクタ・エミッタ間に
発生する帰線パルスＶceを示している。（Ｂ）は補助水
平出力ＦＥＴ３４のゲートに加えられる方形波であるゲ
ートパルスＶｇを示している。補助水平出力ＦＥＴ３４
はゲートパルスＶｇのハイレベルの部分でドレイン・ソ
ース間が導通する。ここで、ゲートパルスＶｇがハイか
らローに移る時点、即ち、補助水平出力ＦＥＴ３４がオ
ンからオフに変わる時点Ｔａは必ず帰線期間ｔｒ内の前
半に位置しているものとする。

【００２１】この時点Ｔａからは補助水平出力ＦＥＴ３
４のドレインに図２の（Ｃ）に示すような補助パルスＶ
ｍが発生する。この補助パルスＶｍはほぼ正弦波状であ
って、その半サイクルが終了した後に自動的にダイオー
ド３５が導通し、補助水平出力ＦＥＴ３４のドレイン電
圧はゼロになる。このように補助パルスＶｍが発生する
と、水平出力トランジスタ２６のコレクタと接地間に現
れる帰線パルスＶｃは、図２の（Ｄ）に示すように、帰
線パルスＶceと補助パルスＶｍとが加算された形にな
り、これがフライバックトランス３２で昇圧されて高圧
ＨＶとなるので、その分、高圧ＨＶの値が増加する。し
かし、水平出力トランジスタ２６のコレクタ・エミッタ
間の電圧はＶceのままであり、水平出力トランジスタ２
６の耐圧を増す必要はない。

【００２２】また、この高い帰線パルスＶｃに対応して
定められた水平偏向電流Ｉｙを流すため、水平偏向コイ
ル３０のインダクタンスＬはより高くなり、その分、大
きな偏向パワーを扱うことができる。なお、偏向パワー
は（１／２）×Ｌ×Ｉｙ²で表される。同時に、水平偏
向コイル３０のインダクタンスＬが大きいため、水平偏
向コイル３０の設計は容易となる。

【００２３】ここで、図２の（Ｂ）に破線で示すよう
に、ゲートパルスＶｇがハイからローに切り換わる時点
Ｔａが若干前に移動したとすると、その分、補助水平出
力ＦＥＴ３４がオフしている時間が長くなり、直列接続
された帰線共振コンデンサ２９，３６の総合容量値が小
さくなり、図２の（Ｃ）に破線で示すように、補助パル
スＶｍの波高値が高くなる。この結果、図２の（Ｄ）に
示すように、水平偏向コイル３０に加わる合成の帰線パ
ルスＶｃの波高値も高くなり、これを昇圧整流して得る
高圧ＨＶの値もさらに上昇することになる。

【００２４】このようにしてゲートパルスＶｇの位相を
動かすことによって高圧ＨＶを変化させても、フライバ
ックトランス３２の１次巻線３２ａの一端に供給される
電源電圧Ｅｂが一定であるので、水平偏向コイル３０に
流れる水平偏向電流Ｉｙの値はほとんど変化することは
ない。帰線時間ｔｒが若干変わるだけとなる。従って、
図１に示す構成で高圧ＨＶの低下を補うようにタイミン
グ回路４０によってゲートパルスＶｇの位相を変えて帰
線パルスＶｃを上昇させても、画像の水平振幅には影響
がない。

【００２５】従って、図１において、もし陽極電流が増
加して高圧ＨＶが低下し、高圧分圧抵抗３７，３８によ
って分圧されて得た検知電圧Ｅｒが基準電圧Ｅｓを割り
込むと、演算増幅器３９の出力電圧Ｅｏが急減する。す
ると、この電圧Ｅｏはタイミング回路４０に作用してそ
の出力であるゲートパルスＶｇの位相を、図２の（Ｂ）
に破線で示すように変化させる。即ち、高圧分圧抵抗３
７，３８と演算増幅器３９とタイミング回路４０は、高
圧ＨＶの値に応じて補助水平出力ＦＥＴ３４のオフ開始
時点を制御する制御回路として動作している。なお、こ
の図１に示す構成では、タイミング回路４０は、フライ
バックトランス３２の巻線３２ｃより得た３次パルスＶ
ｔを基準としてゲートパルスＶｇを生成しているが、タ
イミング回路４０に入力する波形は、水平偏向周期の波
形であればよく、例えば水平励振パルスＶｄ等でもよ
い。

【００２６】このように、ゲートパルスＶｇの前縁が図
２の（Ｂ）に破線で示すように移動すると、前述したよ
うに帰線パルスＶｃが増加して、結局、低下しようとし
た高圧ＨＶを増加させるように補償する。従って、高圧
ＨＶは検知電圧Ｅｒが常に基準電圧Ｅｓに一致するよう
に安定化される。また、前述したように、帰線パルスＶ
ｃは水平出力トランジスタ２６のコレクタ・エミッタ間
の帰線パルスＶceと補助水平出力ＦＥＴ３４の補助パル
スＶｍとの和になるので、水平出力トランジスタ２６と
補助水平出力ＦＥＴ３４それぞれの耐圧は小さくて済
む。

【００２７】しかも、図４に示す従来例のように、それ
ぞれのスイッチ素子（図１では水平出力トランジスタ２
６と補助水平出力ＦＥＴ３４）のオン・オフのタイミン
グを一致させるよう注意を払う必要もない。即ち、補助
水平出力ＦＥＴ３４は必ず帰線時間ｔｒが始まってしば
らくしてからオフするよう、タイミング回路４０より出
力されるゲートパルスＶｇが設定されているので、水平
出力トランジスタ２６がオフする際、補助水平出力ＦＥ
Ｔ３４はオン状態であり、図２の（Ｅ）に示すコレクタ
電流Ｉｃの降下時間ｔｆの大小によって、帰線パルスＶ
ｃの電圧配分バランスが崩れることはない。

【００２８】また、この図１において、補助水平出力Ｆ
ＥＴ３４のドレイン電流Ｉdrは図２の（Ｆ）に示すよう
に流れる。即ち、帰線時間ｔｒが始まるまでは水平出力
トランジスタ２６のコレクタ電流Ｉｃと同じ電流が流れ
るが、帰線時間ｔｒのスタートから補助水平出力ＦＥＴ
３４がオフする時点Ｔａまでは帰線共振コンデンサ２９
の電流が流れる。この補助水平出力ＦＥＴ３４が再びオ
ンに転じる時点Ｔｂは、図２の（Ｂ）及び（Ｆ）に示す
ように、帰線時間ｔｒの終了後、走査時間ｔｓの２分の
１以内に入っていればよい。

【００２９】従って、このことから、先に説明したよう
に、高圧ＨＶを上昇させる方向で補償する際、図２の
（Ｂ）に示すゲートパルスＶｇの前縁を進ませるが、後
縁は任意である。この図２の（Ｂ）ではゲートパルスＶ
ｇのパルス幅ｔoff を一定として、その後縁も一緒に進
ませているが、この後縁の時間位置である時点Ｔｂは固
定であっても、あるいは前縁の動きと逆方向に動くよう
にしてもよい。帰線時間ｔｒの終了時点から時点Ｔｂま
での間は、図２の（Ｆ）に破線で示すように、ダンパー
ダイオード３５の方に電流Ｉd2が流れる。

【００３０】さらに、図１に示す本発明では、図３に示
す従来例と比べて、水平偏向コイル３０に加わるパルス
電圧が高く、そこに流れる水平偏向電流Ｉｙは小さくな
るので、その分、水平偏向コイル３０のインピーダンス
を高く設計することができる。このことは、水平偏向コ
イル３０の巻数を多くすることができることを意味し、
巻数当たりの磁界への影響が少ないので、設計が容易と
なり、所定の特性を出しやすいという特長を有すること
となる。また、電源電圧Ｅｂも図３における電源電圧Ｅ
b1より高くなるので、電源部を含めた回路損失も少な
い。

【００３１】以上説明した本実施例では、第２のスイッ
チ素子として、ＦＥＴを用いているが、勿論、バイポー
ラトランジスタでも構成可能である。しかし、ＦＥＴを
用いる方が、オンからオフに転じる際の時間的遅れが少
ない分、設計が容易である。

【００３２】

【発明の効果】以上詳細に説明したように、本発明の水
平偏向高圧発生回路は、水平偏向周期でオン・オフする
第１のスイッチ素子と、第１のダンパーダイオードと、
第１の帰線共振コンデンサが並列に接続された第１の水
平パルス発生回路と、前記第１のスイッチ素子のオフ期
間内にオンからオフに転じる第２のスイッチ素子と、第
２のダンパーダイオードと、第２の帰線共振コンデンサ
が並列に接続され、その全体が前記第１の水平パルス発
生回路と直列に接続された第２の水平パルス発生回路
と、前記第１及び第２の水平パルス発生回路の直列回路
に並列に接続された水平偏向コイルとＳ字補正コンデン
サとの直列回路と、１次巻線が前記第１及び第２の水平
パルス発生回路の直列回路に等価的に並列に接続され、
２次巻線に接続された高圧整流ダイオードによって高圧
を得るフライバックトランスと、前記高圧の値に応じて
前記第２のスイッチ素子のオフ開始時点を制御する制御
回路とを設けて構成したので、低い耐圧のスイッチ素子
で大きな偏向パワーを扱うことが可能である。従って、
水平偏向周波数が高く、広角大口径の受像管を駆動する
場合に極めて有効である。しかも、同時に高圧を安定化
させることもでき、その高圧安定化の動作が水平偏向動
作に影響を及ぼさないので、回路が複雑化することもな
く、簡単な回路構成でよい。さらに、損失が少なく、信
頼性に悪影響を及ぼすことがないという利点も有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明の動作を説明するための波形図である。

【図３】従来例を示す回路図である。

【図４】他の従来例を示す回路図である。

【符号の説明】

２５ 励振トランス ２６ 水平出力トランジスタ（第１のスイッチ素子） ２７ ベース抵抗 ２８，３５ ダンパーダイオード ２９，３６ 帰線共振コンデンサ ３０ 水平偏向コイル ３１ Ｓ字補正コンデンサ ３２ フライバックトランス ３３ 高圧整流ダイオード ３４ 補助水平出力ＦＥＴ（第２のスイッチ素子） ３７，３８ 高圧分圧抵抗 ３９ 演算増幅器 ４０ タイミング回路 ＨＶ 高圧 Ｖｃ，Ｖce 帰線パルス（水平パルス） Ｖｍ 補助パルス（水平パルス）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−68178（ＪＰ，Ａ) 特開 平５−91360（ＪＰ，Ａ) 特開 平２−71671（ＪＰ，Ａ) 特開 平５−252409（ＪＰ，Ａ) 特開 昭60−176366（ＪＰ，Ａ) 特開 昭48−71819（ＪＰ，Ａ) 実開 昭62−186557（ＪＰ，Ｕ) 特公 昭61−22505（ＪＰ，Ｂ１) 特公 昭62−35308（ＪＰ，Ｂ１) 特公 昭61−17390（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 3/185

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】受像管における電子ビームを水平偏向せし
   めると共に、前記受像管に供給する高圧を発生する水平
   偏向高圧発生回路において、 水平偏向周期でオン・オフする第１のスイッチ素子と、
   第１のダンパーダイオードと、第１の帰線共振コンデン
   サが並列に接続された第１の水平パルス発生回路と、 前記第１のスイッチ素子のオフ期間内にオンからオフに
   転じる第２のスイッチ素子と、第２のダンパーダイオー
   ドと、第２の帰線共振コンデンサが並列に接続され、そ
   の全体が前記第１の水平パルス発生回路と直列に接続さ
   れた第２の水平パルス発生回路と、 前記第１及び第２の水平パルス発生回路の直列回路に並
   列に接続された水平偏向コイルとＳ字補正コンデンサと
   の直列回路と、 １次巻線が前記第１及び第２の水平パルス発生回路の直
   列回路に等価的に並列に接続され、２次巻線に接続され
   た高圧整流ダイオードによって高圧を得るフライバック
   トランスと、 前記高圧の値に応じて前記第２のスイッチ素子のオフ開
   始時点を制御する制御回路とを設けて構成したことを特
   徴とする水平偏向高圧発生回路。
2. 【請求項２】前記制御回路は、前記高圧が低下したと
   き、前記第２の水平パルス発生回路に発生する水平パル
   スの値を増加せしめるよう、前記第２のスイッチ素子の
   オフ開始時点を制御することを特徴とする請求項１記載
   の水平偏向高圧発生回路。