KR19990072145A

KR19990072145A - 댐핑임피던스가보상된편향회로

Info

Publication number: KR19990072145A
Application number: KR1019980704477A
Authority: KR
Inventors: 조하네스 알버투스 페툼
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1996-10-14
Filing date: 1997-09-08
Publication date: 1999-09-27
Also published as: DE69720187T2; JP2002515206A; WO1998017054A1; DE69720187D1; KR100476360B1; EP0870399B1; EP0870399A1; JP3776129B2; MY116986A; US5969487A

Abstract

편향 회로는 편향 코일(Lf)을 거쳐서 흐르는 편향 전류(If)를 발생한다. 편향 회로는 편향 코일(Lf)과 직렬로 마련된 직렬 저항(Rs)과, 편향 코일(Lf)과 직렬 저항(Rs)의 직렬 구조에 결합된 출력을 갖는 구동 회로(1, 5)를 포함한다. 구동 회로(1, 5)는 직렬 저항(Rs)에 결합되어 귀환 전압(Vs)을 수신하는 입력을 갖는다. 구동 회로(1, 5)는 또한 변환 저항(Rc)에 결합되어 입력 파형(Vi)을 수신한다. 구동 회로(1, 5)는 귀환 루프 내에 마련되어 입력 파형(Vi)을 닮은 형상의 편향 전류(If)를 얻는다. 편향 회로는 또한, 편향 코일(Lf)과 병렬로 마련된 댐핑 임피던스(Rd)와, 플라이백 주기(Tf) 내에서 보정 전류(Ic)를 발생하는 전류 발생 회로(3)를 포함한다. 전류 발생 회로(3)는 변환 저항(Rc) 및/또는 직렬 저항(Rs)에 결합되고, 플라이백 주기(Tf)의 적어도 마지막 부분 동안에 활성화된다. 이와 같은 방식으로 하여, 보정 전류(Ic)는 외부의 구성 요소와 용이하게 적응할수 있어, 집적 회로의 허용 오차를 극복할 수 있다.

Description

댐핑 임피던스가 보상된 편향 회로

본 발명은 편향 코일을 거쳐서 편향 전류를 발생시켜 음극선관 내에서 전자 빔을 편향시키는 편향 회로에 관한 것으로, 상기 편향 전류는 주사 주기(scan period)와 플라이백 주기(flyback period)를 가지며, 상기 편향 회로는, 편향 코일과 직렬로 마련되어, 편향 전류와 관련되는 귀환 전압을 발생시키는 직렬 저항과, 편향 코일과 병렬로 마련된 댐핑 임피던스와, 상기 직렬 저항과 결합되어 귀환 전압을 수신하는 입력 단자를 갖는 구동 회로로서, 이 구동 회로는 변환 저항(conversion resistor)에도 결합되어 입력 파형을 수신하며, 또한 상기 편향 코일과 직렬 저항의 직렬 구조와 결합된 출력을 갖고, 상기 입력 파형과 귀환 전압 사이의 차에 응답하여 편향 전류를 발생하는 상기 구동 회로와, 상기 플라이백 주기 내에서 보정 전류를 발생하는 전류 발생 수단을 포함한다.

본 발명은 또한, 이러한 편향 회로를 포함하는 화상 표시 장치와, 이러한 편향 회로에서 사용하는 집적 회로에 관한 것이다.

필립스 반도체 출원 노트(Philips Semiconductors Application Note) AN95029의 "TDA 8350 and TDA 8351 deflection output circuits Application information"에는, 래스터 주사 회로에서 사용하는 집적 전력 회로(integrated power circuit)가 개시되어 있다. 집적 전력 회로는 브리지 구조로 된 제 1 및 제 2 의 출력 증폭기를 구비하여, 래스터 스캔 편향 코일을 거쳐서 편향 전류를 발생한다. 편향 전류는 자계를 발생하여 음극선 내의 수직 방향에 있어서의 전자 빔을 편향시킨다. 편향 코일과 직렬로 측정 저항(measurement resistor)이 마련된다. 이 측정 저항의 양단에는, 편향 코일을 거쳐서 흐르는 편향 전류와 연관되는 전압이 발생된다. 측정 저항에 걸리는 전압은, 제 1 및 제 2 전류 출력을 가진 제 1 전압 대 전류 변환기에 의해 검출된다. 귀환을 제공하기 위해, 제 1 전류 출력은 제 1 출력 증폭기의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기의 입력에 접속된다. 집적 전력 회로는 또한, 입력 저항을 거쳐서 발생하는 입력 파형을 수신하는 2 개의 입력을 가진 제 2 전압 대 전류 변환기를 포함한다. 제 2 전압 대 전류 변환기는 제 1 및 제 2 전류 출력을 갖는다. 제 1 전류 출력은 제 1 출력 증폭기의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기의 입력에 접속된다. 제 1 및 제 2 전압 대 전류 변환기는 동일하다. 상호 접속되어 있는 제 1 및 제 2 전압 대 전류 변환기의 전류 출력은 서로 반대 극성의 출력 전류를 공급한다. 이와 같은 방식에 있어서, 출력 증폭기들의 전압은, 측정 저항 및 입력 저항 양단에 걸리는 전압이 사실상 동일하게 되도록 제어될 것이다.

편향 코일과 병렬로는 댐핑 저항이 마련되어, 래스터 주사 회로 내에서 발생하는 전류 및 전압의 스위칭 포인트를 평활하게(smoothening) 할 뿐만 아니라, 링잉(ringing)도 방지한다. 그러나, 이 댐핑 저항은 편향 회로의 플라이백 성능을 저하시킨다. 응용하는 것에 따라서는, 압축 라인(compressed lines), 휘선(bright lines), 플라이백 라인(flyback lines)이 가시화될 수 있다.

본 발명의 목적은 광범위한 응용 분야에서 플라이백 성능을 만족할 수 있는 편향 회로를 제공하는 데 있다.

본 발명의 제 1 국면에 따르면, 전류 발생 수단이 직렬 저항 및/또는 변환 저항과 결합되고, 이것에 의해, 플라이백 주기의 적어도 마지막 부분 동안에 보정 전류가 활성화되는 것을 특징으로 한다.

본 발명의 제 2 국면에 따르면, 청구항 11 에서 규정된 것과 같은 편향 회로를 포함하는 화상 표시 장치가 마련된다.

본 발명의 제 3 국면에 따르면, 청구항 12 에서 규정된 것과 같은 편향 회로에서 사용하는 집적 회로가 마련된다.

본 발명에 따른 유익한 실시예는 종속 클레임에서 기술된다.

편향 회로는 구동 회로를 포함하며, 이 구동 회로에는, 공지의 동기 회로에 의해 발생된 입력 파형을 수신하는 입력이 구비되어 있다. 구동 회로는 또한, 편향 코일과 직렬 저항의 직렬 구조에, 편향 전류를 공급하는 출력도 구비되어 있다. 직렬 저항을 거쳐서 흐르는 편향 전류에 기인하여 직렬 저항의 양단에는 귀환 전압이 발생된다. 구동 회로의 출력에 의해 공급되는 전압은, 귀환 전압이 기준 파형과 동일하게 되도록 공지의 여러 방법중 하나에 의해 조절된다. 주사 주기 동안, 편향 코일이 저항으로서 간주될 수도 있으므로, 주사 주기 동안 편향 전류를 발생시키는 데에는 비교적 작은 주사 공급 전압으로도 충분하다. 비교적 짧은 플라이백 주기 동안에는 편향 전류 극성의 신속한 반전 현상이 얻어질 것이다. 이러한 신속한 전류 변환을 위해서, 편향 코일이 인덕턴스로서 간주될 것이므로, 짧은 플라이백 주기를 얻기 위해서는 높은 플라이백 공급 전압이 필요하게 된다. 주사 주기 동안, 구동 회로의 출력 전압은 비교적 낮은 주사 공급 전압에서 발생되어 소비를 최소화 할수 있다. 플라이백 주기 동안, 구동 회로의 출력에는 높은 플라이백 전압이 접속된다. 구동 회로는, 구동 회로의 입력으로 되는 입력을 가진 차동 입력단(differential input stage)과, 출력단(output stage)을 포함 할수 있는데, 여기서 출력단은, 입력 전압 및 귀환 전압의 차에 따라 차동 입력단으로부터 입력 전류를 수신한다. 출력단은 편향 전류를 공급할 수 있는 전력단(power stage)이다. 이 경우, 만약, 출력 증폭기의 입력에서 공급된 전류가 소정의 레벨 이상으로 증가하면, 출력 증폭기의 출력인 구동 회로의 출력에는 플라이백 공급 전압이 접속된다. 플라이백 전압은, 출력 증폭기의 입력에 공급되는 전류가 소정의 레벨 아래로 감소하자 마자 끊어질(비접속될) 것이다.

본 발명은, 플라이백 주기 동안 댐핑 저항을 거쳐서 흐르는 전류가 주사 주기 동안 흐르는 전류보다 더 크다는 사실에 기인하여 플라이백 성능이 저하한다는 것을 기본으로 하고 있다. 이하, 댐핑 임피던스를 거쳐서 흐르는 전류의 효과가 설명될 것이다. 편향 코일을 거쳐서 흐르는 전류뿐만 아니라, 이 편향 코일과 병렬로 마련된 댐핑 임피던스를 거쳐서 흐르는 전류도 직렬 저항을 거쳐서 흐른다. 그래서, 직렬 저항의 양단에 걸리는 전압은, 편향 코일을 거쳐서 흐르는 전류와 댐핑 임피던스를 거쳐서 흐르는 전류의 합에 의존한다.

주사 주기의 개시에 있어서는, 편향 코일의 양단에 대략적으로 주사 공급 전압이 발생한다. 댐핑 임피던스를 거쳐서 흐르는 전류는 이 주사 공급 전압의 값에 의존한다. 만약, 댐핑 임피던스가 존재하지 않으면, 직렬 저항을 거쳐서 흐르는 전류는 편향 코일을 거쳐서 흐르는 전류와 동일하게 될 것이다. 직렬 저항 양단에 걸리는 전압은 입력 전압과 동일하게 되도록 제어된다. 그래서, 댐핑 임피던스에 기인하여 직렬 저항을 거쳐 흐르는 전류 때문에, 편향 코일을 거쳐서 흐르는 전류는 댐핑 임피던스가 없는 경우보다 더 작을 것이다.

플라이백 주기 동안에는, 편향 코일 양단에 플라이백 공급 전압이 발생한다. 이 플라이백 공급 전압은, 짧은 플라이백 주기 동안에 편향 전류의 극성을 변화시킬 수 있도록, 주사 공급 전압보다 그 값이 크다. 따라서, 댐핑 임피던스를 거쳐서 흐르는 전류는, 주사 주기 동안보다는 플라이백 주기 동안에서가 더 크다. 직렬 저항에 걸리는 귀환 전압이 플라이백 주기의 종단과 주사 주기의 개시 동안에 동일하게 발생하므로, 이로 인해, 편향 코일을 거쳐서 흐르는 전류는, 주사 주기의 개시에서보다 플라이백 주기 동안에 더 낮게 된다. 출력 증폭기의 입력 전류가 소정값 이하로 감소하는 순간, 플라이백 공급 전압은 편향 코일로부터 끊어질 것이다. 이 플라이백 공급 전압의 디커플링(decoupling)은, 더 낮은 주사 공급 전압이 충족되는 동안의 주사 주기 동안에 고 소비를 방지하기 위해 필요하게 된다. 댐핑 임피던스에 걸리는 고 전압에 기인하여 측정 저항을 거쳐서 흐르는 높은 여분의 전류(high extra current)로 인해, 플라이백 공급 전압의 디커플링은 비교적 낮은 편향 전류의 값에서 활성화될 것이다. 그래서, 플라이백 주기의 종단에서 편향 코일을 거쳐서 흐르는 편향 전류의 값은 주사의 개시시에 소망하는 편향 전류의 양보다 작다. 다음의 주사가 개시하기 전에, 플라이백 주기의 종단에서의 너무 낮은 양의 편향 전류는, 주사의 개시에서 소망하는 바와 같은 더욱 높은 편향 전류로 증가되어야 한다. 이 천이(transition)는 낮은 주사 공급 전압으로 실행될 것이므로, 더 높은 플라이백 공급 전압으로 플라이백을 전체적으로 실행할 수 있는 경우보다, 사실상 시간을 더 소비할 것이다.

공지의 프레임 편향 출력 회로에는 내부적인 보상을 하고 있는데, 이 내부적인 보상이라는 것은, 직렬 저항에 걸리는 전압을 측정하는 차동 입력단을 거쳐서 흐르는 바이어스 전류를 채용하는 것에 의해 댐핑 저항을 거쳐서 흐르는 전류의 효과에 대한 것이다. 바이어스 전류는 플라이백 주기 동안 고정된 양으로 커진다. 제 1 출력 증폭기의 입력에 공급되는 전류가 소정 레벨 이하로 감소하자 마자, 플라이백 전압이 끊어지게 될 것이고, 입력 전류가 클수록, 플라이백 전압이 접속되는 주기가 더 길게 된다. 공지의 프레임 편향 회로는 다음과 같은 결점, 즉 편향 코일의 임피던스, 댐핑 저항값, 플라이백 전압값, 주사 전압값 중의 1개의 조합에 대해서만 보상이 최적이라는 결점을 갖고 있다. 또한, 집적 회로 디자인에 있어서의 허용 오차로 인해, 바이어스 전류가 적응된(adapted) 고정량은 허용 오차를 나타낸다. 상기에서는 다음과 같은 결점, 즉 더욱 긴 플라이백 주기나 또는 더욱 높은 플라이백 공급 전압이 선택되어야 한다는 결점이 있다. 그러나, 플라이백 주기를 더욱 길게 하면, 짧은 플라이백 주기를 필요로 하는 응용에서는 부적합한 편향 회로를 만들게 된다. 또한, 집적 회로가 확산된(diffused) 프로세스에 의해, 플라이백 전압도 제한되므로, 상기의 프로세스 한계를 넘어 확장될 수는 없다. 이러한 사실들로 인해, 높은 편향 주파수에서 만족할 만한 플라이백 성능을 필요로 하고, 댐핑 임피던스의 유해한 효과가 최적으로 보상되지 않는 응용에 있어서는 집적 전력 회로의 사용이 불가능하다. 100Hz 응용이나, 컴퓨터 화상 그래픽을 표시하는 데 적합한 멀티미디어 응용에서와 같이, 높은 편향 주파수에 대처해야만 하는 이와 같은 종류의 응용은 더욱 중요하게 된다. 이러한 응용에 있어서, 인덕턴스가 아닌 편향 코일의 저항이 주사 주기 동안에 관련됨에 따라서, 주사 전압은 통상의 범위에서 머무른다. 그러나, 짧은 플라이백 주기 동안에는, 편향 코일이 인덕턴스처럼 기능함으로써, 높은 플라이백 공급 전압을 필요로 하게 된다. 이러한 높은 플라이백 공급 전압에 있어서는, 플라이백 공급 전압과 주사 공급 전압 사이의 차가 통상보다 훨씬 커진다. 따라서, 이러한 응용에 있어서는, 플라이백 동작의 열화에 대한 댐핑 임피던스의 영향은 크다. 집적 회로의 최대 허용 가능한 플라이백 전압에서, 댐핑 임피던스의 영향을 최적으로 보상하는 것에 의해, 만족할 만한 플라이백 성능을 갖고서 가장 짧게 존재할 수 있는 플라이백 시간에 도달된다. 최적의 보상이 없이는, 주사의 개시에 있어서의 주사선들 사이의 거리가 너무 작거나(너무 작은 보상으로 인한 상층 오버(top fold over)), 주사선들 사이의 거리가 너무 길다(너무 많은 보상으로 인한 라인 스페이싱(line spacing)).

본 발명에 의하면, 직렬 저항이나 변환 저항에 전류 발생 회로를 결합하는 것에 의해 댐핑 임피던스의 영향에 대한 최적의 보상을 달성하여, 플라이백 주기의 적어도 마지막 부분 동안 보정 전류를 발생하여, 댐핑 임피던스를 거쳐서 흐르는 전류를 보상할 수 있다. 만약, 전류 발생 회로가 직렬 저항에 결합되면, 보정 전류가 직렬 저항으로부터 전환되어 댐핑 임피던스를 거쳐서 흐르는 전류가 직렬 저항을 통해 흐르는 것을 방지할 수 있다.

만약, 전류 발생 회로가 변환 저항에 결합되면, 보정 전류가 변환 저항에 공급되어 변환 저항을 거쳐서 흐르는 전류를 크게할 것이다. 지금, 직렬 저항을 거쳐서 흐르는 전류는, 플라이백 공급 전압이 끊어지기 전에 더 높은 값에 도달할 수 있게 되고, 이것에 의해, 너무 낮은 편향 전류의 값에서 플라이백 공급 전압이 끊어지는 것을 방지할 수 있게 된다.

집적 회로 내에 있지 않은 직렬 저항이나 변환 저항에 전류 발생 회로가 결합된다는 사실로 인해, 집적 회로의 외부에 전류 결정 소자를 마련하는 것이 용이하게 되므로, 전류 발생 회로에 의해 발생된 보정 전류의 양은, 편향 코일 및 댐핑 임피던스의 임피던스 값에 의해 결정된 바와 같은 요구에 적합하도록 용이하게 적응될 수 있어, 댐핑 임피던스를 거쳐서 흐르는 전류의 최적 보상이 가능하게 된다. 따라서, 본 발명에 따른 편향 회로는, 공지의 보상이 이루어진 편향 회로가, 짧은 플라이백 시간 동안 만족할만한 플라이백 성능에 도달할 수 없었던 응용에 있어서 사용될 수 있다.

종래 기술에서는 플라이백 공급 전압의 비접속 모우먼트를 지연시키는 것에 의해 댐핑 임피던스의 영향에 대해 고정된 보상을 제공하고 있다. 종래의 기술에서는, 플라이백 주기 동안에 직렬 저항으로부터 댐핑 임피던스를 거쳐서 흐르는 전류를 전환시키지 않아, 댐핑 임피던스를 거쳐서 흐르는 전류가 편향 회로의 값에 영향을 끼치는 것을 방지할 수 있다. 종래의 기술에서는 또한, 플라이백 주기 동안 변환 저항을 거쳐서 흐르는 여분의 전류를 공급하지 않아, 댐핑 임피던스를 거쳐서 흐르는 전류로 인해 직렬 저항을 거쳐서 흐르는 여분의 전류에 대한 보상을 실행하고 있다.

또한, 종래의 기술은, 댐핑 임피던스를 거쳐서 흐르는 전류가 플라이백 공급 전압의 값에 의존하고 있다는 것을 참작하고 있지 않다. 플라이백 전압의 값은, 편향 코일의 임피던스에 의해 결정되고, 허용 오차나 수명에 따라 변화된다.

청구항 6 에서 청구된 본 발명의 실시예에 있어서, 보정 전류는, 플라이백 공급 전압을 포함하는 편향 전압과 DC-전압 사이에 전류 결정 저항이 결합됨으로써, 플라이백 전압의 값에 의존한다.

청구항 7 또는 8 에 청구된 본 발명의 실시예에 있어서, 보정 전류를 발생하는 간단한 방식이 채용된다. 이들 실시예는, 스위치의 도통 주기를 제어하는 제어 회로에 대한 필요성이 없이도, 자동적으로, 반도체 스위치가 플라이백 주기 동안에는 도통하고 주사 주기 동안에는 비도통한다는 장점을 가진다.

청구항 9 에서 청구된 본 발명의 실시예에 있어서, 전류 발생 회로는 직렬 저항에 병렬로 결합된다. 플라이백 주기의 적어도 마지막 부분 동안 보정 전류는, 댐핑 임피던스에 기인하여 직렬 저항을 거쳐서 흐르는 전류의 양을 더욱 낮추도록 직렬 저항으로부터 적어도 부분적으로 전환된다.

본 발명의 상기 및 그밖의 특징은 첨부 도면을 참조로 설명하여 명료하게 될 것이다.

도면에 있어서,

도 1 은 본 발명에 따른 전류 발생 회로를 구비한 프레임 편향 회로를 도시한 도면이다.

도 2 는 댐핑 저항의 효과를 설명하는 파형을 도시한 도면이다.

도 3 은 본 발명에 따른 전류 발생 회로를 구비한 다른 프레임 편향 회로를 도시한 도면이다.

도 4 는 본 발명에 따른 전류 발생 회로를 구비한 다른 프레임 편향 회로를 도시한 도면이다.

도 5 는 본 발명에 따른 전류 발생 회로의 실시예의 회로도를 도시한 도면이다.

도 1 은 본 발명에 따른 전류 발생 회로(3)를 구비한 프레임 편향 회로 F 를 도시한 것이다. 프레임 편향 회로 F 의 입력에는 기준 파형이 입력 전류 Ii 로서 공급된다. 기준 파형은 동기 회로(4)에서 프레임 동기 신호 Sf 에 응답하여 발생된다. 프레임 편향 회로 F 는 구동 회로(5), 출력 증폭기(1), 댐핑 저항 Rd, 직렬 저항 Rs, 전류 발생 회로(3)를 포함한다. 전류 발생 회로(3)는, 점선으로 도시한 2 개의 위치의 각각이나 또는 모두에 위치할 수 있다. 구동 회로(5)는 차동 증폭기(5)로 구성된다. 변환 저항 Rc 는 차동 증폭기(5)의 비반전 입력에 접속된다. 입력 전류 Ii 에 의해 변환 저항 Rc 의 양단에는 입력 전압 Vi 가 걸린다. 변환 저항 Rc 와 차동 증폭기(5)의 비반전 입력의 접속점은 제 1 접속점 P1 로서 지정된다. 차동 증폭기(5)는 직렬 저항 Rs 의 제 1 단부에 접속된 반전 입력과, 출력 증폭기(1)의 입력에 접속된 출력을 갖는다. 출력 증폭기(1)는 출력 전압 Va 를 공급하는 출력과, 정의 주사 공급 전압 +Vp 와 부의 주사 공급 전압 -Vp 와 플라이백 공급 전압 Vflb 를 수신하는 공급 단자를 갖는다. 편향 코일 Lf 와 댐핑 저항 Rd 의 병렬 구조는 출력 증폭기(1)의 출력과 직렬 저항 Rs 의 제 1 단자 사이에 접속된다. 직렬 저항 Rs 의 다른 단자는 접지 전위에 접속된다. 댐핑 저항 Rd 와 직렬 저항 Rs 의 접속점은 제 2 접속점 P2 로서 지정된다. 전류 발생 회로(3)는 제 2 접속점 P2 에 접속되어, 적어도 플라이백 주기 Tf 의 마지막 부분 동안, 직렬 저항 Rs 에서 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 의 적어도 일부를 전환(divert)할 수 있다. 또한, 전류 발생 회로(3)는 제 1 접속점 P1 에도 접속되어, 적어도 플라이백 주기 Tf 의 마지막 부분 동안, 변환 저항 Rc 의 양단에 걸리는 전압 Vi 를 크게 할 수 있다.

편향 코일 Lf 는 자계를 발생하여 음극선관 CRT 내의 적어도 하나의 전자 빔을 편향시킨다. 만약, 수직 방향의 수평 라인을 계속하여 주사하는 것에 의해 화상이 구성된다면, 프레임 편향은, 여느때와 같이 수직 방향의 편향일 것이다. 만약, 수평 방향의 수직 라인을 계속하여 주사하는 것에 의해 화상이 구성된다면, 프레임 편향은, 소위 교차 주사(transposed scanning)의 경우와 같이, 수직 방향의 편향일 것이다. 본 발명에 따른 편향 회로는 또한 선 주사(line scan)를 생성하는 데에도 사용될 수 있다.

제 1 단부를 가진 변환 저항 Rc 를 차동 증폭기(5)의 반전 입력에 접속시키는 것도 가능하다. 변환 저항 Rc 의 제 2 단부는 입력 전류 Ii 를 수신한다. 차동 증폭기(5)의 비반전 입력은 DC 전압을 수신한다. 전류 발생 회로(3)는 변환 저항 Rc 의 제 2 단부에 접속되어 보정 전류 Ic 를 공급한다.

이하, 도 2 를 참조로 하여 프레임 편향 회로 F 의 동작을 설명할 것이다.

도 2 의 (a)는 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is, 편향 전류 If, 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 의 파형을 각각, 모두 시간의 함수로서 도시한 것이다. 편향 전류 If 는 점선으로 나타나 있다. 도 2 의 (b)는 출력 증폭기(1)의 출력 전압 Va 를 도시한 것이다. 이것은 특히, 플라이백 주기 동안에는 간단한 파형으로 된다. 모우먼트 t1 은 주사 주기 Ts 의 개시를 나타낸다. 모우먼트 t2 는 주사 주기 Ts 의 중간을 나타낸다. 모우먼트 t3 은 주사 주기 Ts 의 종단과 플라이백 주기 Tf 의 개시를 나타낸다. 모우먼트 t4 는 플라이백 주기 Tf 의 종료와, 다음 주사 주기 Ts 의 개시를 나타낸다. 명료하게 하기 위해, 플라이백 주기 Tf 의 지속 기간은 과장하여 크게 하였다.

주사 주기 Ts 동안, 우선 어림잡아, 편향 코일 Lf 는 저항처럼 작용한다. 그래서, 편향 코일 Lf 의 양단에 걸리는 전압은 사실상 톱니 파형일 것이므로, 편향 코일 Lf 를 거쳐 흐르는 거의 톱니 형상의 편향 전류 If 를 얻게될 것이다. 주사 주기 Ts 의 개시 t1 에 있어서, 출력 증폭기(1)의 출력 전압 Va 는 주사 공급 전압 Vp 및 편향 코일 Lf 양단에 걸려 발생하는 주사 공급 전압 Vp 와 거의 동일하다. 주사 공급 전압 Vp 는, 소망하는 최대의 편향 전류 If 를 발생하도록 충분히 높게 선택되되, 출력 증폭기(1)에서의 소비를 최소한으로 하기 위해 가능한한 낮게 선택된다. 이 주사 공급 전압 Vp 의 값은 또한 주사 주기 동안에 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 를 결정한다. 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is 는 편향 코일 Lf 을 거쳐서 흐르는 편향 전류 If 와 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 로 구성된다. 차동 증폭기(5)는 직렬 저항 Rs 에 걸리는 귀환 전압 Vf 와 입력 전압 Vi 를 비교하고, 출력 증폭기(1)를 제어하여, 귀환 전압 Vf 가, 변환 저항 Rc 에 걸리는 입력 전압 Vi 와 가능한한 동일하게 되도록 출력 전압 Va 의 값을 공급한다. 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 에 의해서 귀환 전압 Vf도 결정되기 때문에, 실제의 편향 전류 If 는, 댐핑 저항 Rd 가 없는 상황과 비교하여 어느 정도 더 낮은 진폭을 갖는다.

플라이백 주기 Tf 동안, 플라이백 공급 전압 Vflb 는 편향 코일 Lf 의 양단에 걸려서 발생한다. 플라이백 주기 Tf 동안, 우선 어림잡아, 편향 코일 Lf 가 인덕턴스로서 작용한다. 이 플라이백 공급 전압 Vflb 는 주사 공급 전압 Vp 보다 큰 값을 가져서, 짧은 플라이백 주기 Tf 내에서 편향 전류 If 의 극성을 변경시킬 수 있다. 따라서, 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 는 주사 주기 Ts 동안보다도 플라이백 주기 Tf 동안에 더 크다. 플라이백 공급 전압 Vflb 은, 출력 증폭기(1)의 입력 전류가 소정의 값 이하로 감소한 순간에 편향 코일 Lf 로부터 끊어질(비접속될) 것이다. 플라이백 공급 전압의 접속과 비접속을 제어하는 데에는, 출력 증폭기로의 입력 전류가 아닌 다른 정보를 사용하는 것도 가능하다. 일예로서, 만약, 직렬 저항 Rs 에 걸리는 전압 Vr 이 입력 전압 Vi 의 플라이백 전압 레벨에 도달하면, 플라이백 공급 전압이 비접속될 것이다. 만약, 전류 발생 회로(3)가 직렬 저항 Rs 에 접속되면, 입력 전압 Vi 의 플라이백 전압 레벨은 주사 개시시의 값일 것이다. 출력 증폭기(1)의 출력 전압 Va 가 정의 주사 공급 전압 +Vp 이상으로 상승하는 순간에, 플라이백 공급 전압을 끊는 것도 가능하다. 도 2 의 (a)에 있어서는, 플라이백 공급 전압이 끊어졌을 때의 레벨이 Isl 로 나타나 있다. 댐핑 저항 Rd 에 걸리는 고 전압에 의해 기인된, 직렬 저항 Rs 를 거쳐서 흐르는 여분의 고 전류 때문에, 비교적 낮은 편향 전류 If 의 값에서 플라이백 공급 전압 Vflb 의 비접속이 활성화된다. 따라서, 플라이백 주기 Tf 의 종단 t4 에서 편향 코일 Lf 를 거쳐서 흐르는 편향 전류 If 의 값은, 주사 주기 Ts 의 개시인 t1, t4 에서 소망하는 바와 같은 편향 전류 If 의 양보다 작다. 다음 프레임 주사를 개시하기 전에, 플라이백 주기 Tf 의 종단 t4 에서의 너무 작은 양의 편향 전류 If 는, 주사 주기 Ts 의 개시 t4 에서 소망하는 바와 같은 더 높은 양의 편향 전류 If 로 증가하여야 한다. 이 천이는 낮은 주사 공급 전압 Vp 에서 실행될 것이므로, 더 높은 플라이백 공급 전압 Vflb 에서 플라이백이 전체적으로 실행될 수 있는 경우보다도, 사실상 시간이 더 걸릴 것이다. 플라이백 주기 Tf 동안에 댐핑 저항의 영향을 강조하기 위해, 모우먼트 t1 전의 플라이백 주기 Tf 동안, 플라이백 공급 전압 Vflb 가 이용될 수 없고, 소망하는 편향 전류 If 의 진폭을 얻기에 플라이백 주기 Tf 가 충분히 길다고 생각된다. 이것은, 모우먼트 t3 과 t4 사이의 플라이백 주기 Tf 와 비교하여, 그 동안에 플라이백 공급 전압 Vflb 가, 짧은 플라이백 주기 Tf 를 얻기 위해 접속되는 것이다.

본 발명에 따른 프레임 편향 회로 F 는, 전류 발생 회로(3)를 직렬 저항 Rs 및/또는 변환 저항 Rc 에 결합하여, 플라이백 주기 Tf 의 적어도 마지막 부분 동안 보정 전류 Ic 를 발생시켜, 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 를 보상하는 것에 의해, 이 문제를 해결한다. 전류 발생 회로(3)가 직렬 저항 Rs 에 접속되면, 보정 전류 Ic 가 직렬 저항 Rs 로부터 전환되어, 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 가 직렬 저항 Rs 를 거쳐서 흐르는 것을 방지하게 된다. 만약, 전류 발생 회로(3)가 변환 저항 Rc 에 결합되면, 보정 전류 Ic 는 변환 저항 Rc 에 걸리는 입력 전압 Vi 를 크게 한다. 지금, 직렬 저항 Rs 를 거쳐서 흐르는 전류는, 플라이백 공급 전압 Vflb 가 비접속되기 전에 더 높은 값에 도달하게 되므로, 너무 낮은 편향 전류 If 의 값에서 플라이백 공급 전압 Vflb 의 비접속을 방지할 수 있다.

도 3 은, 본 발명에 따른 전류 발생 회로(3)를 구비한 다른 프레임 편향 회로를 도시한 것이다. 이 프레임 편향 회로는 브리지 구조로 마련된 제 1 및 제 2 출력 증폭기(1, 2)를 포함한다. 각각의 출력 증폭기(1, 2)는 주사 공급 전압 Vp 를 수신한다. 제 1 출력 증폭기(1)는 전압 Va 를 공급하는 출력을 갖고, 제 2 출력 증폭기(2)는 전압 Vb 를 공급하는 출력을 갖는다. 편향 코일 Lf 와 직렬 저항 Rs 의 직렬 구조는 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에 접속된다. 댐핑 저항 Rd 는 편향 코일 Lf 와 병렬로 마련된다. 플라이백 공급 전압 Vflb 는 전계 효과 트랜지스터 T1 을 거쳐서 제 1 출력 증폭기(1)의 출력에 공급된다. 전계 효과 트랜지스터 T1 은 플라이백 주기 Tf 동안에 플라이백 공급 전압 Vflb 을 편향 코일 Lf 에 접속한다. 전계 효과 트랜지스터 T1 은 출력 증폭기 내에 일체화될 수도 있다. 구동 회로(5)는 제 1 전계 효과 트랜지스터(이하, FET) T2, 제 2 FET T3 과 전류원 Is 를 포함하는 차동 증폭기(5)로 구성된다. 제 1 FET T2 의 소스는 제 2 FET T3 의 소스와 전류원 Is 의 한쪽 단부에 접속된다. 전류원 Is 의 다른쪽 단부는 주사 공급 전압 Vp 에 접속된다. 제 1 FET T2 의 게이트는 편향 코일 Lf 와 직렬 저항 Rs 의 접속점에 접속된다. 이 접속점은 또한 제 2 접속점 P2 라고 불리어 진다. 제 2 FET T3 의 게이트는 변환 저항 Rc 를 거쳐서 제 2 출력 증폭기(2)의 출력에 접속되어, 입력 전류 Ii 를 수신한다. 제 1 및 제 2 FET T2, T3 의 게이트는 차동 증폭기(5)의 제 1 및 제 2 입력을 구성한다. 제 2 FET T3 의 게이트와 변환 저항 Rc 의 접속점은 또한 접속점 P1 로 불리어 진다. 제 1 FET T2 의 드레인은 제 1 출력 증폭기(1)의 입력에 접속된다. 제 2 FET T3 의 드레인은 제 2 출력 증폭기(2)의 입력에 접속된다. 제 1 및 제 2 FET T2, T3 의 드레인은 차동 증폭기(5)의 출력을 구성한다. 전류 발생 회로(3)는 제 1 또는 제 2 접속점 P1, P2 에 접속된다.

이하, 이 프레임 편향 회로 F 의 동작에 대해 설명한다. 입력 전류 Ii 에 의해 변환 저항 Rc 의 양단에는 기준 전압 Vr 이 걸리게 된다. 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is 에 의해 직렬 저항 Rs 의 양단에 전압 Vs 가 걸리게 된다. 차동 증폭기(5)는 그 입력 사이에서 전압 Vs 와 기준 전압 Vr 의 합을 수신하고, 그 출력에서 제 1 및 제 2 출력 증폭기(1, 2)를 구동하기 위한 전류를 공급하는데, 상기 합이 0을 유지하도록 한다. 이와 같은 방식으로, 출력 증폭기(1, 2)는 출력 전압 Va, Vb 를 공급하도록 제어되어, 직렬 저항 Rs 의 양단에 있어서 기준 전압 Vr 과 동일한 전압 Vs 를 얻게 된다. 앞서 기술한 바와 마찬가지로, 플라이백 공급 전압 Vflb 의 값이 주사 공급 전압 Vp 의 값보다 큰 것에 따라서, 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 는 주사 주기 Ts 의 개시에서보다 플라이백 주기 Tf 의 종단에서 더 크다. 만약, 전류 발생 회로(3)가 제 1 접속점 P1 에 접속되면, 보정 전류 Ic 를 발생하여 입력 전류 Ii 에 가산되어 플라이백 주기 Tf 의 적어도 마지막 부분 동안에 기준 전압 Vr을 크게한다. 만약, 전류 발생 회로(3)가 제 2 접속점 P2 에 접속되면, 플라이백 주기의 적어도 마지막 부분 동안에 직렬 저항 Rs 로부터 보정 전류 Ic 를 전환한다.

변환 저항 Rc 는 또한, 차동 증폭기(5)의 제 1 입력과 제 2 접속점 P2 사이에 마련될 수 있음은 분명하다. 지금, 입력 전류 Ii 가 차동 증폭기(5)의 제 1 입력에 공급된다. 이 경우, 변환 저항 Rc 의 값은 그곳을 거쳐서 흐르는 입력 전류 Ii 를 방지하도록 충분히 커서, 직렬 저항 Rs 에 걸리는 전압 Vs 를 너무 많이 교란(disturb)시키게 된다. 이 경우, 입력 전류 Ii 의 극성은, 변환 저항 Rc 에 직렬 저항 Rs 에 걸리는 전압과 반대의 극성의 전압이 걸리도록, 차동 증폭기(5)의 제 1 입력에서 전류를 인출하도록 선택될 것이다.

상술한 2 개의 실시예에 있어서는, 한편으로는 편향 코일 Lf 의 위치를, 다른 한편으로는 직렬 저항 Rs 의 위치를, 그에 결합되는 변환 저항 Rc 및 차동 증폭기(5)와 교환하는 것도 가능하다. 그런 경우, 차동 증폭기(5)는 플라이백 공급 전압 Vflb 에 견딜수 있을 것이다.

변환 저항 Rc 를 거쳐서 흐르는 입력 전류 Ii 는 입력 버퍼에 의해서도 영향을 받을 수 있는데, 여기서의 입력 버퍼는, 그의 차동 입력 사이에서 입력 전압을 수신하고, 변환 저항 Rc 와 교차하여 접속된 2 개의 출력을 가져서, 변환 저항 Rc 에 차동 전압을 걸리게 한다. 만약, 변환 저항 Rc 의 한쪽 단부가 출력 증폭기(1, 2) 중 1 개의 출력에 접속되면, 버퍼는 차동 대 단일 변환기(differential to single converter)로 대체될 수 있다. 단일의 출력 전압을 발생하는 이 차동 대 단일 변환기는 변환 저항 Rc 의 다른쪽 단부에 접속된다. 이러한 단일의 출력 변환기는 버퍼보다 더욱 간단한 구조를 갖는다.

도 4는 본 발명에 따른 전류 발생 회로(3)를 구비하는 또다른 프레임 편향 회로를 도시한 것이다. 프레임 편향 회로는 프레임 편향 코일 Lf 와 직렬로 마련된 직렬 저항 Rs 를 포함한다. 직렬 저항 Rs 와 편향 코일 Lf 의 접속점은 제 2 접속점 P2 라 불리운다. 댐핑 저항 Rd 는 편향 코일 Lf 와 병렬로 마련된다. 프레임 편향 회로는 또한 제 1 출력 증폭기(1), 제 2 출력 증폭기(2), 제 1 전압 대 전류 변환기(8), 제 2 전압 대 전류 변환기(4)를 포함하는 집적 전력 회로를 포함한다. 제 1 및 제 2 전압 대 전류 변환기(8, 4)는 구동 회로(5)를 구성한다. 편향 코일 Lf 와 직렬 저항 Rs 의 직렬 구조는 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에서 브리지 구조로 구동되도록 접속되어, 편향 코일 Lf 을 거쳐서 흐르는 편향 전류 If 을 발생한다. 제 1 출력 증폭기(1)는 출력 전압 Va 를 공급하고, 제 2 출력 증폭기는 출력 전압 Vb 를 공급한다. 직렬 저항 Rs 에는 전압 Vs 가 걸리는데, 이 전압 Vs 는 편향 코일 Lf 를 거쳐서 흐르는 편향 전류 If 와 댐핑 저항 Rd 을 거쳐서 흐르는 전류 Id 의 합에 대응한다. 직렬 저항 Rs 에 걸리는 전압 Vs 는, 제 1 및 제 2 전류 출력을 갖는 제 1 전압 대 전류 변환기(8)에 의해 검출된다. 귀환을 제공하기 위해서는, 제 1 전류 출력이 제 1 출력 증폭기(1)의 입력에 접속되고, 제 2 전류 출력이 제 2 출력 증폭기(2)의 입력에 접속된다. 제 2 전압 대 전류 변환기(4)는, 입력 또는 변환 저항 Rc 를 거쳐 발생하는 입력 파형을 수신하는 2 개의 입력을 갖는다. 이 입력 파형은, 변환 저항 Rc 를 거쳐서 흐르는 전류 Ii 를 공급하는 버퍼에 의해 발생될 수 있다. 제 2 전압 대 전류 변환기(4)는 제 1 및 제 2 전류 출력을 갖는다. 제 1 전류 출력은 제 1 출력 증폭기(1)의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기(2)의 입력에 접속된다. 제 1 및 제 2 전압 대 전류 변환기(8, 4)는 동일하다. 상호 접속된 제 1 및 제 2 전압 대 전류 변환기(8, 4)의 전류 출력은 서로 반대 극성의 출력 전류를 공급한다. 이와 같은 방식으로, 제 1 및 제 2 출력 증폭기(1, 2)의 출력 전압은, 직렬 저항 Rs 및 변환 저항 Rc 에 걸리는 전압이 사실상 동일하게 되도록 제어될 것이다. 전류 발생 회로(3)는, 직렬 저항 Rs 로부터 전류를 전환시키기 위해 제 2 접속점 P2 에 접속될 수 있다. 전류 발생 회로는 또한 제 1 접속점 P1 에서 제 2 전압 대 전류 변환기(4)의 입력 중 하나에 접속될 수 있다.

도 5 는 본 발명에 따른 전류 발생 회로(3)의 실시예의 회로도이다.

도 5a 내지 도 5d 에 도시한 실시예에서는 접속점 P 에 공급되는 전류 I 를 발생한다. 이 점 P 는 전류 발생 수단(3) 및 변환 저항 Rc 의 접속점을 나타내는 제 1 접속점 P1 일 수도 있고, 또는 전류 발생 수단(3) 및 직렬 저항 Rs 의 접속점을 나타내는 제 2 접속점 P2 일 수도 있다. 이 경우, 전류 I 는 보정 전류 Ic 이다. 도 5e 에 도시한 바와 같이, 이 전류 I 는 전류 미러의 입력 P3 에 대한 기준 전류 Iref 로서 공급될 수도 있다.

도 1 에 도시한 프레임 편향 회로에 있어서, 전류 발생 회로(3)는 보정 전류 Ic 를 제 1 접속접 P1 으로 공급하여 변환 저항 Rc 에 걸리는 전압 Vi 를 크게 한다. 만약, 전류 발생 회로(3)가 다른 방식으로 변환 저항 Rc 에 접속되면, 보정 전류 Ic 의 방향은, 변환 저항 Rc 에 걸리는 전압을 크게 하는 방향으로 선택될 것이다. 만약, 전류 발생 회로(3)가 도 1 에 도시한 바와 같이 제 2 접속점 P2 에 접속되면, 보정 전류 Ic 가 직렬 저항 Rs 로부터 인출되어, 직렬 저항 Rs 로부터 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 를 전환시킬 것이다. 만약, 편향 코일 Lf 와 직렬 저항 Rs 의 위치가 서로 교환되면, 편향 코일 Lf 와 직렬 저항 Rs 의 접속점에 여전히 접속되어 있는 보정 회로(3)는, 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 가 직렬 저항 Rs 를 거쳐서 흐르지 않도록, 보정 전류 Ic 를 직렬 저항 Rs 에 공급해야 한다.

도 3 에 의한 프레임 편향 회로에 있어서는, 보정 회로(3)의 2개의 가능한 위치가 도시되었다. 보정 전류 Ic 의 방향은 화살표로 도시되어 있다. 도 1 에서 설명한 것과 마찬가지 방식으로, 전류 발생 회로(3)는 변환 저항 Rc 또는 직렬 저항 Rs 에 다른 방식으로 접속될 수 있다. 보정 전류 Ic 의 방향은 변환 저항 Rc 에 걸리는 전압 Vi 를 크게하거나, 또는 댐핑 임피던스 Rd 를 거쳐 흐르는 전류 Id 가 직렬 저항 Rs 를 거쳐서 흐르는 것을 방지하도록 선택될 것이다.

도 4 에 따른 프레임 편향 회로에 있어서는 도 3 에 대해 주어진 부호와 동일한 것을 사용한다.

도 5a 는 전류 결정 저항 R1 과 반도체 스위치 S 의 직렬 구조를 도시한 것이다. 이 직렬 구조는 반도체 스위치 S 의 도통 주기 동안, 전압 Vd 를 수신하여 접속점 P 에 전류 I 를 공급한다. 반도체 스위치 S 의 제어 입력은 제어 신호 C2 를 수신하는데, 이 제어 신호 C2 는 반도체 스위치 S 를, 플라이백 주기 Tf 의 적어도 마지막 부분 동안 도통시킨다. 전류 I 는 전압 Vd 와 전류 결정 저항 R1 의 값에 의존한다. 전압 Vd 는 전류 I 를 소망하는 방향으로 공급하도록 선택될 것이다.

도 5b 와 도 5a 의 차이점은, 직렬 저항 Rs 에 접속되어 있지 않은 편향 코일 Lf 의 종단에서 편향 전압 Va, Vb 로 되도록 전압 Vd 가 선택된다는 점이다. 이와 같은 방식에 있어서, 전류 I 는 플라이백 전압 Vflb 에 의존한다.

도 5c 에 있어서, 반도체 스위치 S 는 pnp 트랜지스터 T6 인데, 이 트랜지스터 T6 은 전류 결정 저항 R1 을 거쳐서 출력 증폭기(1)의 출력에서 전압 Va 에 접속된 에미터를 갖고 있다. pnp 트랜지스터 T6 의 베이스는 DC-전압에 접속되어 있는데, 이 DC-전압은, 편향 전압 Va 가 대략, 고 플라이백 공급 전압 Vflb 와 동일한 동안의 플라이백 주기 Tf 동안에 pnp 트랜지스터 T6 이 도통하도록 선택되어 있다. pnp 트랜지스터 T6 의 콜렉터는 전류 I 를 공급한다.

도 5d 가 도 5c 와 다른 점은, pnp 트랜지스터 T6 이 제너 다이오드 D1 로 대체되어 있는 점이다. 만약, 공급 전압이 출력 전압 Va 이면, 제너 다이오드 D1 의 애노드는 접속점 P 쪽으로 향하게 된다. 전류 I 가 인출될 것임에 틀림없는 경우에는, 제 1 출력 증폭기(1)의 출력 전압 Va 가 제 2 출력 증폭기(2)의 출력 전압 Vb 로 대체되고 제너 다이오드 D1 의 방향이 변경될 것임은 분명하다.

도 5e 는 전류 발생 회로(3)를 도시하고 있는데, 이 회로(3)는 npn 형의 제 1 및 제 2 트랜지스터 T4, T5 와 pnp 형의 제 3 트랜지스터 T6 을 가진 전류 미러를 포함한다. 제 1 트랜지스터 T4 의 베이스 및 콜렉터는 상호 접속되어 있다. 제 1 트랜지스터 T4 의 베이스는 제 2 트랜지스터 T5 의 베이스에 접속되어 있다. 제 1 및 제 2 트랜지스터 T4, T5 의 에미터는 동일한 전압에 접속되어 있는데, 도 5e 에서는 접지 전위에 접속되어 있다. 제 2 트랜지스터 T5 의 콜렉터는 제 1 또는 제 2 접속점 P1, P2 에 접속되어 콜렉터 전류 Ic 를 공급한다. 제 3 트랜지스터 T6 의 에미터는 접속점 P3 에서 기준 전류 Iref 를 수신한다. 제 3 트랜지스터 T6 에는, 주사 공급 전압 Vp 또는 그 밖의 적당한 고정 전압에 접속된 베이스와, 제 1 트랜지스터 T4 의 콜렉터에 접속된 콜렉터가 구비되어 있다. 제 1 트랜지스터 T4 를 거쳐서 흐르는 전류는 기준 전류 Iref 에 의해 결정된다. 이 기준 전류 Iref 는 제 1 및 제 2 트랜지스터 T4, T5 에 의해 반사되어 보정 전류 Ic 를 얻게 된다. 제 2 출력 증폭기(2)의 출력 전압 Vb 의 경우와 같이, 제 1 및 제 2 트랜지스터 T4, T5 의 에미터를, 주사 공급 전압 Vp 및 제 1 또는 제 2 접속점 P1, P2 상의 전압보다 낮은 적당한 전압에 접속시키는 것도 가능하다. 기준 전류 Iref 는 도 5a 내지 도 5d 에 도시한 어떠한 방식에서도 발생될 수 있다.

도 5f 에는, 저항 R1 과 반도체 스위치 S 의 직렬 구조를 포함하는 전류 발생 회로(3)가 도시되고, 이 직렬 구조가 직렬 저항 Rs 와 병렬로 마련되어 있다. 반도체 스위치 S 의 제어 입력은 제어 신호 C2 를 수신하는데, 이 신호 C2 는 플라이백 주기 Tf 의 적어도 마지막 부분 동안 반도체 스위치 S 를 도통시킨다.

이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

Claims

편향 코일(Lf)을 거쳐서 흐르는 편향 전류(If)를 발생시켜 음극선 관(CRT) 내에서 전자 빔을 편향시키는 편향 회로로서, 상기 편향 전류(If)는 주사 주기(scan period)(Ts)와 플라이백 주기(Tf)를 가지는 상기 편향 회로에 있어서,

상기 편향 코일(Lf)과 직렬로 마련되어, 상기 편향 전류(If)와 관련되는 귀환 전압(Vs)을 발생시키는 직렬 저항(Rs)과,

상기 편향 코일(Lf)과 병렬로 마련된 댐핑 임피던스(Rd)와,

상기 직렬 저항(Rs)과 결합되어 상기 귀환 전압(Vs)을 수신하는 입력 단자를 갖는 구동 회로(1, 5)로서, 이 구동 회로(1, 5)는 변환 저항(conversion resistor)(Rc)에도 결합되어 입력 파형(Vi)을 수신하며, 또한 상기 편향 코일(Lf)과 직렬 저항(Rs)의 직렬 구조와 결합된 출력을 갖고, 상기 입력 파형(Vi)과 귀환 전압(Vs) 사이의 차에 응답하여 편향 전류(If)를 발생하는 상기 구동 회로(1, 5)와,

상기 플라이백 주기(Tf) 내에서 보정 전류(Ic)를 발생하는 전류 발생 수단(3)을 포함하는 편향 회로에 있어서,

상기 전류 발생 수단(3)이 상기 직렬 저항(Rs) 및/또는 변환 저항(Rc)에 결합되어, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 보정 전류(Ic)가 활성화되는 것을 특징으로 하는 편향 회로.
제 1 항에 있어서,

상기 전류 발생 수단(3)은 상기 보정 전류(Ic)를 상기 변환 저항(Rc)에 공급하여, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안에 상기 변환 저항(Rc)을 거쳐서 흐르는 전류(Ii)를 크게하는 편향 회로.
제 1 항에 있어서,

상기 전류 발생 수단(3)은 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 상기 직렬 저항(Rs)으로부터 상기 보정 전류(Ic)를 전환시키는 편향 회로.
제 1 항에 있어서,

상기 전류 발생 수단(3)은, 기준 전류((Iref)를 수신하는 입력과, 상기 기준 전류((Iref)에 비례하는 보정 전류(Ic)를 공급하는 출력을 갖는 전류 미러(T4, T5)를 포함하는 편향 회로.
제 1 항에 있어서,

상기 전류 발생 수단(3)은

전압원(Vd)과 상기 변환 저항(Rc) 사이 또는 상기 직렬 저항(Rs) 또는 전류 미러(T4, T5)의 입력 사이에 결합된 반도체 스위치(S)와 전류 결정 임피던스(R1)의 직렬 구조와,

상기 플라이백 주기(Tf)와 연관된 타이밍 정보를 수신하고, 상기 반도체 스위치(S)에 결합되어 상기 반도체 스위치를, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 도통시키는 제어 회로(7)를 포함하는 편향 회로.
제 5 항에 있어서,

상기 편향 회로는 상기 플라이백 주기(Tf) 동안, 플라이백 공급 전압(Vflb)을 상기 구동 회로(1, 5)의 출력에 접속시키는 수단(T1)을 더 포함하고, 상기 전압원(Vd)은 상기 직렬 저항(Rs)에 결합되지 않은 편향 코일(Lf)의 종단에서 편향 전압(Va, Vb)에 의해 구성되는 편향 회로.
제 1, 2, 3 또는 4 항에 있어서,

상기 편향 회로는 상기 플라이백 주기(Tf) 동안 플라이백 공급 전압(Vflb)을 상기 구동 회로(1, 5)의 출력에 접속시키는 수단(T1)을 더 포함하며, 상기 전류 발생 수단(3)은 제어 전극을 갖는 pnp 형의 트랜지스터(T6)를 포함하고, 주요한 전류 경로가 전류 결정 임피던스(R1)와 직렬로 마련되며, 상기 트랜지스터(T6)의 에미터는 상기 전류 결정 임피던스(R1)를 거쳐서 상기 직렬 저항(Rs)에 결합되는 것이 아니라 상기 편향 코일(Lf)의 종단에 결합되고, 상기 트랜지스터(T6)의 콜렉터는 상기 변환 저항(Rc)이나 상기 직렬 저항(Rs)이나 상기 전류 미러(T4, T5)의 입력에 결합되고, 이것에 의해, 상기 제어 전극은, 트랜지스터(T6)가, 상기 플라이백 주기(Tf) 동안에는 도통 상태에 있고 상기 주사 주기(Ts) 동안에는 비도통 상태에 있도록 DC-전압(Vdc)을 수신하는 편향 회로.
제 1 항에 있어서,

상기 편향 회로는 상기 플라이백 주기(Tf) 동안에 플라이백 공급 전압(Vflb)을 상기 구동 회로(1, 5)의 출력에 접속시키는 수단(T1)을 더 포함하고, 상기 전류 발생 수단(3)은 전류 결정 임피던스(R1)와 직렬로 마련되는 제너 다이오드(D1)를 포함하고, 상기 직렬 구조는, 상기 직렬 저항(Rs)에 결합되지 않은 상기 편향 코일(Lf)의 종단과 상기 변환 저항(Rc)이나 상기 직렬 저항(Rs)이나 전류 미러(T4, T5)의 입력 사이에 결합되며, 이것에 의해 상기 제너 다이오드(D1)는 상기 플라이백 주기(Tf) 동안에는 도통상태로 되고 상기 주사 주기(Ts) 동안에는 비도통 상태로 되는 편향 회로.
제 3 항에 있어서,

상기 전류 발생 수단(3)은

상기 직렬 저항(Rs)과 병렬로 결합되어 상기 직렬 저항(Rs)으로부터 보정 전류(Ic)를 전환시키는, 반도체 스위치(S)와 전류 결정 임피던스(R1)의 직렬 구조와,

상기 플라이백 주기(Tf)와 연관된 정보를 수신하고, 상기 반도체 스위치(S)에 결합되어, 상기 반도체 스위치를, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 도통시키는 제어 회로(7)를 포함하는 편향 회로.
제 1 항에 있어서,

상기 구동 회로(1, 5)는 또다른 출력과, 이 구동 회로(1, 5)의 또다른 출력과 상기 제 1 출력 사이에서 브리지 형태로 구동되도록 결합되는 직렬 저항(Rs)과 편향 코일(Lf)의 직렬 구조를 갖는 편향 회로.
화상 표시 장치에 있어서,

편향 코일(Lf)을 구비한 음극선관(CRT)과,

상기 편향 코일(Lf)을 거쳐서 흐르는 편향 전류(If)를 발생하여 상기 음극선관(CRT) 내의 전자 빔을 편향시키는 편향 회로로서, 상기 편향 전류(If)가 주사 주기(Ts)와 플라이백 주기(Tf)를 갖는 상기 편향 회로를 포함하며,

상기 편향 회로는

상기 편향 코일(Lf)과 직렬로 마련되어 상기 편향 전류(If)와 연관되는 귀환 전압(Vs)을 발생하는 직렬 저항(Rs)과,

상기 편향 코일(Lf)과 병렬로 마련되는 댐핑 임피던스(Rd)와,

상기 귀환 전압(Vs)을 수신하도록 상기 직렬 저항(Rs)과 결합되는 입력 단자를 갖는 구동 회로(1, 5)로서, 이 구동 회로(1, 5)는 또한, 입력 파형(Vi)을 수신하도록 변환 저항(Rc)에 결합되며, 상기 편향 코일(Lf)과 직렬 저항(Rs)의 직렬 구조에 결합된 출력을 갖고, 상기 입력 파형(Vi)과 귀환 전압(Vs) 사이의 차에 응답하여 편향 전류(If)를 발생하는 상기 구동 회로(1, 5)와,

상기 플라이백 주기(Tf) 내에서 보정 전류(Ic)를 발생하는 전류 발생 수단(3)을 포함하는 화상 표시 장치에 있어서,

상기 전류 발생 수단(3)이 상기 직렬 저항(Rs) 및/또는 변환 저항(Rc)에 결합되어, 플라이백 주기(Tf)의 적어도 마지막 부분 동안 보정 전류(Ic)가 활성화되는 것을 특징으로 하는 화상 표시 장치.
청구항 1에서 청구한 편향 회로에서 사용하는 집적 회로에 있어서,

상기 집적 회로는 구동 회로(1, 5)를 포함하며, 상기 전류 발생 회로(3)는 전압원(Vd)과 상기 변환 저항(Rc)이나 상기 직렬 저항(Rs) 사이에 결합된 반도체 스위치(S)와 전류 결정 임피던스(R1)의 직렬 구조를 포함하고, 상기 집적 회로는, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 도통되는 반도체 스위치(S)를 포함하는 집적 회로.