JPH0556293A - テレビジヨン偏向装置 - Google Patents
テレビジヨン偏向装置Info
- Publication number
- JPH0556293A JPH0556293A JP3358696A JP35869691A JPH0556293A JP H0556293 A JPH0556293 A JP H0556293A JP 3358696 A JP3358696 A JP 3358696A JP 35869691 A JP35869691 A JP 35869691A JP H0556293 A JPH0556293 A JP H0556293A
- Authority
- JP
- Japan
- Prior art keywords
- retrace
- voltage
- transistor
- deflection
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 36
- 241000226585 Antennaria plantaginifolia Species 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 7
- 230000001419 dependent effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 46
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- CLSVJBIHYWPGQY-UHFFFAOYSA-N [3-(2,5-dimethylphenyl)-8-methoxy-2-oxo-1-azaspiro[4.5]dec-3-en-4-yl] ethyl carbonate Chemical compound CCOC(=O)OC1=C(C=2C(=CC=C(C)C=2)C)C(=O)NC11CCC(OC)CC1 CLSVJBIHYWPGQY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/24—Time-base deflection circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 ビーム電流に依存するラスタの水平方向の湾
曲を減じる。 【構成】 フライバック変成器１次巻線（Ｗ１）と水平
偏向出力トランジスタ回路（１００）との間に左右スイ
ッチングトランジスタ（Ｑ１）が接続され、左右ピンク
ッションラスタ補正に必要な偏向電流振幅の左右変調を
行うためのリトレースエネルギを制御する。左右スイッ
チングトランジスタは、リトレースの一部において、水
平偏向巻線（ＬH ）を含むリトレース共振回路（１０
０）をフライバック変成器（Ｔ１）を含むフライバック
共振回路（２５１）から分離する。偏向巻線は、これに
現れるリトレース電圧サンプルを用いて偏向電流をビデ
オ信号に同期させることが出来るように、共通導体に接
続されている。この構成により、ビーム電流依存水平画
像シフト即ちラスタの水平方向の湾曲として現れるビー
ム電流の関数としての偏向電流の位相変調を減じる。
曲を減じる。 【構成】 フライバック変成器１次巻線（Ｗ１）と水平
偏向出力トランジスタ回路（１００）との間に左右スイ
ッチングトランジスタ（Ｑ１）が接続され、左右ピンク
ッションラスタ補正に必要な偏向電流振幅の左右変調を
行うためのリトレースエネルギを制御する。左右スイッ
チングトランジスタは、リトレースの一部において、水
平偏向巻線（ＬH ）を含むリトレース共振回路（１０
０）をフライバック変成器（Ｔ１）を含むフライバック
共振回路（２５１）から分離する。偏向巻線は、これに
現れるリトレース電圧サンプルを用いて偏向電流をビデ
オ信号に同期させることが出来るように、共通導体に接
続されている。この構成により、ビーム電流依存水平画
像シフト即ちラスタの水平方向の湾曲として現れるビー
ム電流の関数としての偏向電流の位相変調を減じる。
Description
【０００１】
【産業上の利用分野】この発明はビデオ表示装置の偏向
回路に関するものである。
回路に関するものである。
【０００２】
【発明の背景】一般に、水平偏向回路は、正しいラスタ
表示を行うために、画像情報を含むビデオ信号と正確に
位相合わせされているあるいは同期していることが必要
である。通常は、このような同期を得るための位相制御
されたループ（位相制御ループ）で帰還パルスを供給す
るために、偏向回路のフライバック変成器中に生成され
るリトレースパルスが用いられる。しかし、フライバッ
ク変成器によってアルタ供給源が付勢されると、ビーム
電流の変動のために、変成器によって生成されたパルス
の形状及び幅が変調されてしまうことがある。水平偏向
巻線中の水平偏向電流の位相は、フライバック変成器に
よって生成されたフライバックパルスの位相に対してオ
フセット即ち移相してしまうという不都合が生じうる。
その結果、同期が不正確になって、ビーム電流に左右さ
れる視覚的に感知しうる水平画像シフト、即ち、水平方
向のラスタの湾曲が生じる。この不所望な効果は、Ｅ−
Ｗ（左右）ラスタ歪み補正を用いるとき、更にひどくな
る。
表示を行うために、画像情報を含むビデオ信号と正確に
位相合わせされているあるいは同期していることが必要
である。通常は、このような同期を得るための位相制御
されたループ（位相制御ループ）で帰還パルスを供給す
るために、偏向回路のフライバック変成器中に生成され
るリトレースパルスが用いられる。しかし、フライバッ
ク変成器によってアルタ供給源が付勢されると、ビーム
電流の変動のために、変成器によって生成されたパルス
の形状及び幅が変調されてしまうことがある。水平偏向
巻線中の水平偏向電流の位相は、フライバック変成器に
よって生成されたフライバックパルスの位相に対してオ
フセット即ち移相してしまうという不都合が生じうる。
その結果、同期が不正確になって、ビーム電流に左右さ
れる視覚的に感知しうる水平画像シフト、即ち、水平方
向のラスタの湾曲が生じる。この不所望な効果は、Ｅ−
Ｗ（左右）ラスタ歪み補正を用いるとき、更にひどくな
る。
【０００３】偏向回路をビデオ信号に位相合わせするた
めに、変成器により生成されたリトレースパルスを用い
る代わりに、水平偏向巻線に生成されたリトレースパル
スを用いるほうが望ましい場合がある。これを行うため
には、リトレース期間中、水平偏向巻線の端部端子を共
通導体電位または接地電位にすることが望ましい。
めに、変成器により生成されたリトレースパルスを用い
る代わりに、水平偏向巻線に生成されたリトレースパル
スを用いるほうが望ましい場合がある。これを行うため
には、リトレース期間中、水平偏向巻線の端部端子を共
通導体電位または接地電位にすることが望ましい。
【０００４】
【発明の概要】この発明の一態様を実施した水平偏向回
路においては、水平偏向巻線の一方の端部端子が接地電
位に結合されている。フライバック変成器と偏向巻線を
含むリトレース共振回路との間に、疎結合が与えられ
る。水平偏向巻線の端子を接地することにより、水平偏
向巻線のリトレースパルスをビデオ信号により正確に位
相合わせすることが出来る。上記の疎結合により水平偏
向電流のビーム電流に依存する位相変調が小さくなり、
また、いわゆる「ねずみの歯形」のラスタ歪みの発生が
減じられる。この「ねずみの歯形」ラスタ歪みについて
は、例えば、米国特許第４，６３４，９３７号に記載が
ある。
路においては、水平偏向巻線の一方の端部端子が接地電
位に結合されている。フライバック変成器と偏向巻線を
含むリトレース共振回路との間に、疎結合が与えられ
る。水平偏向巻線の端子を接地することにより、水平偏
向巻線のリトレースパルスをビデオ信号により正確に位
相合わせすることが出来る。上記の疎結合により水平偏
向電流のビーム電流に依存する位相変調が小さくなり、
また、いわゆる「ねずみの歯形」のラスタ歪みの発生が
減じられる。この「ねずみの歯形」ラスタ歪みについて
は、例えば、米国特許第４，６３４，９３７号に記載が
ある。
【０００５】この発明の特徴を備えたテレビジョン偏向
装置は、第１の偏向周波数に関係づけられた周波数の第
１の入力信号の信号源、偏向巻線と第１のリトレースキ
ャパシタンスとを含むリトレース共振回路とを持ってい
る。供給インダクタンスが入力供給電圧の電圧源に結合
されていて、供給インダクタンスにフライバックパルス
電圧を発生させる。第１の入力信号に応答する第１のス
イッチング構成がリトレース共振回路と供給インダクタ
ンスとに結合されていて、ある与えられた偏向サイクル
のリトレース期間に、リトレース共振回路に第１のリト
レースパルスを、偏向巻線に偏向電流を生成する。変調
用の第２の入力信号の信号源が設けられている。第１と
第２の入力信号に応答する第２のスイッチング構成が供
給インダクタンスとリトレース共振回路とに結合されて
おり、第１のリトレースパルス電圧の、第２の入力信号
に従って変化する、制御可能な第１の部分の期間中に供
給インダクタンスをリトレース共振回路から切り離す。
フライバックパルス電圧は第２のスイッチング手段の第
１の主電流導通端子に現れ、この第２のスイッチング手
段によってリトレース共振回路から切り離される。第１
のリトレースパルス電圧は第２のスイッチング手段の第
２の主電流導通端子に現れ、この第２のスイッチング手
段によって供給インダクタンスから切り離される。
装置は、第１の偏向周波数に関係づけられた周波数の第
１の入力信号の信号源、偏向巻線と第１のリトレースキ
ャパシタンスとを含むリトレース共振回路とを持ってい
る。供給インダクタンスが入力供給電圧の電圧源に結合
されていて、供給インダクタンスにフライバックパルス
電圧を発生させる。第１の入力信号に応答する第１のス
イッチング構成がリトレース共振回路と供給インダクタ
ンスとに結合されていて、ある与えられた偏向サイクル
のリトレース期間に、リトレース共振回路に第１のリト
レースパルスを、偏向巻線に偏向電流を生成する。変調
用の第２の入力信号の信号源が設けられている。第１と
第２の入力信号に応答する第２のスイッチング構成が供
給インダクタンスとリトレース共振回路とに結合されて
おり、第１のリトレースパルス電圧の、第２の入力信号
に従って変化する、制御可能な第１の部分の期間中に供
給インダクタンスをリトレース共振回路から切り離す。
フライバックパルス電圧は第２のスイッチング手段の第
１の主電流導通端子に現れ、この第２のスイッチング手
段によってリトレース共振回路から切り離される。第１
のリトレースパルス電圧は第２のスイッチング手段の第
２の主電流導通端子に現れ、この第２のスイッチング手
段によって供給インダクタンスから切り離される。
【０００６】
【実施例の説明】この発明の１態様を実施した図１の水
平偏向回路２５０は、例えば、ＡＡ６６ＥＡＳ００Ｘ０
１型ＦＳカラー陰極線管（ＣＲＴ）で水平偏向を与え
る。回路２５０は水平周波数ｆH （ＮＴＳＣ方式では約
１５．７ＫＨｚ）で動作するスイッチングトランジスタ
Ｑ２と逆並列に接続されたダンパダイオードＤＱ２とを
含み、これら２つの素子は１つの集積回路として構成さ
れている。トランジスタＱ２とダイオードＤＱ２に並列
にリトレースキャパシタＣ２とＣ３の直列接続体が接続
されている。偏向巻線ＬH がＳ字修正トレースキャパシ
タンスＣS 及び直線性インダクタンスＬLIN に直列に結
合されており、トランジスタＱ２、ダイオードＤＱ２及
びリトレースキャパシタＣ２とＣ３の直列接続体の各々
と並列に結合された回路分枝を形成し、水平リトレース
期間中、リトレース共振回路１００を形成する。
平偏向回路２５０は、例えば、ＡＡ６６ＥＡＳ００Ｘ０
１型ＦＳカラー陰極線管（ＣＲＴ）で水平偏向を与え
る。回路２５０は水平周波数ｆH （ＮＴＳＣ方式では約
１５．７ＫＨｚ）で動作するスイッチングトランジスタ
Ｑ２と逆並列に接続されたダンパダイオードＤＱ２とを
含み、これら２つの素子は１つの集積回路として構成さ
れている。トランジスタＱ２とダイオードＤＱ２に並列
にリトレースキャパシタＣ２とＣ３の直列接続体が接続
されている。偏向巻線ＬH がＳ字修正トレースキャパシ
タンスＣS 及び直線性インダクタンスＬLIN に直列に結
合されており、トランジスタＱ２、ダイオードＤＱ２及
びリトレースキャパシタＣ２とＣ３の直列接続体の各々
と並列に結合された回路分枝を形成し、水平リトレース
期間中、リトレース共振回路１００を形成する。
【０００７】図１には詳細に示していないが、水平発振
器と位相検波器とを含む位相制御段１０１が水平同期信
号ＨS に応答する。信号ＨS は、例えば、図には示して
いないが、テレビジョン受像機のビデオ検波器から取り
出され、共通導体あるいは接地電位に基準をおいてい
る。キャパシタＣ２とＣ３は、共通導体あるいは接地電
位に基準を置くサンプル低振幅リトレース電圧Ｖ４ａを
得るための分圧器を形成する。電圧Ｖ４ａは結合回路１
０１ｂを通して段１０１の第２の入力１０１ａに供給さ
れて、リトレースパルス電圧Ｖ４を同期信号ＨS に同期
させる。段１０１は通常の駆動段１０２を介してスイッ
チング電圧Ｖ１をトランジスタＱ２のベース・エミッタ
接合に供給して、水平周波数ｆH のベース駆動電流を生
じさせる。電圧Ｖ１も共通導体あるいは接地電位に基準
を置いている。
器と位相検波器とを含む位相制御段１０１が水平同期信
号ＨS に応答する。信号ＨS は、例えば、図には示して
いないが、テレビジョン受像機のビデオ検波器から取り
出され、共通導体あるいは接地電位に基準をおいてい
る。キャパシタＣ２とＣ３は、共通導体あるいは接地電
位に基準を置くサンプル低振幅リトレース電圧Ｖ４ａを
得るための分圧器を形成する。電圧Ｖ４ａは結合回路１
０１ｂを通して段１０１の第２の入力１０１ａに供給さ
れて、リトレースパルス電圧Ｖ４を同期信号ＨS に同期
させる。段１０１は通常の駆動段１０２を介してスイッ
チング電圧Ｖ１をトランジスタＱ２のベース・エミッタ
接合に供給して、水平周波数ｆH のベース駆動電流を生
じさせる。電圧Ｖ１も共通導体あるいは接地電位に基準
を置いている。
【０００８】この発明の特徴を備えた切換型ラスタ歪み
補正回路２００はフライバック回路２５１のバイポーラ
・スイッチングトランジスタＱ１のスイッチングのタイ
ミングを制御する左右（Ｅ−Ｗ）制御回路３００を含ん
でいる。回路２５１のフライバック変成器Ｔ１の１次巻
線Ｗ１がＢ＋電圧の電圧源とスイッチングトランジスタ
Ｑ１のコレクタとの間に接続されている。フライバック
キャパシタＣ１がトランジスタＱ１と巻線Ｗ１の間の接
続端子Ｗ１ａに結合されていて、巻線Ｗ１と協同で回路
２５１のフライバック共振回路９９を形成している。
補正回路２００はフライバック回路２５１のバイポーラ
・スイッチングトランジスタＱ１のスイッチングのタイ
ミングを制御する左右（Ｅ−Ｗ）制御回路３００を含ん
でいる。回路２５１のフライバック変成器Ｔ１の１次巻
線Ｗ１がＢ＋電圧の電圧源とスイッチングトランジスタ
Ｑ１のコレクタとの間に接続されている。フライバック
キャパシタＣ１がトランジスタＱ１と巻線Ｗ１の間の接
続端子Ｗ１ａに結合されていて、巻線Ｗ１と協同で回路
２５１のフライバック共振回路９９を形成している。
【０００９】この発明を実施するために、変成器Ｔ１の
２次巻線Ｗ２が端子Ｗ２ａにおいてトランジスタＱ１の
駆動段２０１に結合されていて、段２０１に電力を供給
する。トランジスタＱ１のエミッタは電流制限抵抗Ｒ１
を介して回路２０５のトランジスタＱ２のコレクタに結
合されている。逆並列接続ダンパダイオードＤＱ１がト
ランジスタＱ１のコレクタとエミッタとの間に接続され
ている。巻線Ｗ２とトランジスタＱ１のコレクタとの間
の端子Ｗ１ａに結合された陽極と端子Ｗ２ａ，及び巻線
Ｗ２に結合された陰極とを有するダイオードＤ１が左右
（Ｅ−Ｗ）スイッチングトランジスタＱ１に対する流入
電流通路を与えると共に、過電圧保護を与える。
２次巻線Ｗ２が端子Ｗ２ａにおいてトランジスタＱ１の
駆動段２０１に結合されていて、段２０１に電力を供給
する。トランジスタＱ１のエミッタは電流制限抵抗Ｒ１
を介して回路２０５のトランジスタＱ２のコレクタに結
合されている。逆並列接続ダンパダイオードＤＱ１がト
ランジスタＱ１のコレクタとエミッタとの間に接続され
ている。巻線Ｗ２とトランジスタＱ１のコレクタとの間
の端子Ｗ１ａに結合された陽極と端子Ｗ２ａ，及び巻線
Ｗ２に結合された陰極とを有するダイオードＤ１が左右
（Ｅ−Ｗ）スイッチングトランジスタＱ１に対する流入
電流通路を与えると共に、過電圧保護を与える。
【００１０】共振回路９９と１００がリトレース期間の
制御可能な部分中にトランジスタＱ１によって並列接続
されて、偏向回路２５０に対してエネルギを供給する。
共振回路９９と１００は同じ４４ＫＨｚの共振周波数を
持っている。従って、共振回路９９と１００を並列に接
続しても回路１００の合成共振周波数は変化しない。
制御可能な部分中にトランジスタＱ１によって並列接続
されて、偏向回路２５０に対してエネルギを供給する。
共振回路９９と１００は同じ４４ＫＨｚの共振周波数を
持っている。従って、共振回路９９と１００を並列に接
続しても回路１００の合成共振周波数は変化しない。
【００１１】図２（ａ）〜図２（ｇ）は図１の回路の動
作の説明に供する波形を示す。図１と図２において、同
じ符号及び参照番号は同じ素子あるいは機能を示す。図
１のトランジスタＱ１とＱ２は、それぞれ駆動電圧Ｖ１
とＶ３を示す図２（ａ）と図２（ｄ）の波形で示されて
いるように、トレース期間、ｔ６−ｔ１’，の間飽和し
ている。図２（ｃ）の電流ｉ１の上昇ランプ・トレース
部分が図１の直列接続されたトランジスタＱ１とＱ２と
を通って接地点に流れる。図２（ｇ）の偏向電流ｉ３が
図１のトランジスタＱ２を通って接地点に流れる。電流
ｉ１とｉ３の負の部分が、トランジスタＱ１とＱ２の集
積化されたダイオードＤＱ１とＤＱ２のそれぞれを流れ
る。
作の説明に供する波形を示す。図１と図２において、同
じ符号及び参照番号は同じ素子あるいは機能を示す。図
１のトランジスタＱ１とＱ２は、それぞれ駆動電圧Ｖ１
とＶ３を示す図２（ａ）と図２（ｄ）の波形で示されて
いるように、トレース期間、ｔ６−ｔ１’，の間飽和し
ている。図２（ｃ）の電流ｉ１の上昇ランプ・トレース
部分が図１の直列接続されたトランジスタＱ１とＱ２と
を通って接地点に流れる。図２（ｇ）の偏向電流ｉ３が
図１のトランジスタＱ２を通って接地点に流れる。電流
ｉ１とｉ３の負の部分が、トランジスタＱ１とＱ２の集
積化されたダイオードＤＱ１とＤＱ２のそれぞれを流れ
る。
【００１２】図２（ａ）の時間ｔ１において、偏向トラ
ンジスタＱ２がターンオフされてリトレース期間ｔ１−
ｔ６が開始される。すると、図１の電流ｉ３がキャパシ
タＣ２とＣ３を流れて、図２（ｆ）に示すようなリトレ
ース電圧Ｖ４が生成される。図１の抵抗Ｒ１４によって
形成される帰還路がキャパシタＣ３の電圧Ｖ４ａを左右
制御回路３００に供給する。キャパシタＣ３に並列に結
合されたダイオードＤ２がキャパシタＣ３の両端間に現
れる電圧Ｖ４ａのトレース部分を接地電位にクランプす
る。図１の左右制御回路３００は、後述するように、ト
ランジスタＱ１のベースに駆動電圧Ｖ３を生成して、リ
トレース期間の一部分、図２（ｄ）の期間ｔ２−ｔ３内
で、制御可能な時点でトランジスタＱ１をターンオフす
る。図２（ｂ）に示すリトレース電圧Ｖ２の振幅は電源
電圧Ｂ＋によって調整、即ち、安定化されており、トラ
ンジスタＱ１の導通状態の変動には左右されない。図２
（ｅ）の時間ｔ１からトランジスタＱ１がターンオフす
るまでは、トランジスタＱ１を流れる電流ｉ２が共振回
路１００のエネルギ損失を補給する。
ンジスタＱ２がターンオフされてリトレース期間ｔ１−
ｔ６が開始される。すると、図１の電流ｉ３がキャパシ
タＣ２とＣ３を流れて、図２（ｆ）に示すようなリトレ
ース電圧Ｖ４が生成される。図１の抵抗Ｒ１４によって
形成される帰還路がキャパシタＣ３の電圧Ｖ４ａを左右
制御回路３００に供給する。キャパシタＣ３に並列に結
合されたダイオードＤ２がキャパシタＣ３の両端間に現
れる電圧Ｖ４ａのトレース部分を接地電位にクランプす
る。図１の左右制御回路３００は、後述するように、ト
ランジスタＱ１のベースに駆動電圧Ｖ３を生成して、リ
トレース期間の一部分、図２（ｄ）の期間ｔ２−ｔ３内
で、制御可能な時点でトランジスタＱ１をターンオフす
る。図２（ｂ）に示すリトレース電圧Ｖ２の振幅は電源
電圧Ｂ＋によって調整、即ち、安定化されており、トラ
ンジスタＱ１の導通状態の変動には左右されない。図２
（ｅ）の時間ｔ１からトランジスタＱ１がターンオフす
るまでは、トランジスタＱ１を流れる電流ｉ２が共振回
路１００のエネルギ損失を補給する。
【００１３】フライバック電流ｉ１は、トランジスタＱ
１とキャパシタＣ２、Ｃ３を流れる小振幅の第１の部
分、電流ｉ２（図２（ｅ））に分割される。電流ｉ１の
残りの部分はキャパシタＣ１を流れる。電流ｉ２はトラ
ンジスタＱ１の動作によって変調され、図２（ｆ）と図
２（ｇ）の右側の波形に示されているように、左右ラス
タ歪みの補正に必要なリトレース電圧Ｖ４と偏向電流ｉ
３の垂直周波数パラボラ状包絡線の振幅変調が行われ
る。
１とキャパシタＣ２、Ｃ３を流れる小振幅の第１の部
分、電流ｉ２（図２（ｅ））に分割される。電流ｉ１の
残りの部分はキャパシタＣ１を流れる。電流ｉ２はトラ
ンジスタＱ１の動作によって変調され、図２（ｆ）と図
２（ｇ）の右側の波形に示されているように、左右ラス
タ歪みの補正に必要なリトレース電圧Ｖ４と偏向電流ｉ
３の垂直周波数パラボラ状包絡線の振幅変調が行われ
る。
【００１４】ラスタの上部から中央に向かうに従って、
図１のトランジスタＱ１のターンオフの時点は、図２
（ｄ）のｔ２からｔ３へと次第に遅くなる。これによ
り、偏向回路２５０に流れる電流ｉ２が次第に増加し、
図２（ｆ）及び図２（ｇ）に示すリトレース電圧Ｖ４と
偏向電流ｉ３の振幅が次第に大きくなる。ラスタの中央
から下部に向かうにつれて、トランジスタＱ１のターン
オフの時点が図２（ｄ）のｔ３からｔ２へ次第に進む。
その結果、偏向回路２５０へ流れ込む図２（ｅ）の電流
ｉ２の大きさが減少し、電圧Ｖ４と電流ｉ３の振幅が減
少する。このようにして、ビームの位置の誤差、即ちピ
ンクッション歪みが補正される。
図１のトランジスタＱ１のターンオフの時点は、図２
（ｄ）のｔ２からｔ３へと次第に遅くなる。これによ
り、偏向回路２５０に流れる電流ｉ２が次第に増加し、
図２（ｆ）及び図２（ｇ）に示すリトレース電圧Ｖ４と
偏向電流ｉ３の振幅が次第に大きくなる。ラスタの中央
から下部に向かうにつれて、トランジスタＱ１のターン
オフの時点が図２（ｄ）のｔ３からｔ２へ次第に進む。
その結果、偏向回路２５０へ流れ込む図２（ｅ）の電流
ｉ２の大きさが減少し、電圧Ｖ４と電流ｉ３の振幅が減
少する。このようにして、ビームの位置の誤差、即ちピ
ンクッション歪みが補正される。
【００１５】図２（ｅ）の期間ｔ４−ｔ５の間、負の電
流ｉ２が偏向回路２５０からフライバック回路２５１に
流れる。負の電流ｉ２は正の電流ｉ２に比例する。回路
２５０でのエネルギ損失は電流ｉ２の正負の部分の和に
従って補充される。電流ｉ２の負の部分は負の電流ｉ１
によって生成される。負の電流ｉ１は巻線Ｗ１に流れる
リトレースエネルギを供給するもので、偏向回路２５０
の適正な動作及び変成器Ｔ１の３次巻線Ｗ３を介して生
成される高電圧、即ち、アルタ電圧の発生に重要なもの
である。
流ｉ２が偏向回路２５０からフライバック回路２５１に
流れる。負の電流ｉ２は正の電流ｉ２に比例する。回路
２５０でのエネルギ損失は電流ｉ２の正負の部分の和に
従って補充される。電流ｉ２の負の部分は負の電流ｉ１
によって生成される。負の電流ｉ１は巻線Ｗ１に流れる
リトレースエネルギを供給するもので、偏向回路２５０
の適正な動作及び変成器Ｔ１の３次巻線Ｗ３を介して生
成される高電圧、即ち、アルタ電圧の発生に重要なもの
である。
【００１６】制御回路３００は、トランジスタＱ４とＱ
５によって形成された差動増幅器からダイオードＤ６を
介して結合される左右（Ｅ−Ｗ）変調電流ｉＤ６に応答
する駆動トランジスタＱ３を含んでいる。巻線Ｗ２の両
端間のトレース電圧はダイオードＤ１と直列に接続され
たトランジスタＱ１のダイオードＤＱ１を通して整流さ
れて、回路３００のトランジスタＱ３とＱ１の動作に必
要な約４０ボルトの供給電圧を、キャパシタＣ９の両端
間に発生させる。
５によって形成された差動増幅器からダイオードＤ６を
介して結合される左右（Ｅ−Ｗ）変調電流ｉＤ６に応答
する駆動トランジスタＱ３を含んでいる。巻線Ｗ２の両
端間のトレース電圧はダイオードＤ１と直列に接続され
たトランジスタＱ１のダイオードＤＱ１を通して整流さ
れて、回路３００のトランジスタＱ３とＱ１の動作に必
要な約４０ボルトの供給電圧を、キャパシタＣ９の両端
間に発生させる。
【００１７】フライバック期間中、巻線Ｗ２の両端間の
フライバック電圧がキャパシタＣ７とＣ８によって分圧
され、約３５ボルトのピーク−ピーク値を持つフライバ
ック電圧Ｖ５がキャパシタＣ８に得られる。図１の左側
に示す電圧Ｖ５の上昇ランプ部分は期間ｔ２−ｔ３の
間、同じく図１の左側に示す電圧Ｖ３の前縁を位相変調
するために用いられる。ダイオードＤ５と抵抗Ｒ５がキ
ャパシタＣ８の電圧Ｖ５をトランジスタＱ３のベースに
結合してベース電流駆動を与え、かつ、ピーク電圧整流
によって、部分的に電圧Ｖ５の直流平均値を決める。
フライバック電圧がキャパシタＣ７とＣ８によって分圧
され、約３５ボルトのピーク−ピーク値を持つフライバ
ック電圧Ｖ５がキャパシタＣ８に得られる。図１の左側
に示す電圧Ｖ５の上昇ランプ部分は期間ｔ２−ｔ３の
間、同じく図１の左側に示す電圧Ｖ３の前縁を位相変調
するために用いられる。ダイオードＤ５と抵抗Ｒ５がキ
ャパシタＣ８の電圧Ｖ５をトランジスタＱ３のベースに
結合してベース電流駆動を与え、かつ、ピーク電圧整流
によって、部分的に電圧Ｖ５の直流平均値を決める。
【００１８】説明の便宜上、ダイオードＤ６に電流が流
れない状況を考える。この場合、ダイオードＤ５は、図
１の波形に示すように、電圧Ｖ５が、トランジスタＱ３
をターンオンするに必要な最低閾値電圧ＲＥＦよりも小
さくなるまで、キャパシタＣ７とＣ８を放電させる。そ
の結果、トランジスタＱ３はリトレースの全期間を通じ
てターンオフ状態に維持され、電圧Ｖ３は正に維持され
て、トランジスタＱ１がリトレースの全期間を通して導
通状態に維持されるようにする。
れない状況を考える。この場合、ダイオードＤ５は、図
１の波形に示すように、電圧Ｖ５が、トランジスタＱ３
をターンオンするに必要な最低閾値電圧ＲＥＦよりも小
さくなるまで、キャパシタＣ７とＣ８を放電させる。そ
の結果、トランジスタＱ３はリトレースの全期間を通じ
てターンオフ状態に維持され、電圧Ｖ３は正に維持され
て、トランジスタＱ１がリトレースの全期間を通して導
通状態に維持されるようにする。
【００１９】後述するようにして生成されるダイオード
Ｄ６を流れる、次第に増加する充電電流ｉＤ６は電圧Ｖ
５の波形全体を閾値電圧ＲＥＦに次第に近づくようにレ
ベルシフトさせる。電圧Ｖ５の、閾値ＲＥＦを越えるあ
るいは横切るリトレース部分がダイオードＤ５と抵抗Ｒ
５を流れる電流を生成する。その結果、トランジスタＱ
３が飽和状態に切り換えられ、電流ｉＤ６の大きさによ
って制御される時点でトランジスタＱ１をターンオフす
る電圧Ｖ３の前縁を生じさせる。
Ｄ６を流れる、次第に増加する充電電流ｉＤ６は電圧Ｖ
５の波形全体を閾値電圧ＲＥＦに次第に近づくようにレ
ベルシフトさせる。電圧Ｖ５の、閾値ＲＥＦを越えるあ
るいは横切るリトレース部分がダイオードＤ５と抵抗Ｒ
５を流れる電流を生成する。その結果、トランジスタＱ
３が飽和状態に切り換えられ、電流ｉＤ６の大きさによ
って制御される時点でトランジスタＱ１をターンオフす
る電圧Ｖ３の前縁を生じさせる。
【００２０】キャパシタＣ６は第１の端子がダイオード
Ｄ５と抵抗Ｒ５との間に結合されており、第２の端子が
トランジスタＱ２のコレクタ端子２５０ａに結合されて
いる。リトレース期間中、キャパシタＣ６は電圧Ｖ５の
ほぼピーク電圧まで充電されて、図１の電圧Ｖ６の波形
に示すように、リトレースの終わりまでトランジスタＱ
３を飽和状態に維持するベース駆動電流をトランジスタ
Ｑ３に供給する。リトレースが終わると、時間ｔ６にお
いて、キャパシタＣ６は抵抗Ｒ５、ダイオードＤ４、キ
ャパシタＣ１６、抵抗Ｒ１７及び巻線Ｗ２からなる直列
構成を介して放電して、トランジスタＱ３をターンオフ
する電圧Ｖ３の後縁を生じさせる。
Ｄ５と抵抗Ｒ５との間に結合されており、第２の端子が
トランジスタＱ２のコレクタ端子２５０ａに結合されて
いる。リトレース期間中、キャパシタＣ６は電圧Ｖ５の
ほぼピーク電圧まで充電されて、図１の電圧Ｖ６の波形
に示すように、リトレースの終わりまでトランジスタＱ
３を飽和状態に維持するベース駆動電流をトランジスタ
Ｑ３に供給する。リトレースが終わると、時間ｔ６にお
いて、キャパシタＣ６は抵抗Ｒ５、ダイオードＤ４、キ
ャパシタＣ１６、抵抗Ｒ１７及び巻線Ｗ２からなる直列
構成を介して放電して、トランジスタＱ３をターンオフ
する電圧Ｖ３の後縁を生じさせる。
【００２１】キャパシタＣ１６は、リトレース中、ダイ
オードＤ９と抵抗Ｒ１７を通して負の電圧に充電され、
トレース中、ダイオードＤ３、抵抗Ｒ４、ダイオードＤ
４、及び抵抗Ｒ１７を通して放電されてトランジスタＱ
３のベース・エミッタ接合を逆バイアスする。トレース
期間中、トランジスタＱ１を飽和状態に維持するため
に、直列接続された抵抗Ｒ２とＲ３を通してトランジス
タＱ１のベース電流が供給される。このようにして、ト
ランジスタＱ１のターンオフの時点がダイオードＤ６を
流れる充電電流ｉＤ６の大きさによって変調される。充
電電流ｉＤ６が大きくなると電圧Ｖ５が正方向にレベル
シフトされ、それによってトランジスタＱ１はより早い
時間ｔ２でターンオフする。充電電流ｉＤ６が小さくな
ると、それにつれてターンオフ時点がより遅い時間ｔ３
に向けて次第に遅くなる。
オードＤ９と抵抗Ｒ１７を通して負の電圧に充電され、
トレース中、ダイオードＤ３、抵抗Ｒ４、ダイオードＤ
４、及び抵抗Ｒ１７を通して放電されてトランジスタＱ
３のベース・エミッタ接合を逆バイアスする。トレース
期間中、トランジスタＱ１を飽和状態に維持するため
に、直列接続された抵抗Ｒ２とＲ３を通してトランジス
タＱ１のベース電流が供給される。このようにして、ト
ランジスタＱ１のターンオフの時点がダイオードＤ６を
流れる充電電流ｉＤ６の大きさによって変調される。充
電電流ｉＤ６が大きくなると電圧Ｖ５が正方向にレベル
シフトされ、それによってトランジスタＱ１はより早い
時間ｔ２でターンオフする。充電電流ｉＤ６が小さくな
ると、それにつれてターンオフ時点がより遅い時間ｔ３
に向けて次第に遅くなる。
【００２２】トランジスタＱ４とＱ５を含む差動増幅器
はキャパシタＣ８を充電する電流ｉＤ６を発生する。こ
の増幅器において、通常の態様で、垂直周波数のパラボ
ラ左右（Ｅ−Ｗ）駆動電圧ＶＰが垂直偏向巻線ＬＶを含
む垂直偏向回路２１０で生成され、トランジスタＱ４の
ベースに供給される。トランジスタＱ５のベースにおい
て積分キャパシタＣ１３に現れる電圧ＶＱ５の帰還部分
が，抵抗Ｒ１４と積分キャパシタＣ１３とを介してキャ
パシタＣ３の電圧Ｖ４ａから供給される。この電圧ＶＱ
５の帰還部分は偏向電流ｉ３の大きさを表す。電圧ＶＱ
５の第２の部分は垂直偏向回路２１０から抵抗Ｒ１５を
介して現れ、台形補正を与える。垂直周波数で変化する
充電電流ｉＤ６は、トランジスタＱ２が飽和しており、
電圧Ｖ４が０であるトレース期間中のみに、トランジス
タＱ４のコレクタとダイオードＤ６とを通して供給され
る。
はキャパシタＣ８を充電する電流ｉＤ６を発生する。こ
の増幅器において、通常の態様で、垂直周波数のパラボ
ラ左右（Ｅ−Ｗ）駆動電圧ＶＰが垂直偏向巻線ＬＶを含
む垂直偏向回路２１０で生成され、トランジスタＱ４の
ベースに供給される。トランジスタＱ５のベースにおい
て積分キャパシタＣ１３に現れる電圧ＶＱ５の帰還部分
が，抵抗Ｒ１４と積分キャパシタＣ１３とを介してキャ
パシタＣ３の電圧Ｖ４ａから供給される。この電圧ＶＱ
５の帰還部分は偏向電流ｉ３の大きさを表す。電圧ＶＱ
５の第２の部分は垂直偏向回路２１０から抵抗Ｒ１５を
介して現れ、台形補正を与える。垂直周波数で変化する
充電電流ｉＤ６は、トランジスタＱ２が飽和しており、
電圧Ｖ４が０であるトレース期間中のみに、トランジス
タＱ４のコレクタとダイオードＤ６とを通して供給され
る。
【００２３】ダイオードＤ７とＤ８は直列に接続されて
おり、トランジスタＱ４のコレクタ負荷抵抗Ｒ１２と並
列に接続されているキャパシタＣ１２の両端間の電圧を
制限する。従って、ダイオードＤ７とＤ８はキャパシタ
Ｃ８の両端間の電圧Ｖ５も制限して、電圧Ｖ２の前縁部
が生じる時間ｔ１に先立ってトランジスタＱ３がターン
オンされることがないようにする。リトレース中、ダイ
オードＤ６は非導通となり、トランジスタＱ４とＱ５に
よって形成される低電圧差動増幅器を、電圧Ｖ５が重畳
されるリトレースパルスＶ４から分離する。従って、キ
ャパシタＣ８はトレース中に充電されて、リトレース中
のトランジスタＱ１のターンオフ時間を設定する。
おり、トランジスタＱ４のコレクタ負荷抵抗Ｒ１２と並
列に接続されているキャパシタＣ１２の両端間の電圧を
制限する。従って、ダイオードＤ７とＤ８はキャパシタ
Ｃ８の両端間の電圧Ｖ５も制限して、電圧Ｖ２の前縁部
が生じる時間ｔ１に先立ってトランジスタＱ３がターン
オンされることがないようにする。リトレース中、ダイ
オードＤ６は非導通となり、トランジスタＱ４とＱ５に
よって形成される低電圧差動増幅器を、電圧Ｖ５が重畳
されるリトレースパルスＶ４から分離する。従って、キ
ャパシタＣ８はトレース中に充電されて、リトレース中
のトランジスタＱ１のターンオフ時間を設定する。
【００２４】トランジスタＱ１とＱ２は、抵抗Ｒ１によ
って、また抵抗Ｒ１とトランジスタＱ１の間の接続点と
トランジスタＱ３のベースとの間に結合されたダイオー
ドＤ３と抵抗Ｒ４の直列構成とによって過大電流から保
護される。トランジスタＱ１とＱ２に直列接続されてい
る電流サンプリング抵抗Ｒ１の両端間の電圧が、ダイオ
ードＤ３とトランジスタＱ３のベース・エミッタ接合の
順方向電圧の和を超えると、トランジスタＱ３がターン
オンし、トランジスタＱ１とＱ２を流れる電流を減少さ
せる。抵抗Ｒ１は偏向回路２５０の外にあるので、偏向
の直線性が抵抗Ｒ１によって損なわれることはない。
って、また抵抗Ｒ１とトランジスタＱ１の間の接続点と
トランジスタＱ３のベースとの間に結合されたダイオー
ドＤ３と抵抗Ｒ４の直列構成とによって過大電流から保
護される。トランジスタＱ１とＱ２に直列接続されてい
る電流サンプリング抵抗Ｒ１の両端間の電圧が、ダイオ
ードＤ３とトランジスタＱ３のベース・エミッタ接合の
順方向電圧の和を超えると、トランジスタＱ３がターン
オンし、トランジスタＱ１とＱ２を流れる電流を減少さ
せる。抵抗Ｒ１は偏向回路２５０の外にあるので、偏向
の直線性が抵抗Ｒ１によって損なわれることはない。
【００２５】トランジスタＱ１は電流流入中、共通ベー
スモードで動作する。回路にＢ＋電圧が最初に印加され
る時、トランジスタＱ３はカットオフ状態にある。従っ
て、トランジスタＱ１のベースは抵抗Ｒ３とＲ２、巻線
Ｗ２、ダイオードＤ１及び巻線Ｗ１を介してＢ＋電圧に
結合されている。トランジスタＱ２がスイッチング動作
を開始すると、トランジスタＱ１は、キャパシタＣ９の
両端間に現れる整流されたトレース電圧がトランジスタ
Ｑ１を飽和状態に維持するに充分なベース電流を抵抗Ｒ
２とＲ３を介して供給するようになるまで、共通ベース
モードで導通する。
スモードで動作する。回路にＢ＋電圧が最初に印加され
る時、トランジスタＱ３はカットオフ状態にある。従っ
て、トランジスタＱ１のベースは抵抗Ｒ３とＲ２、巻線
Ｗ２、ダイオードＤ１及び巻線Ｗ１を介してＢ＋電圧に
結合されている。トランジスタＱ２がスイッチング動作
を開始すると、トランジスタＱ１は、キャパシタＣ９の
両端間に現れる整流されたトレース電圧がトランジスタ
Ｑ１を飽和状態に維持するに充分なベース電流を抵抗Ｒ
２とＲ３を介して供給するようになるまで、共通ベース
モードで導通する。
【００２６】ダイオードＤ１、巻線Ｗ２及びキャパシタ
Ｃ９を含む回路がトランジスタＱ１のコレクタとエミッ
タの間に接続されている。トランジスタＱ１の両端間の
フライバック電圧がキャパシタＣ９と巻線Ｗ２のそれぞ
れの両端間の電圧の和、３５０ボルト、を超えると、ダ
イオードＤ１、巻線Ｗ２及びキャパシタＣ９を通って偏
向回路２５０にフライバック電流が流れる。これによっ
て、電圧Ｖ４が増加し、その結果、トランジスタＱ１の
コレクタ・エミッタ間電圧が３５０ボルトに制限され
る。このようにして、上記のような過電圧保護回路によ
り左右制御範囲が制限される。都合の良いことには、ト
ランジスタＱ１に対する過電圧保護により、トランジス
タＱ２よりも低い電圧規格のトランジスタを用いること
が可能となる。
Ｃ９を含む回路がトランジスタＱ１のコレクタとエミッ
タの間に接続されている。トランジスタＱ１の両端間の
フライバック電圧がキャパシタＣ９と巻線Ｗ２のそれぞ
れの両端間の電圧の和、３５０ボルト、を超えると、ダ
イオードＤ１、巻線Ｗ２及びキャパシタＣ９を通って偏
向回路２５０にフライバック電流が流れる。これによっ
て、電圧Ｖ４が増加し、その結果、トランジスタＱ１の
コレクタ・エミッタ間電圧が３５０ボルトに制限され
る。このようにして、上記のような過電圧保護回路によ
り左右制御範囲が制限される。都合の良いことには、ト
ランジスタＱ１に対する過電圧保護により、トランジス
タＱ２よりも低い電圧規格のトランジスタを用いること
が可能となる。
【００２７】フライバック変成器Ｔ１の全フライバック
キャパシタンスには、キャパシタＣ１とキャパシタＣ７
が含まれる。巻線Ｗ１と巻線Ｗ２の付点端子間、即ち、
端子Ｗ１ａとＷ２ａとの間に接続されたキャパシタＣ５
は、その両端間のフライバック電圧が低いので、フライ
バック時間には関与しない。しかし、キャパシタＣ５に
は、巻線Ｗ３によって付勢されるアルタ電圧源２２０の
高ビーム電流ｉBEAMにおける出力インピーダンスを減じ
るという利点があることがわかった。
キャパシタンスには、キャパシタＣ１とキャパシタＣ７
が含まれる。巻線Ｗ１と巻線Ｗ２の付点端子間、即ち、
端子Ｗ１ａとＷ２ａとの間に接続されたキャパシタＣ５
は、その両端間のフライバック電圧が低いので、フライ
バック時間には関与しない。しかし、キャパシタＣ５に
は、巻線Ｗ３によって付勢されるアルタ電圧源２２０の
高ビーム電流ｉBEAMにおける出力インピーダンスを減じ
るという利点があることがわかった。
【００２８】図３は図１に示したものと同様の、この発
明の別の態様を実施した偏向回路を示す。図３の回路は
次に述べる点において図１の回路と異なる。なお、図１
乃至図３において、同じ符号及び参照番号は同じ素子あ
るいは機能を示す。
明の別の態様を実施した偏向回路を示す。図３の回路は
次に述べる点において図１の回路と異なる。なお、図１
乃至図３において、同じ符号及び参照番号は同じ素子あ
るいは機能を示す。
【００２９】図３の回路は、外側及び内側両ピンクッシ
ョン補正を要するＣＲＴ、例えば、フィリップス社製Ａ
６６ＥＡＫ００Ｘ０１型４５ＡＸ、で水平偏向を与え
る。内側ピンクッション補正回路２４０は、調整のため
に可変とすることができるコイルＬ１、キャパシタＣ１
５及びリトレースキャパシタＣ１４を含んでいる。直列
接続されたコイルＬ１とキャパシタＣ１５は、トレース
期間中、トランジスタＱ１によってキャパシタＣS に並
列接続される構成を形成する。コイルＬ１、キャパシタ
ＣS 及びキャパシタＣ１５はトレース共振回路を形成
し、このトレース共振回路は、例えば、巻線ＬH とキャ
パシタＣS の約６ＫＨｚのトレース共振周波数より高い
１２−１４ＫＨｚに同調されている。従って、コイルＬ
１を流れる電流ｉ４は、図３の電流ｉ４の波形で示され
ているように、偏向電流ｉ３よりもＳ字修正度が大き
い。電流ｉ４はキャパシタＣS の両端間に現れる電圧Ｖ
７によって生成される。電流ｉ４はトランジスタＱ１の
両端間に現れるリトレース電圧によって変調される。こ
のリトレース電圧は電圧Ｖ２とＶ４の差であり、従っ
て、図１の外側ピンクッション回路によって振幅変調さ
れる。図３のリトレース電圧Ｖ４は電圧Ｖ７と逆位相
で、その結果、電流ｉ４と電圧Ｖ７が変調される。従っ
て、トランジスタＱ１の両端間の低フライバック電圧は
電流ｉ４と電圧Ｖ７のそれぞれの振幅を増大させ、それ
によって、偏向電流ｉ３がより大きくＳ字修正される。
同様に、トランジスタＱ１の両端間のリトレース電圧の
振幅が高くなると、Ｓ字修正の度合いが低くなる。リト
レースキャパシタＣ１４はリトレース中、電流ｉ４に対
する電流路を提供して、フライバック変成器Ｔ１と偏向
回路２５０の間の結合が増大しないようにする。
ョン補正を要するＣＲＴ、例えば、フィリップス社製Ａ
６６ＥＡＫ００Ｘ０１型４５ＡＸ、で水平偏向を与え
る。内側ピンクッション補正回路２４０は、調整のため
に可変とすることができるコイルＬ１、キャパシタＣ１
５及びリトレースキャパシタＣ１４を含んでいる。直列
接続されたコイルＬ１とキャパシタＣ１５は、トレース
期間中、トランジスタＱ１によってキャパシタＣS に並
列接続される構成を形成する。コイルＬ１、キャパシタ
ＣS 及びキャパシタＣ１５はトレース共振回路を形成
し、このトレース共振回路は、例えば、巻線ＬH とキャ
パシタＣS の約６ＫＨｚのトレース共振周波数より高い
１２−１４ＫＨｚに同調されている。従って、コイルＬ
１を流れる電流ｉ４は、図３の電流ｉ４の波形で示され
ているように、偏向電流ｉ３よりもＳ字修正度が大き
い。電流ｉ４はキャパシタＣS の両端間に現れる電圧Ｖ
７によって生成される。電流ｉ４はトランジスタＱ１の
両端間に現れるリトレース電圧によって変調される。こ
のリトレース電圧は電圧Ｖ２とＶ４の差であり、従っ
て、図１の外側ピンクッション回路によって振幅変調さ
れる。図３のリトレース電圧Ｖ４は電圧Ｖ７と逆位相
で、その結果、電流ｉ４と電圧Ｖ７が変調される。従っ
て、トランジスタＱ１の両端間の低フライバック電圧は
電流ｉ４と電圧Ｖ７のそれぞれの振幅を増大させ、それ
によって、偏向電流ｉ３がより大きくＳ字修正される。
同様に、トランジスタＱ１の両端間のリトレース電圧の
振幅が高くなると、Ｓ字修正の度合いが低くなる。リト
レースキャパシタＣ１４はリトレース中、電流ｉ４に対
する電流路を提供して、フライバック変成器Ｔ１と偏向
回路２５０の間の結合が増大しないようにする。
【００３０】図１と図３の回路は水平偏向周波数２×ｆ
H で動作するように変更できる。その場合、バイポーラ
トランジスタの代わりにＭＯＳトランジスタをトランジ
スタＱ１として用いることが出来る。図１及び図３の回
路では「ねずみの歯形」歪みが減少する。これは、例え
ば、図１の回路について言えば、リトレースの相当な部
分において、回路２５０と２５１を切り離すことによ
り、トランジスタＱ１が、偏向回路２５０からフライバ
ック回路２５１への、ビーム電流に依存するエネルギの
転送を減少させることによる。
H で動作するように変更できる。その場合、バイポーラ
トランジスタの代わりにＭＯＳトランジスタをトランジ
スタＱ１として用いることが出来る。図１及び図３の回
路では「ねずみの歯形」歪みが減少する。これは、例え
ば、図１の回路について言えば、リトレースの相当な部
分において、回路２５０と２５１を切り離すことによ
り、トランジスタＱ１が、偏向回路２５０からフライバ
ック回路２５１への、ビーム電流に依存するエネルギの
転送を減少させることによる。
【００３１】この発明の別の特徴によれば、トランジス
タＱ１が共振回路９９と１００の間に、コレクタがエミ
ッタを含まない電流路部分Ｑ１ａを介して共振回路９９
に、エミッタがコレクタと共通導体を含まない電流路Ｑ
１ｂを介して共振回路１００に結合されるような形で、
接続されている。この結果、リトレース期間中、トラン
ジスタＱ１が非導通になると、共振回路９９と１００が
トランジスタＱ１によって相互に分離される。従って、
トランジスタＱ１が非導通になると、共振回路９９はキ
ャパシタＣ３におけるパルス電圧Ｖ４ａの波形に歪みを
生じさせることはない。
タＱ１が共振回路９９と１００の間に、コレクタがエミ
ッタを含まない電流路部分Ｑ１ａを介して共振回路９９
に、エミッタがコレクタと共通導体を含まない電流路Ｑ
１ｂを介して共振回路１００に結合されるような形で、
接続されている。この結果、リトレース期間中、トラン
ジスタＱ１が非導通になると、共振回路９９と１００が
トランジスタＱ１によって相互に分離される。従って、
トランジスタＱ１が非導通になると、共振回路９９はキ
ャパシタＣ３におけるパルス電圧Ｖ４ａの波形に歪みを
生じさせることはない。
【００３２】キャパシタＣ３の電圧Ｖ４ａの波形は変成
器Ｔ１をバイパスするようにして回路網１０１ｂを介し
て段１０１の入力端子１０１ａに結合される。キャパシ
タＣ３も段１０１も共通導体に基準を置いている。従っ
て、回路２５０と２５１を切り離すことにより、端子１
０１ａの波形は変成器Ｔ１におけるビーム電流ローディ
ングと左右（Ｅ−Ｗ）変調によって歪まされることはな
く、従って、偏向電流ｉ３のタイミングをより正確に表
して、段１０１におけるより正確な位相合わせ及び同期
を可能とする。
器Ｔ１をバイパスするようにして回路網１０１ｂを介し
て段１０１の入力端子１０１ａに結合される。キャパシ
タＣ３も段１０１も共通導体に基準を置いている。従っ
て、回路２５０と２５１を切り離すことにより、端子１
０１ａの波形は変成器Ｔ１におけるビーム電流ローディ
ングと左右（Ｅ−Ｗ）変調によって歪まされることはな
く、従って、偏向電流ｉ３のタイミングをより正確に表
して、段１０１におけるより正確な位相合わせ及び同期
を可能とする。
【図面の簡単な説明】
【図１】この発明の一態様を実施した外側ピンクッショ
ン補正構成を含む偏向回路を示す図である。
ン補正構成を含む偏向回路を示す図である。
【図２】図１の回路の動作を説明するための波形図であ
る。
る。
【図３】この発明の別の態様を実施した外側及び内側ピ
ンクッション補正構成を含む偏向回路の回路図である。
ンクッション補正構成を含む偏向回路の回路図である。
ＨS 第１の入力信号 １００ リトレース共振回路 ＬH 偏向巻線 Ｃ２ 第１のリトレースキャパシタンス Ｂ＋ 供給電圧源 Ｗ１ 供給インダクタンス Ｑ２ 第１のスイッチング手段 ＬＶ 変調用第２入力信号源 Ｑ１ 第２のスイッチング手段
Claims (1)
- 【請求項１】 第１の偏向周波数に関係付けられた周波
数の第１の入力信号の信号源と；偏向巻線と第１のリト
レースキャパシタンスとを含むリトレース共振回路と；
入力供給電圧の電圧源と；上記入力供給電圧源に結合さ
れており、フライバックパルス電圧の少なくとも一部を
発生するための供給インダクタンスと；上記リトレース
共振回路と上記供給インダクタンスとに結合されてお
り、上記第１の入力信号に応答し、上記偏向巻線に偏向
電流を発生させ、また、ある与えられた偏向サイクルの
リトレース期間中に上記リトレース共振回路に第１のリ
トレースパルス電圧の少なくとも一部を発生させる第１
のスイッチング手段と；変調用の第２の入力信号の信号
源と；上記供給インダクタンスと上記リトレース共振回
路とに結合されており、上記第１と第２の入力信号に応
答する第２のスイッチング手段であって、上記供給イン
ダクタンスを上記リトレース共振回路から分離し、か
つ、この供給インダクタンスとリトレース共振回路が分
離されている時に生じる上記第１のリトレースパルス電
圧の上記第２の入力信号に応じて変化する制御可能な第
１の部分に、上記第２のスイッチング手段の第１の主電
流導通端子に上記フライバックパルス電圧を、また、上
記第２のスイッチング手段の第２の主電流導通端子に上
記第１のリトレースパルス電圧を生じさせる第２のスイ
ッチング手段と；を含むテレビジョン偏向装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9100123.0 | 1991-01-04 | ||
| GB919100123A GB9100123D0 (en) | 1991-01-04 | 1991-01-04 | Raster corrected horizontal deflection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0556293A true JPH0556293A (ja) | 1993-03-05 |
| JP3479089B2 JP3479089B2 (ja) | 2003-12-15 |
Family
ID=10687948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35869691A Expired - Fee Related JP3479089B2 (ja) | 1991-01-04 | 1991-12-27 | テレビジョン偏向装置 |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0493824B1 (ja) |
| JP (1) | JP3479089B2 (ja) |
| KR (1) | KR100218823B1 (ja) |
| CN (1) | CN1037799C (ja) |
| DE (1) | DE69213261T2 (ja) |
| ES (1) | ES2093068T3 (ja) |
| GB (1) | GB9100123D0 (ja) |
| HK (1) | HK1004316A1 (ja) |
| SG (1) | SG79888A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9215993D0 (en) * | 1992-07-28 | 1992-09-09 | Rca Thomson Licensing Corp | Raster corrected horizontal defelction |
| GB9218735D0 (en) * | 1992-09-04 | 1992-10-21 | Thomson Consumer Electronics | Horizontal deflection waveform correction circuit |
| US6326742B1 (en) * | 1998-10-28 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Color CRT with cross-misconvergence correction device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8331283D0 (en) * | 1983-11-23 | 1983-12-29 | Rca Corp | E-w correction by yoke sink current control |
| ES8606761A1 (es) * | 1984-04-04 | 1986-04-16 | Rca Corp | Perfeccionamientos introducidos en un circuito de desviacionde linea con correcion de distorsion de trama |
| PT84306B (pt) * | 1986-02-27 | 1989-10-04 | Gen Electric | Dispositivo de deflexao |
| GB8626316D0 (en) * | 1986-11-04 | 1986-12-03 | Rca Corp | E-w raster correction circuit |
| GB2214016A (en) * | 1987-12-18 | 1989-08-23 | Philips Electronic Associated | Variable flyback period |
| GB8805758D0 (en) * | 1988-03-10 | 1988-04-07 | Rca Licensing Corp | Raster corrected horizontal deflection |
| US4906902A (en) * | 1988-03-10 | 1990-03-06 | Rca Licensing Corporation | Raster distortion corrected deflection circuit |
-
1991
- 1991-01-04 GB GB919100123A patent/GB9100123D0/en active Pending
- 1991-12-27 JP JP35869691A patent/JP3479089B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-01 SG SG9600845A patent/SG79888A1/en unknown
- 1992-01-01 EP EP91122353A patent/EP0493824B1/en not_active Expired - Lifetime
- 1992-01-01 ES ES91122353T patent/ES2093068T3/es not_active Expired - Lifetime
- 1992-01-01 DE DE69213261T patent/DE69213261T2/de not_active Expired - Lifetime
- 1992-01-03 CN CN92100180A patent/CN1037799C/zh not_active Expired - Lifetime
- 1992-01-04 KR KR1019920000018A patent/KR100218823B1/ko not_active IP Right Cessation
-
1998
- 1998-04-27 HK HK98103513A patent/HK1004316A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100218823B1 (ko) | 1999-09-01 |
| DE69213261T2 (de) | 1997-02-20 |
| EP0493824A1 (en) | 1992-07-08 |
| CN1063189A (zh) | 1992-07-29 |
| KR920015849A (ko) | 1992-08-27 |
| GB9100123D0 (en) | 1991-02-20 |
| HK1004316A1 (en) | 1998-11-20 |
| DE69213261D1 (de) | 1996-10-10 |
| ES2093068T3 (es) | 1996-12-16 |
| JP3479089B2 (ja) | 2003-12-15 |
| EP0493824B1 (en) | 1996-09-04 |
| CN1037799C (zh) | 1998-03-18 |
| SG79888A1 (en) | 2001-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134562A (ja) | 偏向回路 | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| US4906902A (en) | Raster distortion corrected deflection circuit | |
| US5115171A (en) | Raster distortion correction circuit | |
| JP3479089B2 (ja) | テレビジョン偏向装置 | |
| JP2596824B2 (ja) | テレビジョン偏向装置 | |
| US4794307A (en) | Raster distortion correction for a deflection circuit | |
| JP3056490B2 (ja) | 偏向装置 | |
| EP0201110B1 (en) | Picture display device including a line synchronizing circuit and a line deflection circuit | |
| EP0236064B1 (en) | Pincushion correction in deflection circuit | |
| EP0253445A2 (en) | Television line output circuit | |
| GB2340711A (en) | Dynamic focus voltage replaced with set voltage during AKB interval | |
| US4441058A (en) | Deflection circuit with linearity correction | |
| US6256074B1 (en) | Control signal generator for dynamic focus disabling | |
| EP0332089B1 (en) | Protection arrangement of a deflection circuit | |
| EP0266996B1 (en) | Raster correction circuit | |
| US5841248A (en) | Charge controlled raster correction circuit | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| GB2098424A (en) | Horizontal driver and linearity circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |