KR930004007B1

KR930004007B1 - 수평 편향회로

Info

Publication number: KR930004007B1
Application number: KR1019890013961A
Authority: KR
Inventors: 마꼬또 오노자와; 미찌다까 오사와; 가쓰히꼬 도나미
Original assignee: 가부시끼가이샤 히다찌세이사꾸쇼; 미따 가쓰시게; 히다찌비데오 엔지니어링 가부시끼가이샤; 우에무라 마사오
Priority date: 1988-09-28
Filing date: 1989-09-28
Publication date: 1993-05-19
Also published as: JP2588594B2; JPH0293490A; US5019754A; KR900005773A

Abstract

내용 없음.

Description

수평 편향회로

제1도는 본 발명에 의한 수평 편향회로의 일실시예를 나타낸 회로도.

제2도는 제1도에 나타낸 수평 편향회로의 주요부에 있어서의 전압 또는 전류파형을 나타낸 파형도.

제3도는 본 발명의 기본적 구성예를 나타낸 회로도.

제4도 내지 제6도 및 제8도는 본 발명의 다른 실시예를 나타낸 회로도.

제7도는 제8도에 나타낸 수평 편향회로의 주요부의 전압 또는 전류파형을 나타낸 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 구동 펄스 입력 단자 2 : 구동 트랜지스터

3 : 구동 트랜스 4 : 수평 출력 트랜지스터

5 : 댐퍼 다이오우드 6 : 공진 콘덴서

7 : 수평 편향 코일 8 : 주사 콘덴서

9 : 쵸우크 코일 10 : 전원 전압 입력 단자

11 : 구동 전압 입력 단자 12, 14, 18 : 다이오우드

13, 52 : 콘덴서 15, 51, 98 : 저항

16 : 트랜지스터 17 : 베이스 전류 조정용 저항

70 : 레벨 시프트 회로 100 : 수평 편향 출력 회로

101 : 구동 회로

본 발명은 음극선관용 수평 편향 회로에 관하며, 특히 콤퓨터 단말기로서 사용되는 디스플레이 장치와 같이 수평 편향 주파수가 통상의 텔레비젼 수신기의 경우보다도 높게 설정되는 수평 편향 회로에 관한 것이다.

콤퓨터의 단말기에 사용되는 CRT 디스플레이 장치는 보다 많은 정보를 동시에 표시하는 필요성에서 고해상도화가 요구되고 있다. 이와 같은 고해상도인 디스플레이 장치를 실현하자면, 디스플레이 장치에 있어서, 고속 대출력(즉, 수평 주사 주파수가 높고, 수평 편향 코일에 흘리는 수평 편향 전류가 크다는 것)의 수평 편향 동작을 행할 필요가 있다.

수평 편향 동작의 고속화를 위해 수평 출력 트랜지스터의 스위칭 동작을 고속으로 행하도록 한 예가 USP 4,612,451에 나타내고 있다. 이 예에서는 수평 출력 트랜지스터의 베이스 바이어스를 주기 위한 수평 구동 트랜스의 2차 권선의 탭이 2차 권선에 접속된 2개의 다이오우드에 의해 절환되며, 순방향의 베이스 바이어스에 비하여 반대 방향의 베이스 바이어스쪽이 크게 되도록 되어 있다.

베이스에 큰 역바이어스가 주어지기 때문에, 수평 출력 트랜지스터의 도통시에 생기는 축적전하의 손실이 빨라지며, 이 결과 도통 상태에서 차단상태로의 이행시간이 단축화된다.

그러나, 이 종래의 수평 편향 회로에서는 댐퍼 다이오우드와 병렬로, 구동 트랜스의 2차 권선 및 수평 출력 트랜지스터의 베이스·콜렉터 접합부로서된 직렬 회로가 형성되기 때문에 댐퍼 다이오우드에 흘러야만할 댐퍼 전류가 이 직렬 회로에 분류한다. 이 분류 전류는 축적 전하를 증가시킴으로, 수평 편향의 고속 동작을 방해한다. 다시금, 수평 출력 트랜지스터를 보다 높은 수평 편향 주파수(예컨대 128kHz)로 신뢰서 있게 사용하자면, 트랜지스터의 전력 손실을 가급적 억제하지 않으면 안되지만, 상기한 분류 전류는 베이스·콜렉터간 전류(I_BC)와 베이스·콜렉터간 전압(V_BC)과의 적으로 주어지는 손실(P_BC)을 발생하고, 다시 축적 시간에 따르는 스위칭 손실(P_SW)의 증가를 초래한다. 스위칭 트랜지스터의 베이스·콜렉터간 전류(I_BC)의 발생을 방지하기 위해서는 실공소 60-35308호 공보에 나타내고 있는 바와 같이 콜렉터 전류 경로에 스톱퍼 다이오우드를 삽입하면 좋다. 그러나, 스톱퍼 다이오우드에는 대진폭의 편향 전류 그 자체가 흐르기 때문에 스톱퍼 다이오우드 자체에 있어서 커다란 손실이 발생하고, 또 온(on)할때의 저항분에 의해 편향 전류파형의 리니어리티(linearity)도 열화하므로 실공소 60-35308호 공보에 나타낸 방지 방법을 수평 편향 회로에 적용할 수는 없다.

본 발명의 목적은 수평 출력 트랜지스터의 축적시간을 단축한 수평 편향 회로를 제공하는데 있다.

본 발명의 다른 목적은 수평 출력 트랜지스터의 손실을 저감한 수평 편향 회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에서는 제1과 제2의 기간을 수평주파수로 서로 교대로 반복하는 수평 구동 신호를 발생하는 수평 구동 회로와, 댐퍼 다이오우드와 함께 수평 편향 전류가 흐르는 경로를 형성하는 수평 출력 트랜지스터와, 수평 구동 신호의 제1기간에 있어서 역바이어스를 수평 출력 트랜지스터의 베이스에 주는 제1스위칭 수단과 수평 구동 신호의 제1기간에 있어서 차단하고, 제2기간에 있어서 도통하여 제2기간에 있어서 순바이어스를 수평 출력 트랜지스터의 베이스에 주는 제2스위칭 수단이 설치된다. 도면중, 수평 출력 트랜지스터(4), 댐퍼 다이오우드(5), 공진 콘덴서(6), 수평 편향 코일(7), 주사 콘덴서(8), 쵸우크 코일(9)에 의해 수평 편향 출력 회로(100)가 구성되며, 또 구동 회로(101)는 구동 트랜지스터(2), 구동 트랜스(3), 다이오우드(12)에 의해서 구성된다. 이 구동 회로(101)는, 일반적으로 프라이 휠 방식(fly wheel type)이라 불리우는 방식을 사용하고 있으며, 다이오우드(12)의 작용에 의해, 구동 트랜지스터(2)의 콜렉터에 발생하는 링깅(ringing)을 제거할 수 있다.

베이스 전류 조정용 저항(17)은, 수평 출력 트랜지스터(4)의 순방향 베이스 전류(i_B1)(제2도(e), t₂와 t₄사이의 전류 i_B)를 조정하는 작용을 하고 있으며, 다이오우드(18)는 상기 저항(17)의 값에 불구하고, 수평 출력 트랜지스터(4)의 축적 저하를 역방향 베이스 전류(i_B2)(제2도(e), t₄와 t₆사이의 i_B)로서 강력하게 빼내는 작용을 하고 있다.

레벨 시프트 회로(70)는 콘덴서(13), 다이오우드(14), 저항(15), (98)에 의해서 구성되고 있다.

제2도(a)∼(f)는 제1도에 있어서의 주요부의 전압 또는 전류파형을 나타내고, (a)는 단자(1)에 공급되는 구동 신호의 전압파형, (b)는 출력 트랜지스터(4)의 베이스에 공급되는 베이스 구동 전압파형, (c)는 출력 트랜지스터(4)의 콜렉터 전압파형, (d)는 수평 편향 전류파형, (e)는 출력 트랜지스터(4)의 베이스 전류파형, (f)는 출력 트랜지스터(4)의 콜렉터 전류파형이다.

출력 트랜지스터(4)의 베이스 전압(V_B(제2도(b))이 내려가면 시간 t₄에 의해 출력 트랜지스터(4)는 차단 상태로 되도록 바이어스되지만, 도통시에 생긴 축적 전하의 방출로 인해 지연시간(t₄∼t₆)이 발생하고, 실제로 차단 상태로 되는 시점은 시각 t₆로 옮겨진다. 출력 트랜지스터(4)의 차단에 의해 수평 편향 전류(i_DY)(제2도(d))가 반전함과 함께 플라이백 펄스(V_CP)(제2도(c))가 발생한다. 플라이백 펄스(V_CP)의 종료 후(시각 t₁, t₇) 댐퍼 다이오우드(5)를 흐르는 댐퍼 전류가 기간 t₁∼t₂에 있어서 발생한다. 만약, 이 기간에 있어서, 출력 트랜지스터(4)의 베이스와 접지간에 직류 도통로가 존재하면, 출력 트랜지스터(4)가 역트랜지스터로 도통하고, 제2도(e), (f)에 파선으로 나타낸 요구되지 않은 전류(즉 댐퍼 전류의 분류 전류)가 발생한다. 이 실시예에서는 이 기간 t₁∼t₂을 포함한 구동 신호(V_in)(제2도(a))의 정기간에 있어서, 트랜지스터(16)는 오프 상태이기 때문에, 상기 요구되지 않은 전류가 흐르는 분류 경로가 형성되지 않으며, 이 결과 상기 요구되지 않은 전류도 발생하지 않는다.

덧붙여, 기간 t₂∼t₃에 있어서 부방향의 콜렉터 전류가 발생하고 있지만, 이 기간은 다음의 이유에 의해 마아진 기간(margin period)으로서 설치되어 있다. 소자의 불균형에 의해 댐퍼 다이오우드(5)가 차단하는 시각과 출력 트랜지스터(4)가 도통 개시하는 시각이 일치하지 않고서 양시 간간에 공백 시간이 있으면 편향 전류가 흐르는 경로가 차단되며, 편향 전류는 불연속으로 된다. 이 때문에 미리 출력 트랜지스터(4)의 도통 개시 시각을 댐퍼 다이오우드(5)의 차단 시각 보다 먼저 설정하여, 양시각이 불균형하더라도 편향 전류가 흐르는 경로를 확보하고 있다. 즉, 기간 t₂∼t₃에서는, 출력 트랜지스터(4)와 댐퍼 다이오우드(5)의 양소자에 편향 전류가 흐르고 있다.

제3도(a)는, 본 발명의 기본 구성을 나타낸 회로도이다.

제3도(a)중, 18'는 제1스위칭 수단(다이오우드(18)등의 1방향성 스위칭 소자를 사용하여 구성된다.), 16'은 제2스위칭 수단(트랜지스터(16), 게이트 턴 오프 사이리스터(GTO)등의 제어 단자 부착 스위칭 소자를 사용하여 구성된다.)이다.

제3도(a)에 있어서, 구동 회로(101)는, 제2도(b)에 나타낸 베이스 구동 전압(V_B)을 출력하고 있다. 이 베이스 구동 전압(V_B)은 시각 t₂에서 시각 t₄까지의 기간에는 3V 정도의 전압(이하, 이 전압을 "H" 레벨이라 칭함.)이며, 시각 t₄에서 다음의 시각 t₂까지의 기간에는 -3V 정도의 전압(이하, 이 전압을 "L" 레벨이라 칭함.)인 구형파상의 변화를 나타냄.

또, 수평 출력 트랜지스터(4)는 이 베이스 구동 전압(V_B)에 의해 스위칭 동작을 행하고 있으며, 즉 베이스 구동 전압(V_B)이 "H" 레벨의 기간, 콜렉터와 에미터 사이가 도통 상태로 되며, 또, "L" 레벨의 기간, 비도통 상태로 된다.

또, 제1스위칭 수단(18')은, 수평 출력 트랜지스터(4)의 베이스에서 구동 회로(101)를 향해서 흐르는 전류만을 통하게 한다.

또, 제2스위칭 소자(16')은, 수평 출력 트랜지스터(4)에 있어서의 도통 기간(즉, 베이스 구동 전압(V_B)의 "H" 레벨의 기간)만 도통하고, 기타의 기간은 비도통으로 된다.

한편, 제2도(e), (f)에 파선으로 나타낸 것처럼, 댐퍼 전류의 분류 전류로서 흐르는 베이스·콜렉터간 전류(즉, 수평 출력 트랜지스터(4)의 베이스·콜렉터간 다이오우드에 흐르는 전류)(i_BC)는 시각 t₁에서 시각 t₂까지의 기간에 흐를 가능성이 있다.

따라서, 제3도(a)에 나타낸 회로에서는 제2스위칭 수단(16')에 의해서 수평 출력 트랜지스터(4)에 있어서의 비도통 시간(즉, 베이스 구동 전압(V_B)이 "L" 레벨이 기간이며, 시각 t₁에서 시각 t₂까지의 기간을 포함하고 있다.) 구동 회로(101)에서 수평 출력 트랜지스터(4)의 베이스로 향해서 흐르는 전류를 끊으므로서, 베이스·콜렉터간 전류(i_BC)를 저지할 수 있다. 그리고, 이때, 제1스위칭 수단(18')을 거쳐서, 구동 회로(101)에서 수평 출력 트랜지스터(4)의 베이스로 전류가 흐르는 일은 없다.

따라서, 제3도(a)에 나타낸 회로에서는 베이스·콜렉터간 전류(i_BC)에 의한 수평 출력 트랜지스터(4)의 손실을 저감할 수 있다.

덧붙여, 수평 출력 트랜지스터(4)에 있어서의 비도통 기간에 제2스위칭 수단(16')이 비도통이더라도, 수평 출력 트랜지스터(4)의 베이스에서 구동 회로(101)로 향해서 흐르는 전류(제2도(e)에 나타낸 역방향 베이스 전류(I_B2))는 제1스위칭 수단(18')을 거쳐서 흐르는 것으로 된다.

다음에, 제3도(b)는 제3도(a)에 나타낸 회로의 변형예를 나타낸 회로도이다.

제3도(b)에 나타낸 회로는, 제3도(a)에 나타낸 회로와, 베이스 전류 조정용 저항(17)을 설치한 점이 다르다. 이 제3도(b)에 나타낸 회로에서는 베이스 전류 조정용 저항(17)에 의해 순방향 베이스 전류를 조정할 수 있다. 그리고, 동작 및 효과는 제3도(a)에 나타낸 회로와 마찬가지이다.

다음에, 제3도(c)는 다른 기본 구성을 나타낸 회로도이다.

제3도(c)에 나타낸 회로에서는 제1스위칭 수단(18'), 제2스위칭 수단(16')의 접속개소가, 제3도(a)에 나타낸 회로와 다르지만, 동작 및 효과는 제3도(a)에 나타낸 회로와 마찬가지이다.

제3도(d)는, 제3도(c)에 나타낸 회로를 구체화해서 나타낸 회로도이다.

제3도(d)중, 3은 구동 트랜스, 70은 레벨 시프트 회로이다.

또, 트랜지스터(16)에는 구동 펄스 입력단자(1)에서 입력되는 구동 펄스가 레벨 시프트 회로(70)를 거쳐서 입력된다. 트랜지스터(16)는 이 구동 펄스에 의해, 수평 출력 트랜지스터(4)에 있어서의 도통기간만 도통하도록 제어된다.

이상 설명한 것처럼, 수평 출력 트랜지스터(4)의 베이스·콜렉터간 전류(i_BC)가 저지됨으로, 수평 출력 트랜지스터(4)의 축적 전하를 줄일 수 있음과 함께 저손실화를 꾀할 수 있다. 더구나, 스톱퍼 다이오우드를 사용하는 일이 없으므로, 스톱퍼 다이오우드에서의 손실이나, 수평 편향 전류의 전류파형의 리니어리티의 열화가 생기는 일은 없다.

제4도는, 본 발명의 제2의 실시예를 나타낸 회로도이다.

본 실시예의 특징은 제1도에 있어서의 트랜지스터(2), (16)로서 파워 MOSFET를 사용한 점에 있다.

파워 MOSFET는 고속 스위칭 성능이 뛰어나기 때문에, 본 실시예는 수평 주사 주파수가 높은 경우에 알맞다.

본 실시예에 있어서의 기본적인 동작 및 효과는 전술한 제1의 실시예와 마찬가지이다.

덧붙여서, 이하의 각 실시예에서는 트랜지스터(2), (16)로서 파워 MOSFET를 사용한 예를 나타내지만, 쌍극 트랜지스터나 GTO를 사용하여도, 기본적인 동작이나 효과는 마찬가지이다.

제5도는, 본 발명의 제3의 실시예를 나타낸 회로도이다.

본 실시예는, 제3도(b)에 나타낸 기본 구성을 구체화한 회로이다.

본 실시예에서는, 다이오우드(18), 트랜지스터(16), 베이스 전류 조정용 저항(17)의 접속 개소가 전술한 제1의 실시예, 제2의 실시예와 다르지만, 기본적인 동작 및 효과는 마찬가지이다.

덧붙여서, 구동 트랜스(3)의 2차 측의 출력 전압이 "H" 레벨(약 3V)일때, 파워 MOSFET인 트랜지스터(16)를 충분히 도통시키기 위해서는, 이 파워 MOSFET(p채널 사용)의 게이트 전압을 -10V 정도까지 내리면 된다. 즉, 레벨 시프트 회로(70)보다는 제2도(a)에 나타낸 파형을 부(-)측으로 소정전압만 시프트하면 된다.

제6도는, 본 발명의 제4의 실시예를 나타낸 회로도이다.

제6도중, (81)은 제1의 댐퍼 다이오우드, (19)는 제2의 댐퍼 다이오우드, (82)는 제1의 공진 콘덴서, (20)은 제2의 공진 콘덴서, (83)은 제1의 주사 콘덴서, (21)은 변조 코일, (22)는 제2의 주사 콘덴서, (23)은 플라이백(fly-back) 트랜스, (24)는 다이오우드, (25)는 고압 출력 단자, (26)은 수직 포물선파 입력 단자, (27)은 전원 전압 입력 단자, (50)은 증폭 회로이다. 또, V_CP'는 수평 출력 트랜지스터(4)의 콜렉터 전압, i_DY'는 수평 편향 전류, i_B'는 수평 출력 트랜지스터(4)의 베이스 전류, i_CP'는 수평 출력 트랜지스터(4)의 콜렉터 전류, i_M은 변조 코일(21)에 흐르는 변조 전류이다.

제6도에 있어서, 수평 편향 출력 회로(100)는 수평 출력 트랜지스터(4), 제1의 댐퍼 다이오우드(81), 제2의 댐퍼 다이오우드(19), 제1의 공진 콘덴서(82), 제2의 공진 콘덴서(20), 수평 편향 코일(7), 제1의 주사 콘덴서(83), 변조 코일(21), 제2의 주사 콘덴서(22), 플라이백 트랜스(23)에 의해서 구성되고 있으며, 일반적으로 다이오우드 변조 회로라 불리우는 회로이다.

이 다이오우드 변조 회로는, 변조 코일(21)의 양단중, 한쪽의 단자(본 실시예에서는 상단)에 수직 주사주기의 포물선과 신호를 수직 포물선파 입력 단자(26)로 부터, 증폭 회로(50)를 거쳐 인가하고, 수평 방향 전류(i_DY')를 수직 주사주기의 포물선상으로 변화시켜, 사이드핀 보정을 행하는 회로이다.

본 실시예와 같이, 수평 편향 출력 회로(100)에 다이오우드변조 회로를 사용할 경우, 본 발명에 의한 효과는 전술한 제1의 실시예, 제2의 실시예, 제3의 실시예와 같이 사용하지 않는 경우에 비해서 보다 크게 된다. 이하, 그 이유에 대해서 설명하겠다.

제6도에 있어서, 변조 코일(21)에 흐르는 변조 전류(i_M)는 제2의 주사 콘덴서(22), 제2의 댐퍼 다이오우드(19), 제1의 댐퍼 다이오우드(81), 수평 편향 코일(7), 제1의 주사 콘덴서(83)를 거쳐서, 변조 코일(21)로 되돌아온다.

이때, 트랜지스터(16)가 없는 경우(제6도중의 A점이 접지하고 있는 경우), 변조 전류(i_MA)는 전기한 경로를 흐름과 동시에, 베이스 전류 조정용 저항(17), 구동 트랜스(3)의 2차 권선, 수평 출력 트랜지스터(4)의 베이스·콜렉터간 다이오우드를 거쳐서, 제1의 댐퍼 다이오우드(81)와 제2의 댐퍼 다이오우드(19)와 병렬로 흐른다.

여기서, i_BC'는 베이스 전류 조정용 저항(17), 구동 트랜스(3)의 2차 권선, 수평 출력 트랜지스터(4)의 베이스·콜렉터간 다이오우드를 거쳐서 흐르는 전류(이하, 베이스·콜렉터간 전류라함.)이며, i_D'는 제2의 댐퍼 다이오우드(19), 제1의 댐퍼 다이오우드(81)를 거쳐서 흐르는 댐퍼 전류이다. 이때, 베이스·콜렉터간 전류(i_BC')와 댐퍼 전류(i_D')와의 비는 양자의 전류 경로의 임피이던스의 비로 결정된다. 수평 편향 전류(i_DY')의 진폭을 작게하여, 수평 라스터(horizontal raster) 사이즈를 작게할 때, 상기 베이스·콜렉터 전류(i_BC')가 증가한다는 문제가 있다.

제7도는 제6도에 있어서의 요부 전압, 요부 전류의 파형을 나타냄.

제7도중, 수평 라스터 사이즈가 큰 경우의 파형을 실선으로 나타내고, 수평 라스터 사이즈가 작은 경우의 파형을 점선으로 나타냄. 그리고, 제7도(c), (d)는 트랜지스터(16)를 사용하지 않는 경우의 전류(i_B', i_CP')파형이며, 제8도(e), (f)는 트랜지스터(16)를 사용한 경우의 전류(i_B, i_CP')파형이다.

제6도에 나타낸 다이오우드 변조 회로에 있어서, 제7도(b)에 나타낸 것처럼 수평 라스터 사이즈를 크게할 경우에는, 수평 편향 전류(i_DY')의 진폭은 크게 되며, 작게할 경우에는 작아진다.

그러나, 제7도(a)에 나타낸 것처럼, 수평 출력 트랜지스터(4)의 콜렉터 전압(V_CP')의 진폭은 수평 편향 전류(i_DY')의 진폭의 대소 변화에도 불구하고 대개 일정하다.

또, 트랜지스터(16)를 사용하지 않는 경우, 제7도(c), (d)에 나타낸 것처럼, 수평 편향 전류(i_DY')의 진폭이 작은 경우(즉, 수평 라스터 사이즈가 작은 경우)는 베이스·콜렉터간 전류(i_BC')가 커진다. 이는, 수평 편향 전류(i_DY')의 진폭이 작은쪽이 변조 코일(21)에 흐르는 변조 전류(i_M)가 커지며, 베이스·콜렉터간 전류(i_BC'), 댐퍼 전류(i_D')가 모두 증가하기 때문이다.

이에 대해서, 트랜지스터(16)를 사용한 경우에는, 제7도(e), (f)에 나타낸 것처럼, 이 트랜지스터(16)에 의해서, 수평 출력 트랜지스터(4)에 있어서의 비도통 기간, 수평 출력 트랜지스터(4)의 에미터에서 베이스 전류 조정용 저항(17)을 거쳐서 구동 회로(101)의 구동 트랜스(3)를 향해 흐르는 전류를 끊으므로서, 베이스·콜렉터간 전류(i_BC')를 저지할 수 있다.

따라서, 수평 전류 전류(i_DY')의 진폭을 작게하여 수평 라스터 사이즈를 작게하여도, 베이스·콜렉터간 전류(i_BC')의 증가에 따르는 악영향(즉, 수평 출력 트랜지스터(4)의 손실 증가)이 없다. 이와 같이, 본 실시예에 의하면, 트랜지스터(16)를 사용하므로써, 상기한 다이오우드 변조 회로에 있어서의 문제를 해결할 수 있다.

따라서, 본 발명은 본 실시예와 같이 수평 편향 출력 회로(100)로 하여 다이오우드 변조 회로를 사용한 수평 편향 회로에 적용하는 경우가, 특히 유효하다.

덧붙여, 일반적으로 수평 편향 회로에서는, 수평 편향 전류(i_DY')의 진폭을 바꾸어서 수평 라스터 사이즈를 바꾸는 경우, 수평 출력 트랜지스터(4)의 제일 적합한 구동 조건도 변화한다. 이 때문에, 본 실시예에서는, 제7도(c), (e)에 나타낸 것처럼, 수평 편향 전류(i_DY')의 진폭이 작은 경우, 순방향 베이스 전류(i_B1'), 역방향 베이스 전류(i_B2')의 절대치를 작게하여 수평 출력 트랜지스터(4)의 손실 증가를 억제하는 것이 긴요하다.

제8도는, 본 실시예의 제5의 실시예를 나타낸 회로도이다.

제8도중, (28)은 가산회로, (29)는 펄스폭 변조 회로, (30)은 레벨 시프트 회로, (31)은 고압 안정화 회로, (32), (33)은 저항, (34)은 쵸우크 코일이며, 본 실시예는 이들을 새로히 부가한 점이 제6도에 나타낸 제4의 실시예와 다르다.

본 실시예에서는, 고압 안정화 회로(31)의 작용에 의해, 저항(32), (33)으로 검출되는 고압이 일정해지도록 플라이백 트랜스(23)에 입력하는 전원 전압(E_B)을 제어하고 있다.

이때, 전원 전압(E_B)의 변동분(△E_B)은, 레벨 시프트 회로(30)를 거쳐 가산 회로(28)에 입력되며, 거기에 있어서, 수직 포물선파 입력단자(26)에서 입력되는 수직 주사주기의 포물선파 신호에 중첩된다.

그리고, 가산 회로(28)의 출력은 펄스폭 변조회로(29), 쵸우크 코일(34)을 거쳐서, 제2의 주사 콘덴시(22)와 변조코일(21)의 접속점에 인가된다(제16도에 나타낸 것처럼, 제1의 주파 콘덴서(83)와 변조코일(21)과의 접속점이라도 좋다.).

이와 같이 해서, 전원 전압(E_B)의 변동분(△E_B)을 수직 주사주기의 포물선과 신호에 중첩하므로써, 전원 전압(E_B)의 변동에 따른 수평 라스터 사이즈의 변동(즉, 수평 방향 전류의 진폭의 변동)을 보정할 수 있다.

덧붙여, 펄스폭 변조 회로(29) 대신에 제7도에 나타낸 증폭 회로(50)를 사용하여도 좋다(단, 펄스폭 변조 회로(29)를 사용한 편이, 보다 손실을 저감할 수 있는 장점이 있다.).

본 실시예에 의하면, 제4의 실시예에 있어서의 효과에 덧붙여, 고압변동이나 수평 라스터 사이즈의 변동이 적은, 고화질의 영상을 제공할 수 있다.

그리고, 이상의 각 실시예에 있어서, 실제로 수평 편향 회로를 제작할 경우, 구동 트랜스(3)등에 의해서 구성되는 구동 회로(101), 제1스위칭 수단(18'), 제2스위칭 수단(16'), 수평 출력 트랜지스터(4)의 각 부품간의 배선, 기판상의 패턴(GND[접지]의 배선, 기판 패턴도 포함.)을 굵고 짧게하여, 임피이던스를 낮게하고, 저손실화 성능을 향상시키는데 있어서 중요하다.

Claims

주기적으로 흐르는 수평 편향 전류가 통하는 수평 편향 코일(7)과, 수평 편향 코일(7)에 선택적으로 흐르는 수평 편향 전류가 통하고, 제어단자를 갖는 반도체 스위칭 소자(4)와, 수평 편향 주파수로 교대로 반복하는 제1 및 제2기간을 갖는 구동 전류를 발생하며, 제1 및 제2입/출력 단부를 갖는 구동회로(101)와, 구동 회로로부터 제어단자로 구동전류를 공급하기 위해 구동회로(101)와 접지사이에 배치되고, 제1스위칭수단(18')과, 제1스위칭수단(18')과 병렬접속된 제2스위칭수단(16')을 포함하며, 병렬접속된 제1스위칭수단(18') 및 제2스위칭수단(16')이 구동회로(101) 및 제어단자와 직렬로 접속되어 i) 구동전류 제1기간 동안에 제1스위칭수단(18')을 통해 반도체 스위칭 소자(4)의 제어단자에 역바이어스가 인가되고, ii) 구동전류 제2기간동안에 제2스위칭수단(16')을 통해 제어단자에 순바이어스가 인가되는 구동전류로(drive current path)를 구비하며, 구동회로(101)의 제1입/출력 단부가 반도체 스위칭 소자(4)의 제어 단자에 접속되고, 그리고 병렬접속된 제1스위칭수단(18')과 제2스위칭수단(16')은 구동회로(101)의 제2입/출력 단부의 접지사이에 접속됨을 특징으로 하는 수평 편향회로.
주기적으로 흐르는 수평 편향전류가 통하는 수평 편향코일(7)과, 수평 편향코일(7)에 선택적으로 흐르는 수평 편향전류가 통하고, 제어단자를 갖는 반도체 스위칭 소자(4)와, 수평 편향 주파수로 교대로 반복하는 제1 및 제2기간을 갖는 구동 전류를 발생하며, 제1 및 제2입/출력 단부를 갖는 구동회로(101)와, 구동 회로(101)로부터 제어단자로 구동전류를 공급하기 위해 구동회로(101)와 반도체 스위칭 소자(4)의 제어단자 사이에 배치되고, 제1스위칭수단(18')과, 제1스위칭수단(18')과 병렬접속된 제2스위칭 소자(16')를 포함하며, 병렬 접속된 제1스위칭수단(18') 및 제2스위칭수단(16')이 구동회로(101) 및 제어단자와 직렬로 접속되어 i) 구동전류 제1기간동안에 제1스위칭수단(18')을 통해 반도체 스위칭 소자(4)의 제어단자에 역바이어스가 인가되고, ii) 구동전류 제2기간동안에 제2스위칭수단(16')을 통해 제어단자에 순바이어스가 인가되는 구동전류로(drive current path)를 구비하며, 병렬 접속된 제1스위칭수단(18')과 제2스위칭수단(16')은 구동회로(101)의 제1입/출력 단부와 제어단자 사이에서 병렬 접속되고, 구동회로(101)의 제2입/출력 단부는 접지에 접속됨을 특징으로 하는 수평 편향회로.
주기적으로 흐르는 수평 편향전류가 통하는 수평편향코일(7)과, 수평 편향코일(7)에 선택적으로 흐르는 수평 편향전류가 통하고, 제어단자를 갖는 반도체 스위칭 소자(4)와, 수평 편향 주파수로 교대로 반복하는 제1 및 제2기간을 갖는 구동전류를 발생하는 구동회로(101)와, 구동회로(101)로부터 제어단자로 구동전류를 공급하기 위해 구동회로(101)와 반도체 스위칭 소자(4)의 제어단자 사이에 배치되고, 제1스위칭수단(18')과, 제1스위칭수단(18')과 병렬접속된 제2스위칭수단(16')을 포함하며, 병렬접속된 제1스위칭수단(18') 및 제2스위칭수단(16')이 구동회로(101) 및 제어단자와 접속되어 i) 구동전류 제1기간동안에 제1스위칭수단(18')을 통해 반도체 스위칭 소자(4)의 제어단자에 역바이어스가 인가되고, ii) 구동전류 제2기간동안에 제2스위칭수단(16')을 통해 제어단자에 순방향 바이어스가 인가되는 구동전류로(drive current path)를 구비하며, 상기 구동회로(101)는, 제1 및 제2기간에 대응하는 단속전류 펄스를 발생하는 전류원과, 전류원의 단속 전류 펄스가 흐르는 1차권선과 구동 전류로에 접속되어 구동전류를 구동전류로에 공급하는 2차 권선을 갖는 단속 전류 펄스를 구동전류로 바꾸는, 구동 트랜스포머(3)를 포함하고, 상기 전류원은 구동 트랜스포머(3)를 구동시키는 구동 트랜지스터(2)를 포함하고, 상기 제2스위칭 수단(16')은 스위칭 트랜지스터이며, 상기 스위칭 트랜지스터(16)의 베이스에 상기 구동 트랜지스터(2)의 베이스를 접속시키는 접속수단을 또한 구비함을 특징으로 하는 수평 편향회로.
제3항에 있어서, 상기 접속수단이 레벨 시프터(70)로 이루어짐을 특징으로 하는 수평 편향 회로.
수평 편향 주파수하이레벨과 로우레벨을 각각 제1 및 제2기간동안 교대로 반복하는 수평 편향 구동 신호를 발생시키며, 상기 수평 편향 구동신호가 공급되는 출력부를 갖는 구동회로(101)와, 수평 편향코일(7)과, 수평 편향 코일(7)에 병렬접속된 댐퍼 다이오우드(5)와, 그리고 제어단자를 갖고 수평 편향 코일(7)과 작동적으로 접속되어 수평 편향 구동신호를 선택적으로 수평 편향 코일로 통과시키는 수평출력 스위칭 소자(4)를 포함하는 수평 편향 출력 회로(100)와, 그리고 구동회로(101) 출력부와 수평출력 스위칭 소자(4)의 제어단자를 접속하여 제어단자에 수평 편향 신호를 공급하기 위한 수평 편향 신호로서, 다이오우드(18)와, 구동회로(101)와, 제어단자 및 접지중의 하나와의 사이에서 다이오우드(18)와 병렬로 접속되는 스위칭 트랜지스터(16)를 포함하고, 제어단자, 수평 편향 신호로, 구동회로(101) 및 접지가 직렬로 접속되는 수평 편향 신호로를 구비함을 특징으로 하는 수평 편향 회로.