JP3776129B2 - ダンピングインピーダンス補償付き偏向回路 - Google Patents
ダンピングインピーダンス補償付き偏向回路 Download PDFInfo
- Publication number
- JP3776129B2 JP3776129B2 JP51812598A JP51812598A JP3776129B2 JP 3776129 B2 JP3776129 B2 JP 3776129B2 JP 51812598 A JP51812598 A JP 51812598A JP 51812598 A JP51812598 A JP 51812598A JP 3776129 B2 JP3776129 B2 JP 3776129B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- deflection
- series
- resistor
- flyback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
本発明は、そのような偏向回路を具えている画像表示装置に、及びそのような偏向回路に用いるための集積回路にも関係している。
フィリップスの半導体応用ノートAN95029「TDA 8350及びTDA 8351偏向出力回路応用情報」がラスター走査回路に用いるための集積電力回路を開示している。この集積電力回路はラスター走査偏向コイルを通る偏向電流を発生するために、ブリッジ形状に配設された第1及び第2出力増幅器を有している。この偏向回路は垂直方向に陰極線管内の電子ビームを偏向させるための磁界を発生する。測定抵抗がその偏向コイルと直列に配設されている。この測定抵抗の両端間に偏向コイルを通る偏向電流に関係する電圧が発生される。測定抵抗の両端間の電圧は第1及び第2電流出力端子を有する第1電圧‐電流変換器により感知される。フィードバックを与えるために、第1電流出力端子が第1出力増幅器の入力端子へ接続され、且つ第2電流出力端子が第2出力増幅器の入力端子へ接続される。この集積電力回路は更に入力抵抗の両端間に生じる入力波形を受け取るために2個の入力端子を有する第2電圧‐電流変換器を具えている。この第2電圧‐電流変換器は第1及び第2電流出力端子を有している。その第1電流出力端子が第1出力増幅器の入力端子へ接続され、且つ第2電流出力端子が第2出力増幅器の入力端子へ接続されている。第1及び第2電圧‐電流変換器は同じである。相互接続されている第1及び第2電圧‐電流変換器の電流出力端子は、逆極性を有する出力電流を供給する。この方法において、出力増幅器の出力電圧は測定抵抗と入力抵抗との両端間の電圧が実質的に等しいように制御される。
ダンピング抵抗が、リンギングを防止すると同時に、ラスター走査回路内に生じる電流と電圧との切換点を円滑化するために、偏向コイルと並列に配置されている。しかしながら、このダンピング抵抗は偏向回路のフライバック動作を劣化させる。この応用に依存して、圧縮線、輝線又はフライバック線が可視となる。
応用のより広い領域で満足にフライバック動作を許容する偏向回路を提供することが本発明の目的である。
本発明の第1の態様は、電流発生手段が直列抵抗と変換抵抗との双方又はいずれか一方へ結合され、それにより補正電流がフライバック期間の少なくとも最後の部分の間活性化されることを特徴としている。
本発明の第2の態様は請求項11に定義されたように偏向回路を具えている画像表示装置を提供する。
本発明の第3の態様は請求項12に定義されたように偏向回路内に用いるための集積回路を提供する。
本発明による好都合な実施例が従属請求項に記載されている。
この偏向回路は周知の同期化回路により発生される入力波形を受け取るための入力端子を有する駆動回路を具えている。この駆動回路は偏向コイルと直列抵抗との直列回路へ偏向電流を供給するための出力端子を有している。フィードバック電圧が直列抵抗を通って流れる偏向電流によって直列抵抗の両端間に発生される。その駆動回路の出力端子により供給される電圧が、フィードバック電圧が基準波形と等しいように多くの既知の方法のうちの一つで調節される。走査期間中は、偏向コイルが抵抗とみなされてもよいので、比較的小さい走査供給電圧がその走査期間中に偏向電流を発生することを満足させる。比較的短いフライバック期間中は、偏向電流極性の急速反転が得られねばならない。そのような速い電流変化のために、偏向コイルはインダクタンスとみなされねばならず、且つそれ故に高フライバック供給電圧が短いフライバック期間を得るために必要である。走査期間中は、駆動回路の出力電圧が消費を最小にするために、比較的低い走査供給電圧から発生される。フライバック期間中は、高フライバック供給電圧が駆動回路の出力端子へ接続される。この駆動回路は、駆動回路の入力端子である入力端子を有する差動入力段、及び入力電圧とフィードバック電圧との差に依存して差動入力段から入力電流を受け取る出力段を具え得る。その出力段は偏向電流を供給できる電力段である。この場合には、フライバック供給電圧が、出力増幅器の入力端子において供給される電流があるレベル以上に増大した場合に、出力増幅器の出力端子である駆動回路の出力端子へ接続される。フライバック電圧は出力増幅器の入力端子へ供給される電流かあるレベル以下に減少するやいなや切り離される。
本発明は、走査期間中よりもフライバック期間中にダンピング抵抗を通る電流が大きいと言う事実により、劣化するフライバック動作が起こされると言う洞察に基づいている。ダンピングインピーダンスを通る電流の効果が以下に解明される。偏向コイルを通る電流のみならず、偏向コイルと並列に配置されたダンピングインピーダンスを通る電流もまた、直列抵抗を通って流れる。それで、直列抵抗の両端間の電圧は偏向コイルを通って流れる電流とダンピングインピーダンスを通って流れる電流との合計に依存している。
走査期間の開始において、走査供給電圧が偏向コイルの両端間にほぼ生じる。ダンピングインピーダンスを通る電流はこの走査供給電圧の値に依存している。ダンピングインピーダンスが存在しない場合には、直列抵抗を通る電流は偏向コイルを通る電流と等しくなる。直列抵抗の両端間の電圧は入力電圧と等しくなるように制御される。それで、ダンピングインピーダンスにより生じた直列抵抗を通る電流によって、偏向コイルを通る電流はダンピングインピーダンス無しの場合になるよりも低くなる。
フライバック期間の間に、偏向コイルの両端間にフライバック供給電圧が生じる。このフライバック供給電圧は、短いフライバック期間中に偏向電流の極性を変えることができるように、走査供給電圧よりも大きい値を有している。かくして、ダンピングインピーダンスを通る電流は走査期間中よりもフライバック期間中に大きい。フライバック期間の終端と走査期間の開始との間に生じるのと同じ直列抵抗の両端間のフィードバック電圧において、これが偏向コイルを通る電流を走査期間の開始におけるよりもフライバック期間の間低くさせる。そのフライバック供給電圧は出力増幅器の入力電流がある値以下に減少した瞬間において偏向コイルから切り離される。フライバック供給電圧のこの減結合は低い走査供給電圧が満足する走査期間の間の高い消費を回避するために必要である。ダンピングインピーダンスの両端間の高い電圧により起こされる測定抵抗を通る高い特別電流によって、フライバック供給電圧の減結合が偏向電流の比較的低い値において活性化される。それで、フライバック期間の終端における偏向コイルを通る偏向電流の値は、走査の開始において望まれる偏向電流の総量よりも低い。次の走査の開始の前に、フライバック期間の終端における偏向電流の低すぎる総量が、走査の開始において望まれるような偏向電流の高い総量へ増大されねばならない。この遷移は低い走査供給電圧により実行されねばならず、且つ従ってフライバックがより高いフライバック供給電圧により完全に実行され得る場合に要するよりも大幅に多くの時間を要する。
既知のフレーム偏向出力回路は、直列抵抗の両端間の電圧を測定する差動入力段を通るバイアス電流を適合することにより、ダンピング抵抗を通る電流の影響に対する内部補償を有している。バイアス電流はフライバック期間中一定量により増大される。フライバック電圧は第1出力増幅器の入力端子へ供給される電流があるレベル以下に減少するやいなや切り離されるので、より高い入力電流がフライバック電圧が接続されている期間をより長くさせる。既知のフレーム偏向回路は、偏向コイルのインピーダンス、ダンピング抵抗の値、フライバック電圧の値、及び走査電圧の値の一つの組み合わせに対してのみ、補償が最適であると言う欠点を有している。更に、集積回路設計における公差によって、バイアス電流がそれに適合される一定総量もまた公差を示す。そのことが、より長いフライバック期間又はより高いフライバック供給電圧が選ばれねばならないと言う欠点を有する。しかしながら、長いフライバック期間が短いフライバック期間を必要とする応用に対して偏向回路を不適当にする。更に、フライバック電圧が集積回路が拡散されてしまった過程により制限され、且つ従ってその過程制限以上に増大され得ない。満足なフライバック動作が高偏向周波数において必要であり、且つそこでダンピングインピーダンスの有害な影響が最善に補償されない応用において、これらの事実の双方が集積電力回路の使用を無能にする。100Hz応用のような、高偏向周波数に対処しなくてはならないこの種の応用、又はコンピュータ表示グラフィックスを表示するのに適したマルチメディア応用はますます重要になる。これらの応用においては、走査電圧は偏向コイルの抵抗としての普通の領域に留まり、且つインダクタンスは走査期間の間は関連しない。しかしながら、短いフライバック期間の間は、偏向コイルがインダクタンスとして動作するので、高いフライバック供給電圧が必要である。そのような高いフライバック供給電圧においては、フライバック供給電圧と走査供給電圧との間の差が普通よりも非常に大きい。それ故に、これらの応用においては、フライバック動作の劣化へのダンピングインピーダンスの影響が大きい。集積回路の最大許容可能フライバック電圧において、最短可能フライバック時間は、ダンピングインピーダンスの影響に対する最善の補償による満足なフライバック動作によって到達される。最善の補償無しで、走査の開始における走査線間の距離は小さすぎ(小さすぎる補償による上部フォールドオーバー)になり、あるいは走査線間の距離が大きすぎ(大きすぎる補償によるライン間隔)である。
本発明は、ダンピングインピーダンスを通る電流に対して補償するようにフライバック期間の少なくとも最後の部分の間補正電流を発生するために、電流発生回路を直列抵抗又は変換抵抗へ結合することにより、ダンピングインピーダンスの影響の最善の補償に到達する。電流発生回路が直列抵抗へ結合された場合は、ダンピングインピーダンスを通る電流が直列抵抗を通って流れるのを防止するために、補正電流が直列抵抗から迂回される。
電流発生回路が変換抵抗へ結合された場合には、変換抵抗を通る電流を増大するために補正電流は変換抵抗へ供給される。さて、直列抵抗を通る電流は、フライバック供給電圧が切り離される前により高い値へ到達することを許容され、それにより偏向電流の低すぎる値においてフライバック供給電圧の切り離しを防止する。
電流発生回路が集積回路内にない直列抵抗又は変換抵抗へ結合されると言う事実によって、集積回路の外側に電流決定素子を設けることが容易であるから、電流発生回路により発生される補正電流の総量は、偏向コイルのインピーダンスとダンピングインピーダンスとの値により決定されるような需要に適合するように容易に適合され得て、それによりダンピングインピーダンスを通る電流の最善の補償を可能にする。それで、本発明による偏向回路は既知の補償を有する偏向回路が短いフライバック時間の間に満足なフライバック動作に到達できなかった応用において用いられ得る。
従来技術はフライバック供給電圧の切り離しの瞬間を遅延させることにより、ダンピングインピーダンスの影響の一定の補償を与える。この従来技術は、ダンピングインピーダンスを通る電流が、偏向電流の値に影響するのを防止するために、フライバック期間中ダンピングインピーダンスを通って流れる電流を直列抵抗から迂回させない。この従来技術はまた、ダンピングインピーダンスを通る電流により直列抵抗を通って流れる特別電流を補償するために、フライバック期間中変換抵抗を通る特別電流を供給しない。
更に、この従来技術はダンピングインピーダンスを通る電流がフライバック供給電圧の値に依存することを考慮しない。フライバック電圧の値は偏向コイルのインピーダンスにより決められ、且つ公差又は老化により変化する。
請求項6に記載された本発明の一実施例においては、電流決定抵抗が直流電圧とフライバック供給電圧を含んでいる偏向電圧との間へ結合されるので、補正電流はフライバック電圧の値に依存する。
請求項7又は8に記載された本発明の一実施例においては、補正電流の発生の簡単な方法が使用される。これらの実施例は、自動的に、そのスイッチの導通の期間を制御する制御回路を必要とせず、半導体スイッチがフライバック期間の間導通であり、且つ走査期間の間非導通であると言う利点を有している。
請求項9に記載された本発明の一実施例においては、電流発生回路が直列抵抗に並列に結合されている。フライバック期間の少なくとも最後の部分の間、ダンピングインピーダンスによって直列抵抗を通って流れる電流の総量を下げるために、補正電流が直列抵抗から少なくとも部分的に迂回される。
本発明のこれらの及びその他の態様を添付の図面を参照して説明し且つ解明しよう。
図において、
図1は本発明による電流発生回路を有するフレーム偏向回路を示しており、
図2はダンピング抵抗の効果を説明するための波形を示しており、
図3は本発明による電流発生回路を有するもう一つのフレーム偏向回路を示しており、
図4は本発明による電流発生回路を有するもう一つのフレーム偏向回路を示しており、且つ
図5は本発明による電流発生回路の実施例の回路図を示している。
図1は本発明による電流発生回路3を有するフレーム偏向回路Fを示す。基準波形が入力電流Iiとしてフレーム偏向回路Fの入力端子へ印加される。その基準波形はフレーム同期化信号Sfに応答して同期化回路4により発生される。このフレーム偏向回路Fは、駆動回路5、出力増幅器1、ダンピング抵抗Rd、直列抵抗Rs、及び電流発生回路3を具えている。この電流発生回路3は、破線で示された二つの位置の各々又は双方上に存在してもよい。この駆動回路5は差動増幅器5として構成されている。変換抵抗Rcがその差動増幅器5の非反転入力端子へ接続さている。入力電流Iiは変換抵抗Rcの両端に入力電圧Viを生じる。差動増幅器5の非反転入力端子と変換抵抗Rcとの接続点は第1接続点P1として表されている。この差動増幅器5は直列抵抗Rsの第1端部へ接続された反転入力端子、及び出力増幅器1の入力端子へ接続された出力端子を有している。その出力増幅器1は、出力電圧Vaを供給する出力端子、及び正走査供給電圧+Vp、負走査供給電圧−Vp、及びフライバック供給電圧Vf1bを受け取るための供給端子を有している。偏向コイルLfとダンピング抵抗Rdとの並列回路が、出力増幅器1の出力端子と直列抵抗Rsの第1端子との間へ接続されている。直列抵抗Rsの他方の端子は大地電位へ接続されている。ダンピング抵抗Rdと直列抵抗Rsとの接続点は第2接続点P2として表されている。電流発生回路3は、フライバック期間Tfの少なくとも最後の部分の間、直列抵抗Rsからダンピング抵抗Rdを通る電流電流Idの少なくとも一部を迂回させるために、第2接続点P2へ接続されてもよい。電流発生回路3は代わりに、あるいは電流発生回路3もまた、フライバック期間Tfの少なくとも最後の部分の間変換抵抗Rsの両端間の電圧Viを増大するために第1接続点P1へ接続されてもよい。
偏向コイルLfが陰極線管CRT内の少なくとも一つの電子ビームを偏向させるために磁界を発生する。普通の常套手段のように、垂直方向に水平ラインを連続して走査することにより画像が構成される場合には、フレーム偏向は垂直方向における偏向であり得る。いわゆる転置走査による場合のように、水平方向において垂直ラインを連続して走査することにより画像が構成される場合には、フレーム偏向は水平方向における偏向であり得る。本発明による偏向回路はライン走査を発生するためにも用いられ得る。
差動増幅器5の反転入力端子へ第1端部により変換抵抗Rcを接続することも可能である。変換抵抗Rcの第2端部が入力電流Iiを受け取る。差動増幅器5の非反転入力端子が直流電圧を受け取る。電流発生回路3は補正電流Icを供給するために変換抵抗Rcの第2端部へ接続されている。
フレーム偏向回路Fの動作を図2に示された波形に関して解明しよう。
図2Aは、全部時間の関数として、それぞれ、直列抵抗Rsを通る電流Is、偏向電流If、及びダンピング抵抗Rdを通る電流Idの波形を示している。偏向電流Ifは破線により表現されている。図2Bは出力増幅器1の出力電圧Vaを示している。特にフライバック期間の間は、これは単純化された波形である。瞬間t1は走査期間Tsの開始を表している。瞬間t2は走査期間Tsの中間を表している。瞬間t3は走査期間Tsの終端及びフライバック期間Tfの開始を表している。瞬間t4はフライバック期間Tfの終端及び次の走査期間Tsの開始を表している。明確化のかめにフライバック期間Tfの持続期間は誇張された。
走査期間Tsの間は、第1近似において、偏向コイルLfは抵抗として振る舞う。それで、偏向コイルLfの両端間の電圧は、偏向コイルLfを通る実質的に鋸歯状の偏向電流Ifを得るために、実質的に鋸歯状でなくてはならない。走査期間Tsの開始t1において、出力増幅器1の出力電圧Vaは走査供給電圧Vpとほぼ等しく、且つほぼ走査供給電圧Vpが偏向コイルLfの両端間に生じる。走査供給電圧Vpは、偏向電流Ifの所望の最大値を発生するために充分高く、且つ出力増幅器1内の消費を最小限にするために可能なかぎり低くするように選択される。この走査供給電圧Vpの値もまた走査期間中にダンピングインピーダンスRpを通る電流Idを決める。直列抵抗Rsを通る電流Isは、偏向コイルLfを通る偏向電流Ifとダンピング抵抗Rdを通る電流Idとから構成される。差動増幅器5が直列抵抗Rsの両端間のフィードバック電圧Vfを入力電圧Viと比較し、且つフィードバック電圧Vfを可能なかぎり変換抵抗Rcの両端間の入力電圧Viと等しくするような出力電圧Vaの値を供給するように出力増幅器1を制御する。フィードバック電圧Vfもダンピング抵抗Rdを通る電流Idにより決められると言う事実によって、実際の偏向電流Ifはダンピング抵抗Rd無しでの状況と比較して幾らか低い振幅を有している。
フライバック期間Tfの間にフライバク供給電圧Vf1bが偏向コイルLfの両端間に生じる。フライバック期間Tfの間は、第1近似において、偏向コイルLfはインダクタンスとして働く。このフライバック供給電圧Vf1bは短いフライバック期間Tf内に偏向電流Ifの極性を変換できるように、走査供給電圧Vpよりも大きい値を有している。かくして、ダンピング抵抗Rdを通る電流Idは、走査期間Tsの間よりもフライバック期間Tfの間に大きい。フライバック供給電圧Vf1bは、出力増幅器1の入力電流がある値より下に減少した瞬間において、偏向コイルLfから切り離される。フライバック供給電圧の接続と切り離しとを制御するために、出力増幅器への入力電流以外のもう一つの情報を用いることも可能である。一例として、直列抵抗Rsの両端間の電圧Vrが入力電圧Viのフライバック電圧レベルに到達した場合に、フライバック供給電圧が切り離されてもよい。入力電圧Viのフライバック電圧レベルは、電流発生回路3が直列抵抗Rsへ接続された場合に、走査の開始における値であってもよい。出力増幅器1の出力電圧Vaが、正走査供給電圧+Vpの上に上昇した瞬間において、フライバック供給電圧を切り離すこともまた可能である。図2Aにおいては、フライバック供給電圧が切り離されるレベルはIs1により表されている。ダンピング抵抗Rdの両端間の高電圧により起こされる直列抵抗Rsを通る高い特別電流によって、フライバック供給電圧Vf1bの切り離しが偏向電流Ifの比較的低い値において活性化される。それで、フライバック期間Tfの終端t4における偏向コイルLfを通る偏向電流Ifの値は、走査期間Tsの開始t1において望まれるような偏向電流Ifの総量よりも低い。次のフレーム走査を開始する前に、フライバック期間Tfの終端t4における偏向電流Ifの低すぎる総量は走査期間Tsの開始t4において望まれるような偏向電流Ifのより高い総量へ増加しなくてはならない。この遷移が低い走査供給電圧Vpにより実行されねばならず、且つ従ってフライバックがその高いフライバック供給電圧Vf1bを完全に実行され得る場合におけるよるももっと大幅に多くの時間を要する。フライバック期間Tfの間にダンピング抵抗の影響を強調するために、瞬間t1の前のフライバック期間Tfの間にフライバック供給電圧Vf1bが利用できないこと、及びフライバック期間Tfが偏向電流Ifの所望の振幅を得るために充分長いことが仮定される。フライバック供給電圧Vf1bが短いフライバック期間Tfを得るためにその間接続される、瞬間t3とt4との間のフライバック期間Tfに対して、これは対照的である。
本発明によるフレーム偏向回路Fは、ダンピングインピーダンスRdを通る電流Idを補償するために、フライバック期間Ifの少なくとも最後の部分の間補正電流Icを発生するために、電流発生回路3を直列抵抗Rsと変換抵抗Rcとの双方又はいずれか一方へ結合することにより、この問題点を解決する。電流発生回路3が直列抵抗Rsへ接続さる場合には、ダイピングインピーダンスRdを通る電流Idが直列抵抗Rsを通って流れるのを防止するために、補正電流Icが直列抵抗Rsから迂回される。電流発生回路3が変換抵抗Rcへ結合される場合には、補正電流Icが変換抵抗Rcの両端間の入力電圧Viを増大する。さて、直列抵抗Rsを通る電流はフライバック供給電圧Vf1bが切り離される前により高い値に到達することを許容され、それにより偏向電流Ifの低すぎる値においてフライバック供給電圧Vf1bの切り離しを防止する。
図3は本発明による電流発生回路3を有するもう一つのフレーム偏向回路を示している。このフレーム偏向回路はブリッジ形状に配設された第1及び第2出力増幅器1、2を具えている。それらの出力増幅器1、2の各々が走査供給電圧Vpを受け取る。第1出力増幅器1は電圧Vaを供給する出力端子を有し、第2出力増幅器2は電圧Vbを供給する出力端子を有している。偏向コイルLfと直列抵抗Rsとの直列回路が第1出力増幅器1の出力端子と第2出力増幅器2の出力端子との間に接続されている。ダンピング抵抗Rdが偏向コイルLfと並列に配設されている。フライバック供給電圧Vf1bが第1出力増幅器1の出力端子へ電界効果トランジスタT1を介して加えられる。この電界効果トランジスタT1がフライバック期間Tfの間偏向コイルLfへフライバック供給電圧Vf1bを接続する。この電界効果トランジスタT1は出力増幅器内に一体化されてもよい。駆動回路5が、第1電界効果トランジスタT2、第2電界効果トランジスタT3、及び電流源Isを具えている差動増幅器5により構成されている。第1電界効果トランジスタT2のソースは第2電界効果トランジスタT3のソースへ、及び電流源Isの一端へ接続されている。電流源Isの他端は走査供給電圧Vpへ接続されている。第1電界効果トランジスタT2のゲートは偏向コイルLfと直列抵抗Rsとの接続点へ接続されている。この接続点は別に第2接続点P2と呼ばれる。第2電界効果トランジスタT3のゲートは変換抵抗Rcを介して第2出力増幅器の出力端子へ接続され、且つ入力電流Iiを受け取る。第1及び第2電界効果トランジスタT2、T3のゲートが差動増幅器5の第1及び第2入力端子を構成している。第2電界効果トランジスタT3のゲートと変換抵抗Rcとの接続点は更に接続点P1とも呼ばれる。第1電界効果トランジスタT2のドレインが第1出力増幅器1の入力端子へ接続されている。第2電界効果トランジスタT3のドレインが第2出力増幅器2の入力端子へ接続されている。第1及び第2電界効果トランジスタT2、T3のドレインは差動増幅器5の出力端子を構成している。電流発生回路3は第1又は第2接続点P1、P2へ接続されている。
このフレーム偏向回路Fは次のように動作する。入力電流Iiが変換抵抗Rcの両端間に基準電圧Vrを生じる。直列抵抗Rsを通る電流Isがその直列抵抗Rsの両端間に電圧Vsを生じる。差動増幅器5がそれの入力端子間に電圧Vsと基準電圧Vrとの合計を受け取り、且つこの合計が零に保たれるように、第1及び第2出力増幅器1、2を駆動するために差動増幅器の出力端子において電流を供給する。この方法において、出力増幅器1、2は基準電圧Vrと等しい直列抵抗Rsの両端間の電圧Vsを得るために、出力電圧Va、Vbを供給するように制御される。先に説明されたのと同じように、フライバック供給電圧Vf1bの値が走査供給電圧Vpの値よりも大きいので、ダンピング抵抗Rdを通る電流Idは走査期間Tsの開始におけるよりもフライバック期間Tfの終端において大きい。電流発生回路3が第1接続点P1へ接続されている場合には、フライバック期間Tfの少なくとも最後の部分の間、基準電圧Vrを増大するために入力電流Iiへ加えるための補正電流Icを電流発生回路が発生する。電流発生回路3が第2接続点P2へ接続されている場合には、フライバック期間の少なくとも最後の部分の間、電流発生回路が補正電流Icを直列抵抗Rsから迂回させる。
変換抵抗Rcもまた差動増幅器5の第1入力端子と第2接続点P2との間に配設されてもよいことは明らかである。今や、入力電流Iiが差動増幅器5の第1入力端子へ供給される。この場合においては、変換抵抗Rcの値は、それを通って流れる入力電流Iiが直列抵抗Rsの両端間の電圧Vsが大きすぎるのを妨害するのを防ぐために充分大きくなくてはならない。この場合には、入力電流Iiの極性が、直列抵抗Rsの両端間の電圧に対して逆極性で変換抵抗Rcの両端間の電圧を得るために、差動増幅器5の第1入力端子からの電流を打ち消すように選ばれねばならない。
上述の二つの実施例に関して、一方で偏向コイルLfと他方で直列抵抗へ結合された変換抵抗Rcと差動増幅器5とを有する直列抵抗Rsとの位置を交換することも可能である。差動増幅器5はその時フライバック供給電圧Vf1bを打ち消すことができねばならない。
変換抵抗Rcを通る入力電流Iiは、入力バッファの差動入力端子間で入力電圧を受け取り、且つ変換抵抗Rcの両端間に差動電圧を発生するために変換抵抗Rcの両端間に接続された2個の出力端子を有する、入力バッファにより引き起こされてもよい。変換抵抗Rcの一端が出力増幅器1、2のうちの一方の出力端子へ接続された場合には、そのバッファは単一変換器に対する差動装置により置き換えられ得る。単一出力電圧を発生するこの単一変換器に対する差動装置は変換抵抗Rcの他端へ接続した。そのような単一出力変換器はバッファよりも簡単な構造を有する。
図4は本発明による電流発生回路3を有するもう一つのフレーム偏向回路を示している。このフレーム偏向回路はフレーム偏向コイルLfと直列に配置された直列抵抗Rsを具えている。直列抵抗Rsと偏向コイルLfとの接続点は第2接続点P2として表されている。ダンピング抵抗Rdが偏向コイルLfと並列に配設されている。このフレーム偏向回路は更に、第1出力増幅器1、第2出力増幅器2、第1電圧‐電流変換器8及び第2電圧‐電流変換器6を含んでいる集積電力回路を具えている。第1及び第2電圧‐電流変換器8、6が駆動回路5を構成する。偏向コイルLfと直列抵抗Rsとの直列回路が、偏向コイルLfを通る偏向電流Ifを発生するようにブリッジ形状で駆動されるために、第1出力増幅器1の出力端子と第2出力増幅器2の出力端子との間へ接続されている。第1出力増幅器1が出力電圧Vaを供給し、第2出力増幅器2が出力電圧Vbを供給している。直列抵抗Rsの両端間に電圧Vsが発生され、その電圧は偏向コイルLfを通る偏向電流Ifとダンピング抵抗Rdを通る電流Idとの合計と対応している。直列抵抗Rsの両端間の電圧Vsは、第1及び第2電流出力端子を有する第1電圧‐電流変換器8により感知される。フィードバックを与えるために、第1電流出力端子が第1出力増幅器1の入力端子へ接続され、且つ第2電流出力端子が第2出力増幅器2の入力端子へ接続されている。第2電圧‐電流変換器6は変換抵抗Rcの入力端子の両端間に生じる入力波形を受け取るための2個の入力端子を有している。この入力波形は変換抵抗Rcを通る電流Iiを供給するバッファにより発生されてもよい。その第2電圧‐電流変換器6は第1及び第2電流出力端子を有している。第1電流出力端子は第1出力増幅器1の入力端子へ接続され、且つ第2電流出力端子は第2出力増幅器2の入力端子へ接続されている。第1及び第2電圧‐電流変換器8、6は同じである。相互接続されている第1及び第2電圧‐電流変換器8、6の電流出力端子は、逆極性を有する出力電流を供給する。この方法で、第1及び第2出力増幅器1、2の出力電圧は、直列抵抗Rsと変換抵抗Rcとの両端間の電圧が実質的に等しいように制御される。電流発生回路3は直列抵抗Rsから電流を迂回させるために第2接続点P2へ接続されてもよい。この電流発生回路は代わりに、あるいはこの電流発生回路もまた、第2電圧‐電流変換器6の入力端子のうちの一つへ第1接続点P1において接続されてもよい。
図5は本発明による電流発生回路3の実施例の回路図を示している。
図5A〜5Dに示された実施例は接続点Pへ供給される電流Iを発生する。この点Pは電流発生手段3と変換抵抗Rcとの接続点を表す第1接続点P1、又は電流発生手段3と直列抵抗Rsとの接続点を表す第2接続点P2であってもよい。この場合には、電流Iは補正電流Icである。その電流Iは図5Eに示されたように電流ミラーの入力端子P3への基準電流Irefとして供給されてもまたよい。
図1に示されたフレーム偏向回路においては、電流発生回路3が変換抵抗Rcの両端間の電圧Viを増大するために、第1接続点P1へ補正電流Icを供給する。電流発生回路3が変換抵抗Rcへ他の方法で接続された場合には、補正電流Icの方向は補正抵抗Rcの両端間の電圧を増大するように選択されねばならない。電流発生回路3が、図1に示されたように、第2接続点P2へ接続された場合には、その補正電流Icは直列抵抗RsからダンピングインピーダンスRdを通って流れる電流Idを迂回させるために、直列抵抗Rsから打ち消されねばならない。偏向コイルLfと直列抵抗Rsとの位置が交換された場合には、偏向コイルLfと直列抵抗Rsとの接続点へまだ接続されている補正回路3が、ダンピングインピーダンスRdを通る電流Idが直列抵抗Rsを通って流れないように、直列抵抗Rsへ補正電流Icを供給しなくてはならない。
図3によるフレーム偏向回路においては、二つの可能な補正回路3の位置が示されている。補正電流Icの方向は矢印で示されている。図1と関連して記載されのと同じ方法で、電流発生回路3は変換抵抗Rc又は直列抵抗Rsへ他の方法で接続されてもよい。補正電流Icの方向は変換抵抗Rcの両端間の電圧Viを増大するように、又はダンピングインピーダンスRdを通って流れる電流Idが直列抵抗Rsを通って流れることを防止するように選択されねばならない。
図4によるフレーム偏向回路においては、図3に関連して上述されたのと同じ注意が有効である。
図5Aは電流決定抵抗R1と半導体スイッチSとの直列回路を示している。この直列回路は電圧Vdを受け取り且つ半導体スイッチSの導通期間の間接続点Pへ電流Iを供給する。半導体スイッチSの制御入力端子が制御信号C2を受け取り、その制御信号が半導体スイッチSに少なくともフライバック期間Tfの最後の部分の間導通させる。電流Iは電圧Vdと電流決定抵抗R1との値に依存する。その電圧Vdは所望の方向に電流Iを供給するように選択されねばならない。
図5Bは、電圧Vdが直列抵抗Rsへ接続されない偏向コイルLfの端部において偏向電圧Va、Vbであるように選択されることで図5Aと異なっている。この方法においては電流Iはフライバック電圧Vf1bに依存する。
図5Cにおいては、半導体スイッチSがpnpトランジスタT6であり、そのトランジスタは電流決定抵抗R1を介して出力増幅器1の出力端子において電圧Vaへ接続されたエミッタを有している。このpnpトランジスタT6のベースは、そのpnpトランジスタT6が、偏向電圧Vaがその間高フライバック供給電圧Vf1bと実質的に等しい、フライバック期間Tfの間導通するように選択された、直流電圧へ接続される。このpnpトランジスタT6のコレクタが電流Iを供給する。
図5Dは、pnpトランジスタT6がツェナーダイオードD1により置き換えられたことで図5Cと異なっている。このツェナーダイオードD1のアノードは供給電圧が出力電圧Vaである場合に接続点Pに向かって向けられる。電流Iが打ち消されねばならない状況においては、第1出力増幅器1の出力電圧Vaは第2出力増幅器2の出力電圧Vbにより置き換えられねばならぬこと、及びツェナーダイオードD1の方向が変えられねばことは明らかである。
図5Eは、双方ともnpn型の第1トランジスタT4と第2トランジスタT5とによる電流ミラー、及びpnp型の第3トランジスタT6を具えている、電流発生回路3を示している。第1トランジスタT4のベースとコレクタとは相互接続されている。第1トランジスタT4のベースは第2トランジスタT5のベースへ接続されている。第1及び第2トランジスタT4、T5のエミッタは同じ電圧へ接続されており、その電圧は図5Eにおいては接地電位である。第2トランジスタT5のコレクタは補正電流Icを供給するために第1又は第2接続点P1、P2へ接続されている。第3トランジスタT6のエミッタが接続点P3において基準電流Irefを受け取る。第3トランジスタT6は走査供給電圧Vp又はあらゆる他の適切な一定電圧へ接続されたベース、及び第1トランジスタT4のコレクタへ接続されたコレクタを有している。第1トランジスタT4を通る電流は基準電流Irefにより決められる。この基準電流Irefは補正電流Icを得るために第1及び第2トランジスタT4、T5により反射される。第2出力増幅器2の出力電圧Vbによる場合であり得るように、走査供給電圧Vpよりも低い適切な電圧及び第1又は第2接続点P1、P2上の電圧へ第1及び第2トランジスタT4、T5のエミッタを接続することもまた可能である。基準電流Irefは図5A〜5Dに示された方法のいずれかで発生され得る。
図5Fは、抵抗R1と半導体スイッチSとの直列回路を具え、そのためにこの直列回路が直列抵抗Rsと並列に設置される電流発生回路3を示している。半導体スイッチSの制御入力端子が、この半導体スイッチSに少なくともフライバック期間Tfの最後の部分の間導通させる制御信号C2を受け取る。
本発明が好適な実施例と関連して記載されてきたが、上述された概略の原理内でそれの修正がこの技術に熟達した人々には明らかであり、且つ従って本発明がその好適な実施例に対して制限されず、そのような修正を包含するように意図されたことは理解されるであろう。以下の請求項内のあらゆる参照符号はそれらの請求項を制限すると解釈されるべきではない。
Claims (11)
- 偏向コイルを通る偏向電流を発生して陰極線管内の電子ビームを偏向させる偏向回路であって、前記偏向電流が走査期間及びフライバック期間を有し、前記偏向回路が、
前記偏向コイルと直列に配置され、前記偏向電流に関連するフィードバック電圧を発生するための直列抵抗と、
前記偏向コイルと並列に配置されたダンピングインピーダンスと、
前記直列抵抗に結合されて前記フィードバック電圧を受け取る入力端子を有する駆動回路とを具えて、前記駆動回路がさらに、入力波形を受け取るための変換抵抗に結合され、前記駆動回路が、前記偏向コイルと前記直列抵抗との直列配置に結合された出力を有し、前記駆動回路が、前記入力波形と前記フィードバック電圧との差に応じた偏向電流を発生し、
前記偏向回路がさらに、前記フライバック期間中に補正電流を発生する電流発生手段を具えている偏向回路において、
前記電流発生手段が、前記直列抵抗及び/または前記変換抵抗に結合されて、これにより、前記補正電流が前記フライバック期間の少なくとも最後の部分に活性化されることを特徴とする偏向回路。 - 前記電流発生手段が、前記フライバック期間の少なくとも最後の部分に、前記変換抵抗を通る電流を増大させるための補正電流を前記変換抵抗に供給すべく構成されていることを特徴とする請求項1に記載の偏向回路。
- 前記電流発生手段が、前記フライバック期間の少なくとも最後の部分に、前記補正電流を前記直列抵抗から分流させるべく構成されていることを特徴とする請求項1に記載の偏向回路。
- 前記電流発生手段が、基準電流を受け取る入力、及び前記基準電流に比例した補正電流を供給する出力を有する電流ミラーを具えていることを特徴とする請求項1記載の偏向回路。
- 前記電流発生手段が、
電流測定インピーダンスと半導体スイッチとの直列配置を具え、前記半導体スイッチが、電圧源と前記変換抵抗との間、または前記電圧源と前記直列抵抗との間、あるいは前記電圧源と前記電流ミラーの入力との間に結合され、
前記電流発生手段がさらに、前記半導体スイッチに結合された制御回路を具え、該制御回路が、前記フライバック期間に関連するタイミング情報を受け取り、前記フライバック期間の少なくとも最後の部分に前記半導体スイッチを導通状態にする
ことを特徴とする請求項1記載の偏向回路。 - 前記偏向回路がさらに、前記フライバック期間中にフライバック電圧源を前記駆動回路の出力に接続する手段を具え、前記電圧源が、前記偏向コイルの前記直列抵抗に結合されていない方の端における偏向電圧によって構成されることを特徴とする請求項5に記載の偏向回路。
- 前記偏向回路がさらに、前記フライバック期間中にフライバック電圧源を前記駆動回路の出力に接続する手段を具え、前記電流発生手段が、制御電極を有するpnp型のトランジスタ、及び電流測定インピーダンスと直列に配置された主電流路を具え、前記トランジスタのエミッタが、前記電流測定インピーダンス経由で前記偏向コイルの前記直列抵抗に結合されていない方の端に結合され、前記トランジスタのコレクタが、前記変換抵抗または前記直列抵抗あるいは前記電流ミラーの入力に結合されて、これにより前記制御電極が、前記フライバック期間中には前記トランジスタを導通状態にして前記走査期間中には前記トランジスタを非導通状態にするための直流電圧を受け取ることを特徴とする請求項1〜4のいずれかに記載の偏向回路。
- 前記偏向回路がさらに、前記フライバック期間中にフライバック電圧源を前記駆動回路の出力に接続する手段を具え、前記電流発生手段が、電流測定インピーダンスと直列に配置されたツェナーダイオードを具え、前記直列配置が、前記偏向コイルの前記直列抵抗に結合されていない方の端と、前記変換抵抗または前記直列抵抗あるいは前記電流ミラーの入力との間に結合されて、これにより、前記フライバック期間中には前記ツェナーダイオードが導通状態であり前記走査期間中には前記ツェナーダイオードが非導通状態であることを特徴とする請求項1に記載の偏向回路。
- 前記電流発生手段が、
半導体スイッチと電流測定インピーダンスとの直列配置を具え、前記電流測定インピーダンスが、前記直列抵抗に並列結合されて前記直列抵抗から前記補正電流を分流させ、
前記電流発生手段がさらに、前記半導体スイッチに結合された制御回路を具え、該制御回路が、前記フライバック期間に関連する情報を受け取り、前記半導体スイッチを前記フライバック期間の少なくとも最後の部分に導通状態にする
ことを特徴とする請求項3に記載の偏向回路。 - 前記駆動回路が第2の出力を有し、前記偏向コイルと前記直列抵抗との直列配置が、前記駆動回路の請求項1に記載の出力と前記第2の出力との間に結合され、前記直列配置がブリッジモードで駆動されることを特徴とする請求項1記載の偏向回路。
- 画像表示装置が、
偏向コイルを有する陰極線管と、
前記偏向コイルを通る偏向電流を発生して前記陰極線管内の電子ビームを偏向させる偏向回路とを具えて、前記偏向電流が走査期間及びフライバック期間を有し、前記偏向回路が、
前記偏向コイルと直列に配置され、前記偏向電流に関連するフィードバック電圧を発生するための直列抵抗と、
前記偏向コイルと並列に配置されたダンピングインピーダンスと、
前記直列抵抗に結合されて前記フィードバック電圧を受け取る入力端子を有する駆動回路とを具え、該駆動回路がさらに、入力波形を受け取るための変換抵抗に結合され、前記駆動回路が、前記偏向コイルと前記直列抵抗との直列配置に結合された出力を有し、前記駆動回路が、前記入力波形と前記フィードバック電圧との差に応じた偏向電流を発生し、
前記偏向回路がさらに、前記フライバック期間中に補正電流を発生する電流発生手段を具えている画像表示装置において、
前記電流発生手段が前記直列抵抗及び/または前記変換抵抗に結合されて、これにより、前記補正電流が前記フライバック期間の少なくとも最後の部分に活性化されることを特徴とする画像表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96202856 | 1996-10-14 | ||
EP96202856.9 | 1996-10-14 | ||
PCT/IB1997/001065 WO1998017054A1 (en) | 1996-10-14 | 1997-09-08 | Deflection with damping impedance compensation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002515206A JP2002515206A (ja) | 2002-05-21 |
JP2002515206A5 JP2002515206A5 (ja) | 2005-06-16 |
JP3776129B2 true JP3776129B2 (ja) | 2006-05-17 |
Family
ID=8224491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51812598A Expired - Fee Related JP3776129B2 (ja) | 1996-10-14 | 1997-09-08 | ダンピングインピーダンス補償付き偏向回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5969487A (ja) |
EP (1) | EP0870399B1 (ja) |
JP (1) | JP3776129B2 (ja) |
KR (1) | KR100476360B1 (ja) |
DE (1) | DE69720187T2 (ja) |
MY (1) | MY116986A (ja) |
WO (1) | WO1998017054A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19944397A1 (de) * | 1999-09-16 | 2001-03-22 | Philips Corp Intellectual Pty | Anordnung zur Auskopplung eines Auskoppelstroms aus einem Laststrom und zur Gewinnung einer Regelgrösse zur Steuerung des Laststroms |
JP5040757B2 (ja) * | 2008-03-19 | 2012-10-03 | 株式会社島津製作所 | 荷電粒子線走査装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3646393A (en) * | 1969-09-10 | 1972-02-29 | Sarkes Tarzian | Linear sawtooth scan generator utilizing negative feedback and miller integration |
US4603282A (en) * | 1984-04-19 | 1986-07-29 | Magnavox Government And Industrial Electronics Company | Amplifier dissipation divertor circuit |
DE3440024A1 (de) * | 1984-11-02 | 1986-05-07 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung fuer die vertikalablenkung von elektronenstrahlen in fernsehbildroehren |
IT1215243B (it) * | 1985-03-05 | 1990-01-31 | Ates Componenti Elettron | Circuito di comando con compensazione delle variazioni di tensione anodica per stadio di deflessione verticale per televisore. |
US4677352A (en) * | 1985-06-17 | 1987-06-30 | Allied Corporation | High speed flyback circuit for magnetic yoke |
NL8503101A (nl) * | 1985-11-12 | 1987-06-01 | Philips Nv | Rasterafbuigschakeling voor toepassing in een beeldweergeefinrichting. |
US4645987A (en) * | 1985-12-12 | 1987-02-24 | Zenith Electronics Corporation | Vertical compensation circuit utilizing variable gain amplifier |
JP2523808B2 (ja) * | 1988-08-26 | 1996-08-14 | 株式会社日立製作所 | 水平s字歪み補正回路 |
DE3831239A1 (de) * | 1988-09-14 | 1990-03-22 | Thomson Brandt Gmbh | Ablenkschaltung fuer fernsehbildroehre |
JPH0339969U (ja) * | 1989-08-30 | 1991-04-17 | ||
US5369341A (en) * | 1992-12-11 | 1994-11-29 | Thomson Consumer Electronics, Inc. | Vertical retrace with zoom and centered fast retrace |
JP3308642B2 (ja) * | 1993-04-20 | 2002-07-29 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | 垂直偏向波形発生装置 |
JPH09252416A (ja) * | 1996-03-15 | 1997-09-22 | Nec Corp | Crt−プロジェクタの垂直偏向極性切替回路 |
-
1997
- 1997-09-08 EP EP97936826A patent/EP0870399B1/en not_active Expired - Lifetime
- 1997-09-08 JP JP51812598A patent/JP3776129B2/ja not_active Expired - Fee Related
- 1997-09-08 WO PCT/IB1997/001065 patent/WO1998017054A1/en active IP Right Grant
- 1997-09-08 KR KR10-1998-0704477A patent/KR100476360B1/ko not_active IP Right Cessation
- 1997-09-08 DE DE69720187T patent/DE69720187T2/de not_active Expired - Lifetime
- 1997-09-30 US US08/941,642 patent/US5969487A/en not_active Expired - Lifetime
- 1997-10-10 MY MYPI97004767A patent/MY116986A/en unknown
Also Published As
Publication number | Publication date |
---|---|
MY116986A (en) | 2004-04-30 |
JP2002515206A (ja) | 2002-05-21 |
EP0870399B1 (en) | 2003-03-26 |
DE69720187T2 (de) | 2003-11-27 |
US5969487A (en) | 1999-10-19 |
WO1998017054A1 (en) | 1998-04-23 |
EP0870399A1 (en) | 1998-10-14 |
KR19990072145A (ko) | 1999-09-27 |
KR100476360B1 (ko) | 2005-06-16 |
DE69720187D1 (de) | 2003-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4707640A (en) | Horizontal deflection output circuit | |
JP3617669B2 (ja) | テレビジョン偏向装置 | |
CA2005610C (en) | Dual power source output amplifier | |
JP3776129B2 (ja) | ダンピングインピーダンス補償付き偏向回路 | |
KR100688133B1 (ko) | 동적 초점 전압 진폭 제어기 | |
EP0870400B1 (en) | Deflection with low offset | |
US5596249A (en) | Horizontal output circuit | |
JP2000098952A (ja) | 多モ―ド動的ビ―ムランディング補正回路 | |
US4238714A (en) | Horizontal deflection output circuit | |
KR20010080642A (ko) | 라인 편향 회로, 동적 s 수정 회로, 디스플레이 장치 | |
JP3370856B2 (ja) | ダイナミックフォーカス補正回路 | |
US6262898B1 (en) | Circuit for driving a switching transistor | |
JPS62117475A (ja) | フイ−ルド偏向回路 | |
CA1283478C (en) | Vertical deflection current generator | |
KR0138365B1 (ko) | 출력회로 | |
US6555976B2 (en) | East-west distortion correction | |
JP2002369028A (ja) | 動的フォーカス電圧振幅制御装置 | |
JPH11341298A (ja) | 水平偏向回路 | |
JPH01286577A (ja) | テレビジョン装置の電源 | |
KR960002697B1 (ko) | 칼라티브이의 클램프 보상회로 | |
KR800000117B1 (ko) | 파형 발생 회로 | |
JP2773633B2 (ja) | フォーカス電圧可変回路 | |
JPH07274031A (ja) | 水平偏向高圧発生回路 | |
US6087789A (en) | Hybrid bridge magnetic deflection amplifier | |
JPH01318465A (ja) | 画面歪み補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |