KR100491230B1 - 다이오드변조기및이를포함하는화상디스플레이장치 - Google Patents

Abstract

본 발명은 실질적으로 상이한 라인 스캔폭에서 수상관(CRT)의 라인 스캐닝의 S-선형성 에러에 대해 허용가능한 S-보정을 제공하도록 채택되는 다이오드 변조기 회로를 제공한다. 공지된 다이오드 변조기는 두 개의 루프를 포함한다. 제 1 루프는 라인 편향 코일(LD) 및 S-캐패시터(CS)의 직렬 배열체를 포함하며, 이 직렬 배열체는 제 1 플라이백 캐패시터(CF1) 및 제 1 다이오드(D1)와 병렬로 배열된다. 제 2 루프는 제 2 플라이백 캐패시터(CF2) 및 제 2 다이오드(D2)와 병렬로 배열되는 변조기 코일(LB)을 포함한다. 이 두 개의 루프는 직렬로 배열된다. 라인 편향 전류(Id)와, 변조기 코일(LB)을 통해 흐르는 변조기 전류(Ib)가 서로 반대 방향으로 흐르는 공통 경로내에 내부-핀쿠션 캐패시터(CSM)가 배열된다. S-보정의 양은 S-보정 캐패시터(SC) 및 내부-핀쿠션 캐패시터(CSM)에 따라 달라진다. S-캐패시터(CS)는 본 발명에 따른 다이오드 변조기에서 생략하였다. 이런 식으로 하여, 다이오드 변조기가 평형 상태에 있을 경우, 공통 경로에 흐르는 공통 전류(Im)가 제로이기 때문에, 최소 스캔폭에서 수행되는 S-보정의 양은 제로로 될 것이다. 따라서, 본 발명에 따른 다이오드 변조기는, 작은 스캔폭에서 수행되는 S-보정의 양을 감소시키기 위해, 부가적인 캐패시터(CS2)와, 부가적인 캐패시터(CS2)를 활성화시키기 위한 사이리스터 스위칭 회로(T)를 필요로 하지 않으면서, 작은 스캔폭에서 매우 작은 양의 S-보정이 수행될 것을 요구하는 수상관(CRT)에 잘 대처할 수 있다. 본 발명은, 16/9 종횡비를 갖는 디스플레이 튜브상의 16/9 및 4/3 스캔폭 사이의 연속적인 줌이 간단한 방식으로 수행되어야 할 경우 특히 유용하다.

Description

다이오드 변조기 및 이를 포함하는 화상 디스플레이 장치{DIODE MODULATOR GENERATING A LINE S-CORRECTION}

본 발명은 라인 S-보정을 하는 라인 스캐닝을 획득하기 위한 다이오드 변조기에 관한 것이다. 또한, 본 발명은 이러한 다이오드 변조기를 구비하는 화상 디스플레이 장치에 관한 것이다.

1995년 9월 20일자의 사전 공개되지 않은 프랑스 특허 제 9511035 호 및 이에 대응하는 임의의 출원물에는, 두 개의 서로 다른 라인 편향 진폭에서 허용가능한 적당한 라인 S-보정을 발생시키는 회로가 개시되어 있다. 이 프랑스 특허에는, S- 캐패시터, 부가적인 S-캐패시턴스, 및 사이리스터를 구비하는 다이오드 변조 회로가 개시되어 있다. 이 사이리스터는, 16/9의 종횡비를 갖는 화상 스크린상에 디스플레이되는 4/3의 종횡비를 갖는 텔레비전 이미지의 S-보정을 실행하기 위해 부가적인 S-캐패시턴스를 활성화시키거나 또는 비활성화시킨다. 이러한 방식으로, 각각 4/3 및 16/9의 종횡비를 갖는 라인 스캔폭에 대응하는 라인 스캐닝 전류의 두 개의 값으로 라인 방향으로 허용가능한 S-보정을 행하는 것이 가능하다.

프랑스 특허 제 9511035 호에 개시된 회로에는, 두 개의 스캔폭에서 허용가능한 S-보정을 행하기 위해서는 많은 부가적인 구성 요소가 요구된다는 단점이 있다. 이는 비용이 많이 들며, 이들 부가적인 구성 요소는 고전압 및 대전류 환경에서 사용되기 때문에, 신뢰성이 저하된다. 또한, 수행된 S-보정은 거의 4/3 및 16/9의 스캔폭일 때에만 적합하다.

본 발명의 목적은, 라인 S-보정을 행하는 간단하고 경제적인 회로를 제공하는 것이다.

이를 위해, 본 발명의 제 1 관점은 청구항 1에서 정의한 바와 같은 다이오드 변조 회로를 제공하는 것이다.

본 발명의 제 2 관점은 청구항 8에서 정의한 바와 같은 화상 디스플레이 장치를 제공하는 것이다.

바람직한 실시예는 특허청구범위의 종속항에서 정의된다.

수상관(a pitcure tube)은 풀 스캔폭(full scan width)에서는 소정의 양의 S-보정을 필요로 하지만, 더 작은 스캔폭에서는 더 작은 양의 S-보정을 필요로 한다. 수상관 스크린이 편평할수록, 두 개의 상이한 스캔폭에서 요구되는 S-보정의 양의 차이가 커진다. 편평한 수상관의 예로서, 필립스사(Philips)의 와이드-스크린 수상관 W66ESF002X13을 들 수 있는데, 이는 4/3 스캔폭에 대한 S-보정의 양이, 풀 또는 16/9 스캔폭에서 수행되는 S-보정의 양보다 훨씬 적을 것을 요구한다.

프랑스 특허 제 9511035 호에 개시된 회로는 16/9의 스캔폭에서 정확한 양의 S-보정을 수행하는 것을 목적으로 한다. 4/3 스캔에서 수행되는 S-보정의 양은 너무 많은 것처럼 보인다. 따라서, 4/3 스캔폭에서 수행되는 S-보정의 양을 줄이기 위해 사이리스터를 사용하여 부가적인 S-캐패시턴스를 활성화시킨다.

본 발명은, 라인 편향 코일과 직렬로 접속된 S-보정 캐패시터를 생략할 수 있으며, 이로 인해, 두 개의 실질적으로 상이한 스캔폭에서 정확한 양의 S-보정을 수행하기 위해 부가적인 S-캐패시턴스 및 사이리스터 회로 모두 필요로 하지 않는다는 인식에 근거하고 있다. S-보정 캐패시터를 생략하고, 다이오드 변조기의 그 밖의 다른 구성 요소의 적절한 값을 결정함으로써, 소정의 스캔폭(예를 들어, 16/9)에서 수행되는 S-보정의 양과, 더 작은 스캔폭(예를 들어, 4/3)에서 수행되는 S-보정의 양 사이의 더 큰 차이를 획득하는 것이 가능하게 된다. 이는 도면에 대한 설명으로부터 명백해질 것이다. 이하, 전반적인 사항에 대해 설명하기로 한다.

프랑스 특허 제 9511035 호에 개시된 다이오드 변조기는 두 개의 루프를 포함한다. 제 1 루프는 라인 편향 코일과 S-캐패시터의 직렬 배열체를 포함하며, 이 직렬 배열체는 제 1 플라이백 캐패시터(flyback capacitor) 및 제 1 다이오드와 병렬로 접속된다. 제 2 루프는 제 2 플라이백 캐패시터 및 제 2 다이오드와 병렬로 접속되는 변조기 코일을 포함한다. 두 개의 루프는 직렬로 배열된다. 반도체 스위치는 이 두 루프의 직렬 배열체와 병렬로 배열된다. 두 개의 루프 모두에서, 각 코일 및 플라이백 캐패시터는 라인 플라이백을 얻기 위해 라인 플라이백 기간 동안 공진하고 있다. 라인 스캔 기간 동안, 다이오드 및/또는 반도체 스위치는 각 코일을 통해 실질적으로 톱니파 형상인 전류를 생성하기 위해 각 루프에 걸리는 일정한 전압을 획득하도록 도통되고 있다. 실질적으로 톱니파 형상인 라인 편향 전류로 인해 S- 캐패시터에 실질적으로 포물선 형상인 전압이 걸리게 된다. 이 전압은 라인 편향 전류의 S-보정을 유발한다. 변조기 코일을 통해 흐르는 라인 편향 전류 및 변조기 전류는, 플라이백 캐패시터 및 다이오드의 두 개의 병렬 배열체의 접합부로의 공통 경로를 통해 공통 전류로서 흐른다. 라인 편향 전류 및 변조기 전류는, 공통 경로에 배열되는 내부-핀쿠션 캐패시터를 통해 반대 방향으로 흐른다. 최소 라인 스캔폭에서, 다이오드 변조기는 평형 상태에 있으며, 공통 전류는 0이다. S-보정의 양은 최소 라인 스캔 전류 및 S-캐패시터의 값에 따라 달라진다. 최소 라인 스캔폭에서, 최대 전압은 라인 편향 코일에서 발생되며, 변조기 코일에 걸리는 전압은 0이다. S-캐패시터를 통해 흐르는 전류와, 내부-핀쿠션 캐패시터를 통해 흐르는 전류는 최대 라인 스캔 전류와 동일하다. S-보정의 양은 최대 라인 스캔 전류와, S-캐패시터의 직렬 캐패시턴스의 값과, 내부-핀쿠션 캐패시터에 따라 달라지며, 이에 따라 최소 라인 스캔 진폭에서 수행되는 S-보정의 양보다 더 크게 될 것이다. 최소 스캔폭에서 수행되는 S-보정의 양이 사용된 수상관의 요구 사항을 수용하기에 충분히 작지 않을 때, 부가적인 S-캐패시터가 활성화된다.

본 발명에 따른 다이오드 변조기에서, S-캐패시터 및 부가적인 S-캐패시터 모두가 생략되었다. 이러한 방식으로, 다이오드 변조기가 평형 상태에 있을 경우 공통 전류가 0이 되기 때문에, 최소 스캔폭에서 수행되는 S-보정의 양은 0으로 될 것이다. 따라서, 본 발명에 따른 다이오드 변조기는 작은 스캔폭에서 매우 작은 양의 S-보정이 수행될 것을 요구하는 수상관에 잘 대처할 수 있다. 작은 스캔폭에서 수행되는 S-보정의 양을 작게 하기 위해, 부가적인 캐패시터와, 부가적인 캐패시터를 활성화시키기 위한 사이리스터 스위칭 회로가 불필요하게 된다. 본 발명은, 16/9의 종횡비를 갖는 디스플레이 튜브상의 16/9 스캔폭 및 4/3 스캔폭간의 연속적인 줌(zoom)이 간단한 방식으로 수행되어야 할 경우 특히 유용하다.

EP-B-0 236 064에는 내부-핀쿠션 일그러짐 보정을 하는 편향 장치가 개시되어 있다. S-보정 캐패시터는 S-형상으로 불리우는 S-보정을 획득하기 위해 라인 편향 코일과 직렬로 접속된다. 캐패시터 및 조절가능한 코일의 직렬 배열체는, 내부-핀쿠션 일그러짐 보정을 수행하기 위해 S-보정 캐패시터와 병렬로 접속되는 공진 회로를 형성한다. 따라서, 이 회로에서, 1차적으로 두 개의 캐패시터가 요구되며, S-보정 캐패시터와, 공진 회로의 공진 주파수를 결정하기 위한 캐패시터가 또한 요구된다. 공진 회로는, 편향 코일 및 S-보정 캐패시터의 직렬 배열체의 트레이스(trace) 공진 주파수보다 높은 주파수에서, 라인 트레이스 기간 동안 공진한다. 이는 EP-B-0 236 064에서 명백해지며, 여기서 개시된 회로는 다이오드 변조기로서 동작하지 않는다. 이는 종래 기술의 회로(다이오드 변조기)에 대한 설명에 나타나 있으며, 조절가능한 코일 대신에 변조기 코일이 사용된다. 전술한 문서에는, 리트레이스(retrace)의 적어도 일부분 동안, 이 변조기 코일은 편향 코일에 직렬로 접속되며, 이로 인해 리트레이스 전압 및 편향 전력 소모를 증가시키게 된다는 점이 개시되어 있다. EP-B-0 236 064에 개시된 회로는 다이오드 변조기가 아니며, 이는 이하의 설명으로부터 또한 명백하게 된다. 다이오드 변조기에서, 조절가능한 코일은 변조기 코일일 수 있으며, 조절가능한 코일의 값은 라인 편향 전류의 진폭에 크게 영향을 미칠 수 있다. 내부-핀쿠션 보정의 양을 조정하여, 편향의 진폭을 변화시키는 것은 매우 바람직하지 못할 수 있다. 편향 전류 및 공진 회로를 통해 흐르는 전류는, S-캐패시터를 통해 흐르는 전류와 동일한 방향으로 흐르며, 이는 이들 전류가 내부-핀쿠션 캐패시터를 통해 반대 방향으로 흐르는 다이오드 변조기와 대조된다.

청구항 2에서 정의한 바와 같이, 본 발명에 따른 실시예에서, 부가적인 전원이 변조기 코일과 직렬로 접속된다. 이 전원은 포지티브 DC-스캔 전압 및 네거티브 플라이백 전압을 발생시킨다. S-보정의 양에 대한 이 전압의 효과는 이하와 같다. 내부-핀쿠션 캐패시터의 단자중 하나의 단자에서 발생하는 개방 E/W 전압은 변화하지 않고, 이에 따라 편향 전류의 최소값이 변화하지 않게 되는 방식으로 변조기 코일의 값이 채택되는 것으로 추정된다. 이 상황에서, 라인 편향 전류의 최대값에서, 라인 편향 전류 및 변조기 전류가 내부-핀쿠션 캐패시터가 위치하는 공통 경로에서 서로 상쇄시키기 때문에 S-보정의 양은 여전히 0이다. 최대 스캔 전류가 흐르는 제로 E/W 전압에서의 S-보정의 양은, 전원이 내부-핀쿠션 캐패시터를 통해 편향 전류와 반대 방향으로 흐르는 변조기 코일을 통과하는 변조기 전류를 유발하기 때문에 감소된다. 이는 내부-핀쿠션 캐패시터의 값이 감소될 수 있다는 이점을 갖는다. 실제로, 내부-핀쿠션 캐패시터의 값은 일련의 이용가능한 값으로부터 선택하여야 한다. 이 정확한 값을 선택함으로써, 내부-핀쿠션 캐패시터의 소정의 고정된 값으로 정확한 양의 S-보정을 수행할 수 있다는 것이 부가적인 전원의 또다른 이점이다.

청구항 4에서 정의한 바와 같이, 본 발명에 따른 실시예에서, 변조기 코일과 직렬로 접속된 블록킹 캐패시터에 조절가능한 전원을 부가함으로써 간단한 라인 시프트 회로가 획득된다. 블록킹 캐패시터는, 전원, 라인 편향 코일, 및 변조기 코일의 직렬 배열체를 통해 DC 전류가 흐르는 것을 차단한다. 조절가능한 전원은, 라인 편향 코일을 통해 흐르는 작은 DC 전류를 획득하기 위해 블록킹 캐패시터에 작은 DC 전압을 발생시킨다. DC 전압의 부호 및 값은 디스플레이된 화상의 요구되는 시프트를 라인 방향으로 수행하도록 조절할 수 있다. S-캐패시터가 라인 편향 코일과 직렬로 배열되고, 제 2 코일과 직렬로 접속되는 블록 코일이 없는 공지된 다이오드 변조기에서, 동일한 DC 시프트 회로가 S-보정 캐패시터 양단에 접속될 수 있다. 이는, 사용된 임피던스가 S-보정에 대해 악영향을 미치는 것을 방지하기에 충분히 커야 하기 때문에, DC 시프트 회로는 전력 소모가 많으며, 이 S-보정 캐패시터의 단자에서 발생되는 고전압 펄스를 수용하도록 채택되어야 한다는 단점이 있다. 본 발명에 따른 간단한 DC 시프트 회로는, 블록킹 캐패시터만이 라인 편향 코일 및 변조기 코일의 직렬 배열체와 직렬로 접속되어서, S-캐패시터가 라인 편향 코일과 직렬로 접속되지 않을 경우에만 동작한다.

청구항 5에서 정의한 바와 같이 본 발명에 따른 실시예에서, 블록킹 캐패시터는 기준 단자에 접속되는 하나의 단부를 갖는다. 기준 단자는 접지 전위에 있을 수 있으며 혹은 DC 전원과 접속될 수도 있다. 이러한 두 가지 경우 모두에서, 라인 시프트 회로는, 블록킹 캐패시터의 양단에 매우 낮은 전압만을 발생시키기 때문에, 더 간단하고 저가로 된다.

이들 관점 및 그 밖의 다른 관점은 첨부된 도면을 참조하여 기술되고 명백하게 될 것이다.

도면에서,

도 1은, 제 2 라인 진폭에서 발생되는 S-보정의 양이 1차 S-캐패시터와 병렬로 접속되는 부가적인 S-캐패시터를 활성화시키거나 비활성화시킴으로써 보정되는, 프랑스 특허 제 9511035 호에 개시된 유형의 다이오드 변조기의 회로도이다.

도 2는, 라인 편향 전류의 상이한 진폭에서 도 1에 도시된 다이오드 변조기로 수행한 S-보정의 양을 그래프로 나타낸 도면이다.

도 3은 본 발명에 따른 다이오드 변조기를 포함하는 디스플레이 장치를 도시한 도면이다.

도 4는 라인 편향 전류의 상이한 진폭에서 도 3의 다이오드 변조기로 수행한 S-보정의 양을 그래프로 나타낸 도면이다.

도 5는 본 발명에 따른 다이오드 변조기의 다른 실시예를 나타낸 도면이다.

도 6은 본 발명에 따른 상세하게 도시된 라인 시프트 회로를 포함하는 다이오드 변조기의 실시예를 도시한 도면이다.

도 1은 제 2 라인 스캔 진폭에서 발생되는 S-보정의 양이 부가적인 S-캐패시터 CS2를 활성화시키거나 비활성화시킴으로써 보정되는, 다이오드 변조기의 회로도이다.

프랑스 특허 제 9511035 호에는, 부가적인 S-캐패시터 CS2와, 이 부가적인 캐패시터 CS2를 활성화시키기 위한 스위치 SW로서 도시된 사이리스터 회로를 포함하는 다이오드 변조기가 개시되어 있다. 다이오드 변조기를 동작시키는 방법은, 예를 들어 1986년에 간행된 "Philips Electronic Components and Materials Technical publication 201"로부터 잘 알 수 있으며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다. 본 발명에 관련된 쟁점은 이하 기술될 것이다.

다이오드 변조기는 두 개의 루프를 포함한다. 메인 루프는 라인 편향 코일 LD 및 S-보정 캐패시터 CS의 직렬 배열체를 포함한다. 라인 스캔 기간 동안, 실질적으로 톱니파 형상인 라인 편향 전류 Id가 라인 편향 코일 LD를 통해 흐른다. S-보정 캐패시터 CS는 라인 편향 전류 Id를 실질적으로 포물선 형상인 전압에 통합시킨다. 라인 편향 코일 LD에 걸리는 이 포물선 형상의 전압은 라인 편향 전류 Id에 대한 S-보정을 유발시킨다. 라인 편향 코일 LD 및 S-캐패시터 CS의 직렬 배열체는, 제 1 다이오드 D1 및 제 1 플라이백 캐패시터 CF1의 병렬 배열체에 병렬로 접속된다. 제 2 루프는, 제 2 다이오드 D2 및 제 2 플라이백 캐패시터 CF2의 병렬 배열체에 병렬로 접속되는 변조기 코일 LB를 포함한다. 제 1 다이오드 D1 및 제 1 플라이백 캐패시터 CF1의 병렬 배열체와, 제 2 다이오드 D2 및 제 2 플라이백 캐패시터 CF2의 병렬 배열체는 접합 지점 T2에서 직렬로 접속된다. 반도체 스위칭 소자 TR은 이 직렬 배열체 양단에 접속된다. 초크 코일 LT는 전원 VB와, 반도체 스위칭 소자 TR의 제 1 단자 T1 사이에 접속된다. 초크 코일은, 특히 수상관에 대한 애노드 전압을 생성하는 라인 출력 변환기일 수 있다. 제 1 다이오드 D1의 캐소드는 제 1 단자 T1에 접속되며, 제 2 다이오드 D2의 캐소드는 접합 지점 T2에서 제 1 다이오드 D1의 애노드에 접속된다. 편향 코일 LD는 제 1 단자 T1에 접속되는 제 1 단부와, S-캐패시터 CS를 통해 또다른 단자 T3에 접속되는 제 2 단부를 갖는다. 변조기 코일 LB는 또다른 단자 T3 및 기준 단자 사이에 접속된다. 내부-핀쿠션 캐패시터 CSM으로 또한 일컬어지는 제 3 캐패시터는 접합 지점 T2 및 또다른 단자 T3 사이에 접속된다. 편향 코일 LD를 통해 흐르는 라인 편향 전류 Id와, 변조기 코일 LB를 통해 흐르는 변조기 전류 Ib로 이루어지는 공통 전류 Im은 접합 지점 T2로의 공통 경로에 배치되는 내부-핀쿠션 캐패시터 CSM을 통해 흐른다. 편향 전류 Id와 변조기 전류 Ib는 공통 경로를 통해 반대 방향으로 흐른다. 변조기 코일 LB인 1차 권선을 가지며, 또한 내부-핀쿠션 캐패시터 CSM과 직렬로 접속되는 공통 경로에 배열되는 2차 권선 LM을 갖는 변환기 T가 부가되어서, 많은 양의 S-보정에서, 제 2 다이오드 D2가 스캔의 제 1 부분 동안 도통되도록 한다. 2차 권선 LM은 또다른 단자 T3에 접속되는 제 1 단부와, 내부-핀쿠션 캐패시터 CSM에 접속되는 제 2 단부를 갖는다.

라인 편향 전류 Id 및 변조기 전류 Ib의 진폭은 편향 코일 LD 및 변조기 코일 LB의 전압 분할에 영향을 줌으로써 조절될 수 있다. 이 전압 분할은 전술한 접합 지점 T2에서의 전압 Vew를 변조함으로써 제어될 수 있다. 전압 Vew의 변조를 감소시킴으로써, 라인 편향 전류 Id가 증가하고, 변조기 전류 Ib가 감소된다. 이런 식으로, 라인 편향 전류 Id의 진폭과 이에 따른 라인 스캔폭을 제어하는 것이 가능해진다. 이 진폭 제어는, 라인 편향 전류 Id의 진폭을, 스크린의 상부 또는 하부의 방향에서 스크린의 중앙 라인으로부터 라인 편향 전류 Id를 감소시키기 위한 수직 속도 파라볼라 신호로 변조함으로써 이스트-웨스트 핀쿠션 일그러짐(East-West pincusion distortion)을 보상하는데 또한 이용된다.

소정의 수상관은, 수상관의 수직 에지 및 중앙 사이의 수평 위치에서 안으로 굽은 수직 라인으로 보이는 내부-핀쿠션 일그러짐을 나타낸다. 내부-핀쿠션 일그러짐은, 스크린의 상부 및 하부에서보다는 수평축 주위에서 더 많은 S-보정을 함으로써 보정될 수 있다. 이러한 S-보정의 양에 대한 변조는, 라인 편향 전류 Id 및 변조기 전류 Ib가 흐르는 공통 경로내에 캐패시터 CSM을 부가함으로써 수행될 수 있다. 이 내부-핀쿠션 캐패시터 CSM의 영향은 이하에서 명백해질 수 있다. 라인 편향 전류 Idmin의 최소 진폭에서(도 2 참조), 변조 전압 Vew는 인가되지 않으며, 다이오드 변조기는 평형 상태에 있으며, 라인 편향 전류 Id는 변조기 전류 Ib와 동일하고, 공통 경로내의 공통 전류 Im은 0이다. 따라서, S-보정의 전체 양에 대한 내부-핀쿠션 캐패시터 CSM의 기여는 최소 라인 진폭 Idmin에서 0이다. 최대 진폭을 갖는 라인 편향 전류 Idmax에서, 변조 전압 Vew는 0이며, 전체 공급 전압 VB는 라인 편향 코일 LD 양단에 걸리며, 이에 따라 최대 라인 편향 전류 Idmax가 흐르게 된다. 변조기 전류 Ib는, 변조기 코일 LB에 걸리는 전압이 0이기 때문에, 0으로 된다. 따라서, 최대 라인 편향 전류 Idmax와 동일한 최대 공통 전류 Immax는 공통 경로로 흘러서, 내부-핀쿠션 캐패시터 Csm 양단의 전압은 최대값으로 된다. 이 상황에서, 총 S-보정은, S-캐패시터 Cs 및 내부-핀쿠션 캐패시터 Csm 모두의 양단에서 발생되는 (실질적으로 포물선 형상의) 전압에 의해 결정되며, 이에 따라 라인 편향 전류 Idmax의 최대값에서 크게 된다. 변환기 T는 본 발명과 관련이 없다. 2차 권선 LM은 1차 코일 LB를 통해 흐르는 전류 Ib를 변환시켜서, 이 변환된 전류가 라인 편향 전류 Id보다 항상 작도록 하는데, 이는 Philips Technical publication 201에 상세히 설명되어 있다.

전술한 바로부터, 다이오드 변조기가 평형 상태에 있으며, 공통 전류가 0일 때 최소 S-보정 Smin이 수행되는 것은 명백해진다. 이 최소 S-보정 Smin은 라인 편향 코일 LD와 직렬로 접속되는 S-캐패시터를 통해 흐르는 최소 편향 전류 Idmin에 의해 유발된다. 16/9 수상관 스크린상의 4/3 스캔폭에서 발생되는 편향 전류 Id는 거의 최소 편향 전류 Idmin의 값을 가지며, 이에 따라, 획득된 S-보정 S4/3은 S-캐패시터 CS에 의해서만 유발되는 최소 S-보정 Smin보다 조금 높다. 이 4/3 스캔폭에서 수행되는 S-보정 S4/3의 양이 너무 크게 나타날 경우, 전술한 프랑스 특허에서 개시된 회로는 S-보정의 양을 허용가능한 값으로 낮추기 위한 부가적인 캐패시터 Cs2를 활성화시킨다.

도 2는, 부가적인 캐패시터를 사용하지 않으면서, 라인 편향 전류 Id의 상이한 진폭에서 도 1에 도시된 다이오드 변조기로 수행된 S-보정의 양을 그래프로 도시한 도면이다. 그래프의 수직축은 S-보정의 양을 나타낸다. 라인 편향 전류 Id, 공통 전류 Im 및 접합 지점 T2에서의 전압 Vew는 그래프의 수평축에 나타낸다.

접합 지점 T2에서 외부 변조기 전압 Vew가 인가되지 않을 경우, 전압 Vew는 최대값 Vew-open을 갖는다. 전압 Vew가 최대값 Vew-open을 가지고 이에 따라 라인 편향 코일에 걸리는 전압이 최소로 될 때, 라인 편향 코일 LD를 통해 흐르는 라인 편향 전류 Id는 최소값 Idmin을 갖는다. 변조기 코일 LB에 걸리는 전압이 최대일 때, 변조기 전류 Ib는 최대값 Ibmax를 갖는다. 다이오드 변조기는 평형 상태에 있어서, 최소 라인 편향 전류 Idmin은 변조기 코일 LB를 통해 흐르는 최대 전류 Ibmax와 동일하며, 공통 전류 Im은 최소값 Immin을 갖는데 이는 0이다.

전압 Vew가 0과 동일한 최소값 Vew-min을 가질 경우, 최대 전압은 라인 편향 코일 LD 양단에 걸리며, 최대 라인 편향 전류 Idmax가 발생될 것이다. 2차 코일 LB에 걸리는 전압이 0일 때, 변조기 전류 Ib는 0과 동일한 최소값 Ibmin을 갖는다. 공통 전류 Im은 최대 라인 편향 전류 Idmax와 동일한 최대값 Immax를 갖는다.

CS로 나타낸 파선은 실선으로 나타낸 총 S-보정의 양에 대한 S-캐패시터 CS의 기여를 나타낸다. S-캐패시터 CS에 의해 발생되는 S-보정의 양은 이를 통해 흐르는 라인 편향 전류 Id에 따라 달라진다. 이 기여는, 라인 편향 전류 Idmin의 최소값에서 최소로 되며, 최대 라인 편향 전류 Idmax에서 최대로 된다.

CSM으로 나타낸 파선은 총 S-보정의 양에 대한 내부-핀쿠션 캐패시터 CSM의 기여를 나타낸다. 내부-핀쿠션 캐패시터 CSM의 기여는 이를 통해 흐르는 공통 전류 Im에 의해 유발되며, 이에 따라 최소 진폭을 갖는 라인 편향 전류 Idmin에서 0으로 되며, 최대 라인 편향 전류 Idmax에서 최대로 된다. 총 S-보정의 양은 S-캐패시터 CS 및 내부-핀쿠션 캐패시터 CSM에 의해 발생되는 기여의 합계가 된다.

전술한 바로부터, 다이오드 변조기가 평형 상태에 있으며, 공통 전류가 0일 때 최소 S-보정 Smin이 발생됨이 명백해진다. 이 최소 S-보정 Smin은 라인 편향 코일 LD와 직렬로 접속되는 S-캐패시터 CS를 통해 흐르는 최소 편향 전류 Idmin에 의해 유발된다. 16/9의 종횡비를 갖는 수상관 스크린상의 4/3 스캔폭에서 발생되는 편향 전류 Id는, 최소 편향 전류 Imin에 근접하는 값을 가지며, 이에 따라 획득된 S-보정 S4/3은 S-캐패시터 CS에 의해서만 유발되는 최소 S-보정 Smin보다 다소 높다. 프랑스 특허 제 9511035 호에 개시된 회로는, 16/9의 스캔폭에서 정확한 양의 S-보정을 달성하는 것을 목적으로 한다. 4/3 스캔에서의 S-보정의 양은 너무 높은 것처럼 보인다. 따라서, 4/3 스캔폭에서의 S-보정의 양을 허용가능한 값으로 낮추기 위해 사이리스터 회로 S를 사용하여 부가적인 S-캐패시턴스 CS2를 활성화시킨다.

도 3은 본 발명에 따른 다이오드 변조기를 포함하는 디스플레이 장치를 도시한다. 본 발명에 따른 다이오드 변조기는, 라인 편향 코일 LD와 직렬로 접속되는 S-보정 캐패시터 CS가 생략된다는 점에서 프랑스 특허 제 9511035 호에 개시된 회로와 상이하다. S-보정 캐패시터 CS를 생략하는 것으로 인해, 부가적인 S-캐패시턴스 CS2 및 사이리스터 회로 S가 필요없게 되며, 혹은 소정의 스캔폭(예를 들면, 16/9)에서 발생되는 S-보정의 양과, 더 작은 스캔폭(예를 들면, 4/3)에 발생되는 S-보정의 양 사이에 더 큰 차이를 획득하는 것이 가능하게 된다. 이는 도 4에 대한 설명으로부터 명백해질 것이다. 변조기 코일 LB가 접지에 접속된 하나의 단부를 가질 경우, 라인 편향 코일 LD 및 변조기 코일 LB의 직렬 배열체를 통해 흐르는 정의되지 않은 DC 전류를 방지하기 위해 블록킹 캐패시터 CB가 부가되는 것이 바람직하다. 이러한 DC 전류는 디스플레이된 화상의 정의되지 않은 시프트를 라인 방향으로 발생시킬 수 있다. 그러나, 블록킹 캐패시터를 사용하지 않으면서 이 정의되지 않은 시프트를 방지하는 것도 또한 가능하다. 그 첫 번째 해결책으로서, 변조기 코일 LB의 한쪽 단부를 전원 VB에 접속시키는 것이다. 두 번째 해결책으로서, 변조기 코일 LB의 한쪽 단부를 변환기 권선을 거쳐 제 1 단자 T1에 접속시키고, 전원 VB에 의해 공급되는 전압과 실질적으로 동일한 전압을 공급하는 것이다.

이 디스플레이 장치는, 비디오 소스로부터 동기화 펄스 Sp를 수신해서 반도체 스위칭 소자 TR에 라인 구동 펄스 Dp를 공급하기 위한 동기화 회로 SC와, 공급 전압 VB를 발생시키기 위한 메인 전원 PS와, 라인 편향 코일 LD를 통해 흐르는 라인 편향 전류 Id에 응답하여 라인 스캐닝되는 수상관 CRT를 더 포함한다.

도 3에 도시되는 바와 같은 본 발명에 따른 다이오드 변조기의 실질적인 회로에서, 관련되는 구성 요소들은 다음과 같은 값, 즉 LD=1.3mH, LB=2.05mH, VB=148V, Vn=350V, CF1=12nF, CF2=15nF, CB=2.2μF, 및 CSM=330nF를 갖는다. Vn=350V은, 바이어스 전압의 피크값 Vn이 350V의 네거티브값을 갖는 것을 의미한다. 이들 구성 요소의 값으로 수행된 S-보정의 양은, 풀 스캔(16/9)으로부터 약 33% 더 작은 스캔폭(4/3)까지의 범위에 있는 스캔폭에서 필립스사의 와이드-스크린 수상관 W66ESF002X13의 요구를 매우 잘 충족시킨다.

도 4는, 라인 편향 전류 Id의 상이한 진폭에서 본 발명에 따른 다이오드 변조기로 수행된 S-보정의 양을 그래프로 도시한 도면이다. 도 2에 도시한 바와 같이, 그래프의 수직축은 S-보정의 양을 나타내며, 수평축은 라인 편향 전류 Id, 공통 전류 Im 및 접합 지점 T2에서의 전압 Vew를 나타낸다. 실제로, 이제 총 S-보정의 양은 내부-핀쿠션 캐패시터 CSM에 의해서만 발생된다. CSM으로 나타낸 파선에 대한 도 2의 설명과 마찬가지로, 이제 총 S-보정의 양은 라인 편향 전류 Idmin의 최소값에서 0이며, 라인 편향 전류 Idmax의 최대 진폭에서 최대가 된다. 16/9 스캔폭에서, 라인 편향 전류 Id가 최대 라인 편향 진폭 Idmax와 거의 근사한 높은 값을 가질 때, S-보정의 양 S16/9는, 편향 전류 Id의 높은 값과 내부-핀쿠션 캐패시터 CSM의 값에 따라 달라진다. 편향 전류 Ib의 높은 값은 수상관-라인 편향 코일 결합의 감도에 따라 고정된다. 내부-핀쿠션 캐패시터 CSM의 값은, 16/9의 스캔폭에서 수행되는 S-보정의 양이 정확한 값을 가지도록 선택되어져야 한다. 4/3 스캔폭에서, 라인 편향 전류 Id가 낮은 값을 가질 때, S-보정의 양 S4/3은, 편향 전류 Ib의 낮은 값의 진폭과, S-보정이 0일 때의 편향 전류 Idmin의 최대값간의 차이에 강하게 의존한다. 따라서, 4/3 스캔에서 수행되는 정확한 S-보정의 양은, 다이오드 변조기가 평형 상태에 있을 경우 발생되는 편향 전류 Idmin의 최소값을 정확하게 선택함으로써 획득될 수 있다. 최소 라인 편향 전류 Idmin은 변조기 코일 LB 및 라인 편향 코일 LD의 인덕턴스 비에 의해 결정된다.

도 5는 본 발명에 따른 다이오드 변조기의 다른 실시예를 도시하는 도면이다. 이 실시예는, 전압원 LV가 변조기 코일 LB에 직렬 접속되도록 부가되고, 전류 소스 VA가 블록킹 캐패시터 CB에 병렬 접속되도록 구성된다는 점이 도 3에 도시된 실시예와 상이하다.

전압원 LV는 라인 플라이백 기간 동안 네거티브 플라이백 전압 Vn을 발생시키고, 라인 스캔 기간 동안 포지티브 스캔 전압을 발생시킨다. 전압원 LV는 가령 초크-코일 LT와 같은, 라인 편향-형상 전류가 흐르는 다른 코일로 자기적으로 결합된 소정의 코일에 의해서 구성될 수 있다. Philips Technical publication 201로부터, 이러한 전압원 LV는 제 2 다이오드 D2를 순방향 바이어스되도록 유지하기 위해 부가적인 톱니파 전류를 발생시킨다는 것을 알 수 있다. 150V 내지 약 250V의 네거티브 전압 Vn은 이러한 목적을 달성시키기에 충분함이 기술되었다.

본 발명의 이 실시예는, 전압원 LV에 의해 발생되는 바이어스 전압 Vn이 적절한 S-보정이 존재하도록 사전결정된 값을 가져야 한다는 생각에 근거하고 있다. 본 발명에 따른 실시예의 바이어스 전압 Vn의 값의 선택은 S-보정에 대한 두 가지 효과를 가질 수 있다.

첫 번째 효과는 이하 설명될 것이다. 여기서, 블록킹 캐패시터 CB는 큰 값을 가지는 것으로 간주되며, 바이어스 전압 Vn의 상이한 값에서, 변조기 코일 Lb의 값은 개방(open) E/W 전압 Vew-open이 변화되지 않는 방식으로 채택된다. 따라서, 편향 전류 Idmin의 최대값은 변화되지 않는다. 이 상황에서, 라인 편향 전류 Id 및 변조기 전류 Ib는, 내부-핀쿠션 캐패시터 CSM이 위치되는 공통 경로에서 서로 상쇄되기 때문에, S-보정의 양은 여전히 0이다. 전압원 LV가, 라인 편향 전류 Id와 반대 방향으로 흐르는 내부-핀쿠션 캐패시터 CSM을 통해 흐르는 변조기 코일 Lb를 통과하는 실질적으로 톱니파 형상인 전류를 유발하기 때문에, 제로(zero) E/W 전압에서의 S-보정의 양은 감소한다. 이는, 내부 핀쿠션-캐패시터 CSM의 값이 감소될 수 있다는 이점을 갖는다. 그러나, 실질적으로, 내부-핀쿠션 캐패시터 CSM을 일련의 이용가능한 이산값으로부터 선택해야 한다는 것은 더욱 중요하다. 또한, 바이어스 전압 Vn의 정확한 값을 선택함으로써, 내부-핀쿠션 캐패시터 CSM의 소정의 이산값에서의 정확한 S-보정의 양을 획득하는 것이 가능하다는 이점을 갖는다. 따라서 본 발명은, 바이어스 전압 Vn이 적절한 범위내에서만 선택되어서, 스캔의 제 1 부분 동안 제 2 다이오드 D2가 도통된 채로 유지되지만, 바이어스 전압 Vn은 또한 S-보정의 양에 영향을 미치는 파라미터중 하나이어야 한다는 인식에 근거하고 있다. 변조기 코일 LB의 고정된 값에서, 바이어스 전압 Vn은 다이오드 변조기가 평형 상태에 있을 때의 최소 라인 편향 전류 Idmin의 값을 결정하는데 또한 사용될 수 있다. 이는 다이오드 변조기의 구성 요소를 최적으로 설계하는 것을 자유롭게 해준다.

두 번째 효과는, 작게 되는 블록킹 캐패시터 CB의 값을 선택함으로써 획득될 수 있다. 블록킹 캐패시터 CB를 통해 흐르는 전류는 전압원 LV에 의해 유발되는 실질적으로 톱니파 형상인 전류의 값에 의해 영향받는다. 따라서, 블록킹 캐패시터 CB에 걸리는 실질적으로 포물선-형상인 전압의 진폭은 바이어스 전압 Vn의 값에 따라 달라진다. 변조기 코일 LB를 통해 흐르는 변조기 전류 Ib의 형상은 블록킹 캐패시터 CB에 걸리는 파라볼라 전압의 양에 따라 달라질 것이다. 따라서, 공통 경로내의 전류 Im의 형상은, 블록킹 캐패시터 CB의 값 및 바이어스 전압 Vn의 값에 의해 영향받을 수 있으며, 이로 인해 바이어스 전압 Vn은 라인 편향 전류 Id의 더 큰 진폭에서 더 큰 영향을 받는다. 따라서, 블록킹 캐패시터 CB 및 바이어스 전압 Vn의 값은 S-보정 형상의 보정을 수행하도록 결정될 수 있다. 형상의 보정은 큰 라인 스캔폭에서는 크며, 작은 라인 스캔폭에서 작게 될 것이다. 이러한 방식으로, 화상 스크린의 에지에서 너무 큰 S-보정에 대해 보정하는 것이 가능하게 된다. 화상 스크린의 치수에 맞는 화상을 디스플레이해야 하는 디스플레이 장치에서, 오직 하나의 라인 스캔폭만이 생성되어야 한다. 너무 큰 S-보정은 오버스캔에서 발생되기 때문에 눈에 보이지 않는다. 16/9 및 4/3 스캔폭간의 연속적인 줌이 가능할 경우, 스크린의 에지에서의 너무 큰 S-보정은 눈에 보이게 될 것이다.

블록킹 캐패시터 CB와 병렬로 접속되는 조절가능한 전류 소스 VA는 라인 스캔 기간 동안 라인 편향 코일 LB를 통해 작은 DC 전류를 발생시킨다. 이런 식으로, 디스플레이된 화상의 조절가능한 라인 시프트가 가능하게 된다. 블록킹 캐패시터 CB가 기준 전위(접지 또는 전원 전압 VB)에 연결되는 하나의 단자를 가질 경우, 조절가능한 전류 소스 VA는 매우 간단한 접합부를 가질 것이다. 조절가능한 전류 소스 VA만 갖거나 혹은 바이어스 전압원 Vn만을 갖는, 도 3에 도시된 본 발명에 따른 다이오드 변조기를 구비하는 것도 물론 가능하다.

도 6은 본 발명에 따른 상세하게 도시된 라인 시프트 회로를 포함하는 다이오드 변조기의 실시예를 도시한 도면이다. 이 회로는, 제 2 코일 LB, 바이어스 전압원 LV 및 블록킹 캐패시터 CB의 직렬 배열체가 전원 전압 VB에 접속되는 블록킹 캐패시터 CB의 한쪽 단부를 갖도록 채택된다는 점이 도 5에 도시된 회로와 상이하다. 조절가능한 전류 소스 VA는, 초크 코일 LT에 자기적으로 결합되는 변환기 권선 LR과, 정류된 전압 Vr을 공급하기 위한 변환기 권선 LR의 제 1 단부에 결합되는 제 1 단부를 갖는 정류 소자 D3과, 정류 소자 D3의 제 2 단부와 변환기 권선 LR의 제 2 단부 사이에 결합되는 제 1 및 제 2 저항 R1, R2의 직렬 배열체와, 블록킹 캐패시터 CB의 한쪽 단부에 결합되는 제 1 및 제 2 저항 R1, R2의 접합 지점과, 블록킹 캐패시터 CB의 다른쪽 단부에 결합되는 슬라이더 컨택트과, 제 1 및 제 2 저항 R1, R2의 직렬 배열체와 병렬로 접속되는 고정된 접점을 갖는 조절가능한 저항 RV를 포함한다. 이하, DC 시프트 회로의 동작에 대해 기술한다. 정류된 전압 VR은 제 1 및 제 2 저항 R1, R2의 직렬 배열체를 통해 흐르는 전류를 생성한다. 가변 저항 RV의 슬라이더 컨택트이, 공급 전압 VB가 제 1 저항 R1의 단자에 접속되는 위치에 있을 경우, 블록킹 캐패시터 CB에 걸리는 전압 VA는 포지티브이다. 가변 저항 RV의 슬라이더 컨택트이, 공급 전압 VB가 제 2 저항 R2에 접속되는 위치에 있을 경우, 블록킹 캐패시터 CB에 걸리는 전압 VA는 네거티브이다. 따라서, 슬라이더 컨택트의 위치를 조절함으로써 공칭 라인 위치에 따라 라인 시프트가 두 방향 모두에서 가능하다. 본 발명에 따른 DC 시프트 회로는 매우 간단하다. S-캐패시터 CS가 라인 편향 코일 LD와 직렬로 접속되고, 변조기 코일 LB와 직렬로 접속되는 블록킹 캐패시터 CB가 없는 공지된 다이오드 변조기에서, 동일한 DC 시프트 회로가 S-보정 캐패시터 CS 양단에 배열될 수 있다. 이는, DC 시프트 회로가 S-보정을 현저하게 분산시키거나 혹은 소정의 영향을 미칠 수 있으며, DC 시프트 회로의 변환기 권선 LR이 S-보정 캐패시터 CS의 단자에서 발생하는 고전압 펄스에 잘 대처하도록 더 잘 분리되어야 한다는 단점을 갖는다. 또한, 고전압 펄스로 인한 기생 효과 때문에 더욱 교란되고 있다. 라인 편향 코일 LD 및 변조기 코일 LB의 직렬 배열체와 직렬로 접속되는 블록킹 캐패시터 CB 이외에 다른 캐패시터는 배열되어 있지 않고, 이에 따라 라인 편향 코일 LD와 직렬로 접속되는 S-캐패시터 CS가 존재하지 않을 경우에만 본 발명에 따른 간단한 DC 시프트 회로가 동작하는 것이 명백하게 된다. 제 1 및 제 2 저항 R1, R2의 직렬 배열체와 병렬로 접속되는 평활 캐패시터(도시하지 않음)를 부가함으로써 다소 큰 라인 시프트 범위를 획득할 수 있다.

본 발명은, 디스플레이 스크린이 수직 방향에서 서로 연결되는 수평 라인을 스캐닝함으로써 통상적인 방식으로 스캐닝되는 화상 디스플레이 장치에 사용될 수 있다. 본 발명은 또한, 디스플레이 스크린이 수평 방향에서 서로 연결되는 수직 라인을 스캐닝함으로써 소위 트랜스포즈(transposed) 스캔 모드로 스캐닝되는 화상 배열체에 사용될 수 있다.

본 발명은 16/9 종횡비를 갖는 TV 신호 및 4/3 종횡비를 갖는 TV 신호를 디스플레이하기 위해 배열되는 와이드-스크린 텔레비전 세트에 적용되는 것이 바람직하지만, 본 발명은 4/3 종횡비를 갖는 텔레비전 세트에도 또한 사용될 수 있다. 본 발명의 후반부에는, 개별적인 S-보정 캐패시턴스없이 다이오드 변조기에서 S-보정이 획득될 수 있다는 이점이 나타나 있다. 전술한 실시예는 본 발명을 한정하는 것이 아니며, 본 기술 분야에 통상의 지식을 가진 자라면, 첨부된 특허청구범위의 범주를 벗어나지 않고 많은 대안적인 실시예를 설계할 수 있음을 알아야 한다.

본 발명의 주요한 관점은 이하와 같이 요약될 수 있다. 본 발명은, 실질적으로 상이한 라인 스캔폭에서 수상관 CRT의 라인 스캐닝의 S-선형 에러에 대한 허용가능한 S-보정을 제공하도록 채택되는 다이오드 변조 회로를 제공한다. 공지된 다이오드 변조기는 두 개의 루프를 포함한다. 첫 번째 루프는, 라인 편향 코일 LD 및 S-캐패시터 CS의 직렬 배열체를 포함하며, 이 직렬 배열체는 제 1 플라이백 캐패시터 CF1 및 제 1 다이오드 D1과 병렬로 접속된다. 두 번째 루프는 제 2 플라이백 캐패시터 CF2 및 제 2 다이오드 D2와 병렬로 접속되는 변조기 코일 LB를 포함한다. 이 두 개의 루프는 직렬로 구성된다. 라인 편향 전류 Id와 변조기 코일 LB를 통해 흐르는 변조기 전류 Ib가 반대 방향으로 되는 공통 경로에 내부-핀쿠션 캐패시터 CSM이 배열된다. S-보정의 양은 S-보정 캐패시터 SC 및 내부-핀쿠션 캐패시터 CSM의 값에 따라 달라진다. S-캐패시터 CS는 본 발명에 따른 다이오드 변조기에서 생략되었다. 이런 식으로 하여, 다이오드 변조기가 평형 상태에 있을 경우, 공통 경로에 흐르는 공통 전류 Im이 제로이기 때문에, 최소 스캔폭에서 수행되는 S-보정의 양은 제로로 될 것이다. 따라서, 본 발명에 따른 다이오드 변조기는, 작은 스캔폭에서 수행되는 S-보정의 양을 감소시키기 위해, 부가적인 캐패시터 CS2와, 부가적인 캐패시터 CS2를 활성화시키기 위한 사이리스터 스위칭 회로 T를 필요로 하지 않으면서, 작은 스캔폭에서 매우 작은 양의 S-보정을 요구하는 수상관 CRT에 잘 대처할 수 있다. 본 발명은 16/9의 종횡비를 갖는 디스플레이 튜브상의 16/9 및 4/3 스캐폭간의 연속적인 줌이 간단한 방식으로 수행되어야 하는 경우, 특히 유용하다.

특허청구범위내의 임의의 기준 신호는 본 발명의 범주를 제한하는 것으로 해석해서는 안된다.

Claims (7)

1. 다이오드 변조기(a diode modulator)에 있어서,

   제 1 다이오드(D1) 및 제 1 캐패시터(CF1)의 제 1 병렬 배열체(a first parallel arrangement)와,

   제 2 다이오드(D2) 및 제 2 캐패시터(CF2)의 제 2 병렬 배열체━상기 제 2 병렬 배열체는 상기 제 1 병렬 배열체와 직렬로 접속됨━와,

   상기 제 1 병렬 배열체와 상기 제 2 병렬 배열체가 직렬로 구성된 배열체의 양단에 접속된 스위칭 소자(TR)━상기 스위칭 소자(TR)의 제 1 단자(T1)는 상기 제 1 다이오드(D1)의 캐소드에 접속되며, 상기 제 2 다이오드(D2)의 캐소드는 상기 제 1 병렬 배열체와 상기 제 2 병렬 배열체의 제 1 접합 지점(T2)에서 상기 제 1 다이오드(D1)의 애노드에 접속됨━와,

   상기 제 1 단자(T1)에 비용량성으로 결합되는 제 1 단부 및 다른 단자(T3)에 비용량성으로 결합되는 제 2 단부를 갖는 편향 코일(LD)과,

   상기 다른 단자(T3)와 기준 단자(Tr) 사이에 접속된 변조기 코일(LB)과,

   상기 제 1 접합 지점(T2)과 상기 다른 단자(T3) 사이에 접속된 제 3 캐패시터(CSM)━상기 제 3 캐패시터(CSM)를 통해 공통 전류(Im)가 흐르며, 상기 공통 전류(Im)는 상기 편향 코일(LD)을 통해 흐르는 편향 전류(Id) 및 상기 변조기 코일(LB)을 통해 흐르는 변조기 전류(Ib)로 구성되고, 상기 편향 전류(Id)와 상기 변조기 전류(Ib)는 상기 제 3 캐패시터(CSM)를 통해 서로 반대 방향으로 흐르며, 여기서 라인 S-보정의 양(an amount of line S-correction)은 상기 공통 전류(Im)와 상기 제 3 캐패시터(CSM)의 값에만 의존함━와,

   상기 기준 단자(Tr)와 상기 다른 단자(T3)에 결합되지 않은 상기 변조기 코일(LB)의 단부 사이에 접속된 전압원(LV)━상기 전압원(LV)은 라인 스캔 기간(a line scan period) 동안에는 양의 DC 값을 가지며 라인 플라이백 기간(a line flyback period) 동안에는 음의 플라이백 전압을 갖는 전압(Vn)을 상기 다른 단자(T3)에 결합되지 않은 상기 변조기 코일(LB)의 상기 단부에 제공함━을 포함하는

   다이오드 변조기.
2. 제 1 항에 있어서,

   상기 전압원(LV)은 전원 접속부(VB)와 상기 제 1 단자(T1) 사이에 접속된 초크-코일(a choke-coil)(LT)에 자기적으로(magnetically) 결합된 제 3 코일(LV)을 포함하는

   다이오드 변조기.
3. 제 1 항에 있어서,

   상기 변조기 코일(LB)과 직렬로 배열된 블록킹 캐패시터(a blocking capacitor)(CB)와,

   상기 블록킹 캐패시터(CB)와 병렬로 배열되어 상기 라인 스캐닝의 스캔 기간 동안 상기 편향 코일(LB)을 통해 조절가능한 DC 전류를 생성하는 조절가능한 전류 소스(VA)를 더 포함하는

   다이오드 변조기.
4. 제 3 항에 있어서,

   상기 블록킹 캐패시터(CB)의 한쪽 단부는 상기 기준 단자(Tr)에 접속된

   다이오드 변조기.
5. 제 3 항에 있어서,

   상기 다이오드 변조기는 전원 접속부(VB)와 상기 제 1 단자(D1) 사이에 접속된 초크-코일(LT)을 포함하며,

   상기 조절가능한 전류 소스(VA)는,

   상기 초크-코일(LT)에 자기적으로 결합된 권선(LR)과,

   상기 권선(LR)의 제 1 단부에 결합된 제 1 단부를 갖는 정류 소자(D3)와,

   상기 정류 소자(D3)의 제 2 단부와 상기 권선(LR)의 제 2 단부 사이에 결합된 제 1 저항(R1) 및 제 2 저항(R2)의 직렬 배열체━상기 제 1 항(R1)과 상기 제 2 저항(R2)의 제 2 접합 지점은 상기 블록킹 캐패시터(CB)의 한쪽 단부에 접속됨━와,

   상기 블록킹 캐패시터(CB)의 다른쪽 단부에 접속된 슬라이더 컨택트(a slider contact) 및 상기 직렬 배열체와 병렬로 배열되는 고정된 컨택트를 구비한 조절가능한 저항 소자(RV)를 포함하는

   다이오드 변조기.
6. 제 1 항에 있어서,

   상기 기준 단자(Tr)는 상기 전원 접속부(VB)에 접속되어 전원 전압을 수신하는

   다이오드 변조기.
7. 다이오드 변조기를 포함하는 화상 디스플레이 장치에 있어서,

   상기 다이오드 변조기는,

   제 1 다이오드(D1) 및 제 1 캐패시터(CF1)의 제 1 병렬 배열체와,

   제 2 다이오드(D2) 및 제 2 캐패시터(CF2)의 제 2 병렬 배열체━상기 제 2 병렬 배열체는 상기 제 1 병렬 배열체와 직렬로 접속됨━와,

   상기 제 1 병렬 배열체와 상기 제 2 병렬 배열체가 직렬로 구성된 배열체의 양단에 접속된 스위칭 소자(TR)━상기 스위칭 소자(TR)의 제 1 단자(T1)는 상기 제 1 다이오드(D1)의 캐소드에 접속되며, 상기 제 2 다이오드(D2)의 캐소드는 상기 제 1 병렬 배열체와 상기 제 2 병렬 배열체의 제 1 접합 지점(T2)에서 상기 제 1 다이오드(D1)의 애노드에 접속됨━와,

   상기 제 1 단자(T1)에 비용량성으로 결합되는 제 1 단부 및 다른 단자(T3)에 비용량성으로 결합되는 제 2 단부를 갖는 편향 코일(LD)과,

   상기 다른 단자(T3)와 기준 단자(Tr) 사이에 접속된 변조기 코일(LB)과,

   상기 제 1 접합 지점(T2)과 상기 다른 단자(T3) 사이에 접속된 제 3 캐패시터(CSM)━상기 제 3 캐패시터(CSM)를 통해 공통 전류(Im)가 흐르며, 상기 공통 전류(Im)는 상기 편향 코일(LD)을 통해 흐르는 편향 전류(Id) 및 상기 변조기 코일(LB)을 통해 흐르는 변조기 전류(Ib)로 구성되고, 상기 편향 전류(Id)와 상기 변조기 전류(Ib)는 상기 제 3 캐패시터(CSM)를 통해 서로 반대 방향으로 흐르며, 여기서 라인 S-보정의 양은 상기 공통 전류(Im)와 상기 제 3 캐패시터(CSM)의 값에만 의존함━와,

   상기 기준 단자(Tr)와 상기 다른 단자(T3)에 결합되지 않은 상기 변조기 코일(LB)의 단부 사이에 접속된 전압원(LV)━상기 전압원(LV)은 라인 스캔 기간 동안에는 양의 DC 값을 가지며 라인 플라이백 기간 동안에는 음의 플라이백 전압을 갖는 전압(Vn)을 상기 다른 단자(T3)에 결합되지 않은 상기 변조기 코일(LB)의 상기 단부에 제공함━을 포함하고,

   상기 화상 디스플레이 장치는,

   비디오 소스로부터 동기화 정보(Sp)를 수신하여 상기 스위칭 소자(TR)의 제어 입력부에 구동 펄스(Dp)를 제공하는 동기화 회로(SC)와,

   상기 편향 코일(LB)을 통해 흐르는 상기 편향 전류(Id)에 응답하여 라인 스캐닝되는 수상관(picture tube)(CRT)을 더 포함하는

   화상 디스플레이 장치.