KR100474620B1 - 오프세트가낮은편향회로 - Google Patents

Abstract

편향 코일(Lf)과 직렬 저항(Rs)의 직렬 구조가 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에서 브리지 구조로 구동되도록 접속되어, 편향 코일(Lf)을 거쳐서 흐르는 편향 전류(If)를 발생한다. 직렬 저항(Rs)의 양단에는 편향 전류(If)에 대응하는 전압이 발생된다. 차동 증폭기(5)는 직렬 저항(Rs)의 제 1 단부에 접속된 제 1 입력을 갖는다. 차동 증폭기(5)의 제 2 입력은 변환 저항(Rc)을 거쳐서 직렬 저항(Rs)의 제 2 단부에 접속된다. 입력 전류(Ii)는 변환 저항(Rc)을 거쳐서 발생된다. 입력 전류(Ii)의 극성은, 직렬 저항(Rs)에 걸리는 전압과 반대의 극성을 가진 전압이 변환 저항(Rc)에 걸리도록 선택된다. 차동 증폭기(5)는 제 1 및 제 2 출력 증폭기(1, 2)의 각 입력에 접속된 2 개의 출력을 가져서, 변환 저항(Rc)과 직렬 저항(Rs)의 직렬 구조에 걸리는 전압이 거의 0 으로 되도록, 피드백 루프 내에서 2 개의 출력 증폭기(1, 2)를 구동한다. 이와 같은 방식에 있어서, 차동 증폭기(5)의 입력 사이의 전압 스윙은 매우 작으므로, 발생되는 오프세트 전압은 매우 작을 것이다.

Description

오프세트가 낮은 편향 회로{DEFLECTION WITH LOW OFFSET}

본 발명은 편향 코일 내에서 전자 빔 편향 전류를 발생하는 편향 회로에 관한 것으로, 상기 편향 회로는 제 1 및 제 2 출력 증폭기와, 상기 편향 코일과 직렬로 마련된 직렬 저항으로서, 상기 편향 코일과 직렬 저항의 직렬 구조가 상기 제 1 출력 증폭기의 출력과 상기 제 2 출력 증폭기의 출력 사이에 결합되는 상기 직렬 저항과, 상기 직렬 저항의 제 1 단부에 결합된 제 1 입력을 갖고 상기 제 1 및 제 2 출력 증폭기의 대응하는 입력에 각각 결합된 출력을 가져서 브리지 구성의 상기 제 1 및 제 2 출력 증폭기를 구동하는 차동 증폭기를 포함한다.

본 발명은 또한, 이러한 편향 회로를 포함하는 화상 표시 장치와, 이러한 편향 회로에서 사용하는 집적 회로에 관한 것이다.

필립스 반도체 출원 노트(Philips Semiconductors Application Note) AN95029의 "TDA 8350 and TDA 8351 deflection output circuits Application information"에는, 래스터 주사 회로에서 사용하는 집적 전력 회로(integrated power circuit)가 개시되어 있다. 집적 전력 회로는 브리지 구조로 된 제 1 및 제 2 의 출력 증폭기를 구비하여, 래스터 스캔 편향 코일을 거쳐서 편향 전류를 발생한다. 편향 전류는 자계를 발생하여 음극선 내의 수직 방향에 있어서의 전자 빔을 편향시킨다. 편향 코일과 직렬로 측정 저항(measurement resistor)이 마련된다. 이 측정 저항의 양단에는, 편향 코일을 거쳐서 흐르는 편향 전류와 연관되는 전압이 발생된다. 측정 저항에 걸리는 전압은, 제 1 및 제 2 전류 출력을 가진 제 1 전압 전류 변환기에 의해 검출된다. 피드백을 제공하기 위해, 제 1 전류 출력은 제 1 출력 증폭기의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기의 입력에 접속된다. 집적 전력 회로는 또한, 입력 저항을 거쳐서 발생하는 입력 파형을 수신하는 2 개의 입력을 가진 제 2 전압 전류 변환기를 포함한다. 제 2 전압 전류 변환기는 제 1 및 제 2 전류 출력을 갖는다. 제 1 전류 출력은 제 1 출력 증폭기의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기의 입력에 접속된다. 제 1 및 제 2 전압 전류 변환기는 동일하다. 상호 접속되어 있는 제 1 및 제 2 전압 전류 변환기의 전류 출력은 서로 반대 극성의 출력 전류를 공급한다. 이와 같은 방식에 있어서, 출력 증폭기들의 전압은, 측정 저항 및 입력 저항 양단에 걸리는 전압이 사실상 동일하게 되도록 제어될 것이다. 이것은, 편향 전류와 입력 저항을 거쳐서 흐르는 전류의 비(ratio)가 입력 저항과 측정 저항의 비와 동일하다는 것을 의미한다.

실제적인 응용에 있어서는, 편향 전류에 기인하여 측정 저항에 걸리는 피크-피크 전압은 1 볼트 정도이다. 따라서, 입력 파형의 피크-피크 전압에 대해서는 동일한 것이 유지된다. 제 1 및 제 2 전압 전류 변환기는, 높은 전압 스윙을 처리하도록 에미터 저항이 부가되어 있는 바이폴라 차동 입력단을 포함한다. 공지의 편향 회로의 결점은, 에미터 저항의 부정합(mismatch)에 기인하여 오프세트 전압이 발생한다는 것이다. 이 오프세트 전압은 편향된 화상의 DC-쉬프트를 일으킨다. 따라서, 이 DC-쉬프트를 보상하기 위한 조정이 필요하게 된다.

본 발명의 목적은 오프세트 성능이 개선된 편향 회로를 제공하는 데 있다.

본 발명의 국면에 따르면, 편향 회로가 변환 저항을 포함하고 있는데, 여기서의 변환 저항은 상기 차동 증폭기의 제 2 입력에 결합되어, 입력 파형을 갖는 입력 전류를 수신하는 제 1 단부가 구비되어 있고, 또한 직렬 저항의 제 2 단부에 결합된 제 2 단부를 구비하고 있는 것을 특징으로 한다.

본 발명의 다른 국면에 따르면, 청구항 10 에서 규정된 것과 같은 편향 회로를 포함하는 화상 표시 장치가 마련된다.

본 발명의 다른 국면에 따르면, 청구항 11 에서 규정된 것과 같은 편향 회로에서 사용하는 집적 회로가 마련된다.

본 발명에 따른 유익한 실시예는 종속항에서 기술된다.

본 발명에 따른 편향 회로에 있어서는, 차동 증폭기는, 입력 전압으로서, 변환 저항과 직렬 저항의 직렬 구조에 발생하는 전압을 수신한다. 입력 파형은 변환 저항을 거쳐서 흐르는 입력 전류로서 공급된다. 입력 전류의 극성은, 직렬 저항에 걸리는 전압과 반대 극성을 갖는 전압이 변환 저항에 걸리도록 선택된다. 차동 증폭기는, 변환 저항 및 직렬 저항의 직렬 구조에 걸리는 전압이 0 으로 되도록 피드백 루프에서 2 개의 출력 증폭기를 구동한다. 이와 같은 방식에 있어서, 차동 증폭기의 입력들 사이의 전압 스윙은 매우 낮으므로, 이에 기인하여 발생되는 오프세트도 매우 낮다. 일반적으로 알려진 AC-결합된 프레임 편향 회로에 있어서는, 낮은 오프세트는 문제가 아닌데, 그 이유는, 낮은 오프세트가 DC- 쉬프트를 일으키지 않기 때문이다. 낮은 오프세트가 더욱 유리한 점은, 주사 공급 전압을 선택하는데 있어서, DC- 쉬프트를 조정할 가능성을 참작할 필요가 없어서, 가급적 낮은 주사 공급 전압이 가능하게 되어, 높은 효율을 달성할 수 있다는 점이다. 또한, 오프세트에 대한 수명이나 온도의 영향도 무시할 수 있다.

청구항 2 에서 청구한 본 발명의 실시예에 있어서는, 편향 코일과 병렬로 마련된 댐핑 임피던스를 거쳐서 흐르는 전류의 피드백에 대한 영향이 적어도 부분적으로 보상된다. 이하에서는, 우선, 댐핑 임피던스를 거쳐서 흐르는 전류에 의해 발생하는 문제점을 설명하고, 그 다음에, 본 발명이 이러한 문제점을 어떻게 극복해 나가는 가를 설명한다.

주사 주기 동안, 편향 코일이 저항으로서 간주될 수도 있으므로, 주사 주기 동안 편향 전류를 발생시키는 데에는 비교적 작은 주사 공급 전압으로도 충분하다. 비교적 짧은 플라이백 주기 동안에는 편향 전류 극성의 신속한 반전 현상이 얻어질 것이다. 이러한 신속한 전류 변환을 위해서, 편향 코일이 인덕턴스로서 간주될 것이므로, 짧은 플라이백 주기를 얻기 위해서는 높은 플라이백 공급 전압이 필요하게 된다. 주사 주기 동안, 제 1 및 제 2 출력 증폭기는 비교적 낮은 주사 공급 전압을 수신하여 소비를 최소화 할수 있다. 플라이백 주기 동안, 제 1 출력 증폭기의 출력에는 높은 플라이백 공급 전압이 접속된다. 만약, 제 1 출력 증폭기의 입력에서 공급된 전류가 소정 레벨을 초과하여 증가하면, 제 1 출력 증폭기의 출력에는 플라이백 공급 전압이 접속된다. 플라이백 전압은, 제 1 출력 증폭기의 입력에 공급된 전류가 소정 레벨 이하로 감소하자마자 비접속(disconnect)될 것이다. 물론, 플라이백 공급 전압을 접속 또는 비접속시키는데 다른 정보를 사용하는 것도 가능하다. 일예로서, 직렬 저항에 걸리는 전압과 입력 파형을 비교하는 것이 사용될 수도 있다. 또한, 제 1 출력 증폭기의 출력 전압이 주사 공급 전압 이상으로 상승한 순간에 플라이백 공급 전압을 비접속시키는 것도 가능하다.

댐핑 저항은 편향 코일과 병렬로 마련되어, 링잉을 방지할 뿐만 아니라, 래스터 주사 회로에서 발생하는 전류와 전압의 스위칭 포인트를 평활하게 한다. 본 발명의 실시예에서는, 댐핑 저항을 거쳐서 흐르는 전류가 편향 코일에 걸리는 전압에 의존하므로, 이 전류가 주사 주기에서는 작은 값을 갖고, 플라이백 주기에서는 큰 값을 갖는다고 인식된다. 플라이백 주기 동안에 댐핑 저항을 거쳐서 흐르는 큰 전류로 인해, 제 1 출력 증폭기의 입력 전류의 소정 레벨에 너무 일찍 도달하게 된다. 따라서, 편향 전류는, 주사의 개시에서, 필요로 하는 개시 값에 도달하지 않는다. 응용에 따라서는, 이로 인해 압축 라인(compressed lines), 휘선(bright lines) 또는 플라이백 라인(flyback lines)이 가시화하게 된다. 또한, 수직 블랭킹(vertical blanking)을 더 길게 하는 것에 의해서도 이 문제점을 해결할 수 있다.

공지의 프레임 편향 출력 회로에는 내부적인 보상을 하고 있는데, 이 내부적인 보상이라는 것은, 직렬 저항에 걸리는 전압을 측정하는 차동 입력단을 거쳐서 흐르는 바이어스 전류를 채용하는 것에 의해 댐핑 저항을 거쳐서 흐르는 전류의 효과에 대한 것이다. 바이어스 전류는 플라이백 주기 동안 고정된 양으로 커진다. 제 1 출력 증폭기의 입력에 공급되는 전류가 소정 레벨 이하로 감소하자 마자, 플라이백 전압이 끊어지게 될 것이고, 입력 전류가 클수록, 플라이백 전압이 접속되는 주기가 더 길게 된다. 공지의 프레임 편향 회로는 다음과 같은 결점, 즉 편향 코일의 임피던스, 댐핑 저항값, 플라이백 전압값, 주사 전압값 중의 1개의 조합에 대해서만 보상이 최적이라는 결점을 갖고 있다. 또한, 집적 회로 디자인에 있어서의 허용 오차로 인해, 바이어스 전류가 채용된(adapted) 고정량은 허용 오차를 나타낸다. 상기에서는 다음과 같은 결점, 즉 더욱 긴 플라이백 주기나 또는 더욱 높은 플라이백 공급 전압이 선택되어야 한다는 결점이 있다. 그러나, 플라이백 주기를 더욱 길게 하면, 짧은 플라이백 주기를 필요로 하는 응용에서는 부적합한 편향 회로를 만들게 된다. 또한, 집적 회로가 확산된(diffused) 프로세스에 의해, 플라이백 전압도 제한되므로, 상기의 프로세스 한계를 넘어 확장될 수는 없다. 이러한 사실들로 인해, 높은 편향 주파수에서 만족할 만한 플라이백 성능을 필요로 하고, 댐핑 임피던스의 유해한 효과가 최적으로 보상되지 않는 응용에 있어서는 집적 전력 회로의 사용이 불가능하다. 100Hz 응용이나, 컴퓨터 화상 그래픽을 표시하는 데 적합한 멀티미디어 응용에서와 같이, 높은 편향 주파수에 대처해야만 하는 이와 같은 종류의 응용은 더욱 중요하게 된다. 이러한 응용에 있어서, 인덕턴스가 아닌 편향 코일의 저항이 주사 주기 동안에 관련됨에 따라서, 주사 전압은 통상의 범위에서 머무른다. 그러나, 짧은 플라이백 주기 동안에는, 편향 코일이 인덕턴스처럼 기능함으로써, 높은 플라이백 공급 전압을 필요로 하게 된다. 이러한 높은 플라이백 공급 전압에 있어서는, 플라이백 공급 전압과 주사 공급 전압 사이의 차가 통상보다 훨씬 커진다. 따라서, 이러한 응용에 있어서는, 플라이백 동작의 열화에 대한 댐핑 임피던스의 영향은 크다. 집적 회로의 최대 허용 가능한 플라이백 전압에서, 댐핑 임피던스의 영향을 최적으로 보상하는 것에 의해, 만족할 만한 플라이백 성능을 갖고서 가장 짧게 존재할 수 있는 플라이백 시간에 도달된다. 최적의 보상이 없이는, 주사의 개시에 있어서의 주사선들 사이의 거리가 너무 작거나(너무 작은 보상으로 인한 상층 오버(top fold over)), 주사선들 사이의 거리가 너무 길다(너무 많은 보상으로 인한 라인 스페이싱(line spacing)).

청구항 2 에 청구된 본 발명의 실시예에 의하면, 직렬 저항이나 변환 저항에 전류 발생 회로를 결합하는 것에 의해 댐핑 임피던스의 영향에 대한 최적의 보상을 달성하여, 플라이백 주기의 적어도 마지막 부분 동안 보정 전류를 발생하여, 댐핑 임피던스를 거쳐서 흐르는 전류를 보상할 수 있다. 만약, 전류 발생 회로가 직렬 저항에 결합되면, 보정 전류가 직렬 저항으로부터 전환되어 댐핑 임피던스를 거쳐서 흐르는 전류가 직렬 저항을 통해 흐르는 전류를 방지할 수 있다.

만약, 전류 발생 회로가 변환 저항에 결합되면, 보정 전류가 변환 저항에 공급되어 변환 저항을 거쳐서 흐르는 전류를 크게할 것이다. 지금, 직렬 저항을 거쳐서 흐르는 전류는, 플라이백 공급 전압이 끊어지기 전에 더 높은 값에 도달할 수 있게 되고, 이것에 의해, 너무 낮은 편향 전류의 값에서 플라이백 공급 전압이 끊어지는 것을 방지할 수 있게 된다. 이 효과는, 만약, 전류 발생 회로가 플라이백 주기의 마지막 부분 동안에만 활성인 경우, 이미 달성할 수 있다. 플라이백 주기의 마지막 부분 동안, 제 1 출력 증폭기의 입력 전류가 소정 레벨에 도달하므로, 그때 플라이백 공급 전압이 끊어지게 된다.

집적 회로 내에 있지 않은 직렬 저항이나 변환 저항에 전류 발생 회로가 결합된다는 사실로 인해, 집적 회로의 외부에 전류 결정 소자를 마련하는 것이 용이하게 되므로, 전류 발생 회로에 의해 발생된 보정 전류의 양은, 편향 코일 및 댐핑 임피던스의 임피던스 값에 의해 결정된 바와 같은 요구에 적합하도록 용이하게 적응될 수 있어, 댐핑 임피던스를 거쳐서 흐르는 전류의 최적 보상이 가능하게 된다. 따라서, 본 발명에 따른 편향 회로는, 공지의 보상이 이루어진 편향 회로가, 짧은 플라이백 시간 동안 만족할만한 플라이백 성능에 도달할 수 없었던 응용에 있어서 사용될 수 있다.

종래 기술에서는 플라이백 공급 전압의 비접속되는 시점을 지연시키는 것에 의해 댐핑 임피던스의 영향에 대해 고정된 보상을 제공하고 있다. 종래의 기술에서는, 플라이백 주기 동안에 직렬 저항으로부터 댐핑 임피던스를 거쳐서 흐르는 전류를 전환시키지 않아, 댐핑 임피던스를 거쳐서 흐르는 전류가 편향 회로의 값에 영향을 끼치는 것을 방지할 수 있다. 종래의 기술에서는 또한, 플라이백 주기 동안 변환 저항을 거쳐서 흐르는 여분의 전류를 공급하지 않아, 댐핑 임피던스를 거쳐서 흐르는 전류로 인해 직렬 저항을 거쳐서 흐르는 여분의 전류에 대한 보상을 실행하고 있다.

청구항 3 에 청구된 본 발명의 실시예에 있어서, 플라이백 주기 동안에 댐핑 저항을 거쳐서 흐르는 전류는, 플라이백 주기의 적어도 마지막 부분 동안, 변환 저항을 거쳐서 흐르는 보정 전류를 발생하는 것에 의해 보상되어 변환 저항에 걸리는 전압을 크게 할 수 있다. 이와 같은 방식으로, 직렬 저항을 거쳐서 흐르는 전류는 플라이백 공급 전압이 끊어지기 전에 높은 값에 도달할 수 있다.

청구항 6 에 청구된 본 발명의 실시예에 있어서, 보정 전류는, 편향 코일에 나타나는 바와 같은 플라이백 공급 전압의 값에 의존한다. 플라이백 주기 동안, 댐핑 임피던스를 거쳐서 흐르는 전류는 플라이백 전압에 의존한다. 이 의존성은, 그 역시 플라이백 전압에 의존하고 있는 보정 전류를 발생하는 것에 의해 자동적으로 보상 받을 수 있다. 이것은, 플라이백 전압의 값이 편향 코일의 임피던스에 따라 다를수 있거나 또는 허용 오차나 수명에 기인하여 변할수 있으므로, 유익하다.

청구항 7 에 청구된 본 발명의 실시예에 있어서, 전류 결정 저항은, 플라이백 주기 동안 도통 상태에 있는 pnp 트랜지스터를 거쳐서, 편향 코일과 직렬 저항의 직렬 구조와 교차하여 결합된다. 주사 주기 동안 DC- 전압이, pnp 트랜지스터의 에미터 상의 주사 전압보다 높아서 주사 주기 동안 pnp 트랜지스터가 도통하지 않도록 선택되는 pnp 트랜지스터의 베이스에는 DC- 전압이 공급된다. 그리고, 플라이백 주기 동안 pnp 트랜지스터의 에미터 상의 플라이백 전압이 DC- 전압보다 높아서 플라이백 주기 동안 pnp 트랜지스터가 도통하도록, DC- 전압이 선택된다. 이것은, 제어 회로를 필요로 하는 일 없이, 편향 코일 상에 발생하는 전압에 의해 트랜지스터가 자동적으로 스위칭된다는 장점을 갖고 있다.

청구항 8 에 청구된 본 발명의 실시예에 있어서는, 저렴한 제너 다이오드를 사용할 수 있다는 장점이 있다. 제너 다이오드는, 주사 주기 동안 제너 다이오드를 비도통 상태로 만들기에 충분히 큰 제너 전압과, 플라이백 주기 동안 제너 다이오드를 도통 상태로 만들기에 충분히 작은 제너 전압을 갖는다. 또다른 장점으로서는, 전류 결정 저항에 걸리는 전압, 즉 전류 결정 저항을 거쳐서 흐르는 전류가 플라이백 전압의 실제 값에 의존한다는 것이다. 이것에 의해, 플라이백 주기 동안 그 역시 플라이백 전압에 의존하는 댐핑 임피던스를 거쳐서 흐르는 전류를 더욱 양호하게 보상할 수 있다.

본 발명의 상기 및 그밖의 특징은 첨부 도면을 참조로 설명하여 명료하게 될 것이다.

도면에 있어서,

도 1 은 종래 기술에 따른 프레임 편향 회로를 도시한 도면이다.

도 2 는 오프세트의 발생을 설명하는 차동 입력단을 도시한 도면이다.

도 3 은 본 발명에 따른 프레임 편향 회로를 구비한 화상 표시 장치를 도시한 도면이다.

도 4 는 본 발명에 따른 프레임 편향 회로의 상세한 회로도를 도시한 도면이다.

도 5 는 댐핑 저항의 효과를 설명하는 파형을 도시한 도면이다.

도 6 은 본 발명에 따른 전류 발생 회로(3)의 실시예의 회로도를 도시한 도면이다.

도 1 은 종래 기술에 따른 프레임 편향 회로를 도시한 것이다. 프레임 편향 회로는 측정 저항 Rm 과 직렬로 마련된 프레임 편향 코일 Lf 를 포함한다. 프레임 편향 회로는 또한, 집적 회로를 포함하는데, 이 집적 회로는 제 1 출력 증폭기(1), 제 2 출력 증폭기(2), 제 1 전압 전류 변환기(8)와 제 2 전압 전류 변환기(4)를 포함한다. 편향 코일 Lf 와 측정 저항 Rm 의 직렬 구조는 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에서 브리지 형태로 구동되도록 접속되어 편향 코일 Lf 를 거쳐서 흐르는 편향 전류 If 를 발생한다. 편향 전류 If 에 대응하는 전압은 측정 저항 Rm 양단에 발생한다. 측정 저항 Rm 에 걸리는 전압은, 제 1 및 제 2 전류 출력을 가진 제 1 전압 전류 변환기(8)로 검출된다. 피드백을 제공하기 위해, 제 1 전류 출력은 제 1 출력 증폭기(1)의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기(2)의 입력에 접속된다. 입력 파형은, 제 2 전압 전류 변환기(4)의 2 개의 입력 사이에 마련된 입력 저항 Ri 를 거쳐서 흐르는 입력 전류 Ii 에 의해 발생된다. 제 2 전압 전류 변환기(4)는 제 1 및 제 2 전류 출력을 가진다. 제 1 전류 출력은 제 1 출력 증폭기(1)의 입력에 접속되고, 제 2 전류 출력은 제 2 출력 증폭기(2)의 입력에 접속된다. 제 1 및 제 2 전압 전류 변환기(8, 4)는 동일하다. 상호 접속된 제 1 및 제 2 전압 전류 변환기(8, 4)의 전류 출력은 반대 극성의 출력 전류를 공급한다. 이와 같은 방식에서, 제 1 및 제 2 출력 증폭기(1, 2)의 출력 전압은, 측정 저항 Rm 에 걸리는 전압이 입력 저항 Ri 에 걸리는 전압과 사실상 동일하게 되도록 제어될 것이다. 실제적인 응용에 있어서는, 측정 저항 Rm 의 값은 0.5 오옴 정도이다. 편향 전류 Id 에 의해 측정 저항 Rm 에 걸리는 피크-피크 전압이 1 볼트정도로 발생한다. 그러면, 입력 파형의 피크-피크 전압에 대해 동일한 것이 유지된다. 제 1 및 제 2 전압 전류 변환기(8, 4)는 바이폴라 차동 입력단 T1, T2(도 2 참조) 를 포함하는데, 이 입력단 T1, T2 에는 에미터 저항 Re1, Re2 가 마련되어 고 전압 스윙을 처리한다. 에미터 저항 Re1, Re2 의 부정합에 기인하여 오프세트 전압이 발생한다. 이 오프세트 전압으로 인해 편향된 화상의 DC- 쉬프트를 발생시킨다. 측정 저항 Rm 의 값을 더욱 낮추는 것은, 인쇄 기판상의 트랙의 저항 및 인덕턴스와 같은 기생 효과의 영향이 너무 크기 때문에 실용적이지 못하다.

도 2 는 오프세트의 발생을 설명하기 위한 차동 입력단을 도시한 것이다. 도 2a 는 npn 형의 바이폴라 트랜지스터를 포함하는 차동 입력단을 도시한 것이다. 제 1 바이폴라 트랜지스터 T1 은 제 1 에미터 저항 Re1 을 거쳐서 전류원 Is 의 제 1 단자에 접속된 에미터를 갖고 있다. 제 2 바이폴라 트랜지스터 T2 는 제 2 에미터 저항 Re2 를 거쳐서 전류원 Is 의 제 1 단자에 접속된 에미터를 갖고 있다. 전류원 Is 의 제 2 단자는 적당한 전위(이 경우에는 접지 전위)에 접속된다. 제 1 및 제 2 바이폴라 트랜지스터의 콜렉터는 제 1 바이폴라 트랜지스터의 베이스와 제 2 바이폴라 트랜지스터의 베이스 사이에 접속된 입력 전압원 Vi 에 의해 공급된 입력 전압 Vi 에 따라 전류를 인출한다.

바이폴라 트랜지스터의 콜렉터 전류는 이하의 식으로 표현된다.

바이폴라 트랜지스터의 베이스 사이의 입력 전압 Vi 는 이하의 식으로 표현될 수 있다.

오프세트 전압은 양쪽의 콜렉터 전류가 동일할때 발생하는 입력 전압이다.

그래서, 오프세트 전압은, 에미터 저항 Re1, Re2 의 값의 차와, 전류원 Is 에서 흐르는 전류의 곱에 의존하는 항목(term)과 고정된 항목을 포함한다. 만약, 에미터 저항 Re1, Re2 의 값이나 전류원 Is 에서 흐르는 전류가, 큰 입력 전압 스윙에 대처하기 위해 증가될 것이라면 오프세트 전압은 증가한다.

도 2b 는 전계 효과 트랜지스터(FET 로 표시)를 포함하는 차동 입력단을 도시한 것이다. 제 1 FET M1 의 소스 및 제 2 FET M2 의 소스는 전류원 Is 의 제 1 단자에 접속된다. 전류원 Is 의 제 2 단자는 적당한 전위에 접속된다. 제 1 및 제 2 FET 의 드레인은, 제 1 FET 의 게이트와 제 2 FET 의 게이트 사이에 접속된 입력 전압원 Vi 에 의해 공급된 입력 전압 Vi 에 의존하는 전류를 인출한다.

FET 의 드레인 전류는 하기 식으로 표현된다.

여기서,

W = 채널 폭

L = 채널 길이

Cox = 게이트와 채널 사이의 옥사이드 용량

μ = 전하 캐리어의 이동도

FET 의 게이트들 사이의 입력 전압 Vi 은 다음 식으로 나타낼 수 있다.

오프세트 전압은 양쪽의 드레인 전류가 동일할때 발생하는 입력 전압이다.

따라서, 오프세트 전압은 전류원 Is 에서 흐르는 전류에 의존하는 항목과 고정된 항목을 포함한다. 만약, 전류원 Is 에서 흐르는 전류가, 큰 입력 전압 스윙에 대처하기 위해 증가될 것이라면 오프세트 전압은 증가한다.

도 3 은 본 발명에 따른 프레임 편향 회로를 구비한 화상 표시 장치를 도시한 것이다. 화상 표시 장치는 또한, 동기 회로(4), 프레임 편향 코일 Lf, 음극선관 CRT 를 포함한다. 동기 회로(4)는 영상 신호의 프레임 동기 신호 Sf 를 수신하여, 프레임 편향 회로의 입력에 입력 전류 Ii 로서 공급되는 기준 파형을 발생한다. 편향 코일은 음극선관 CRT 에 자기적으로(magnetically) 결합되어 음극선관 CRT 내에서 전자 빔의 프레임 편향을 발생시킨다. 만약, 수직 방향으로 계속해서 수평 라인을 주사함으로써 화상이 구성된다면, 프레임 편향은, 일반적인 실시에서와 같이, 수직 방향에서의 편향일 것이다. 만약, 수평 방향으로 계속해서 수직 라인을 주사함으로써 화상이 구성된다면, 프레임 편향은, 소위 교차 주사인 경우에서와 같이, 수평 방향에서의 편향일 것이다. 비록, 본 발명이 프레임 편향 회로에서 특히 유용한 것이지만, 본 발명에 따른 편향 회로를 구비한 라인 편향 코일을 구동하는 것도 가능하다. 프레임 편향 회로는, 제 1 출력 증폭기(1), 제 2 출력 증폭기(2), 차동 증폭기(5), 직렬 저항 Rs, 변환 저항 Rc 를 포함한다. 직렬 저항 Rs 는 편향 코일 Lf 와 직렬로 마련된다. 편향 코일 Lf 와 직렬 저항 Rs 의 직렬 구조는 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에서 브리지 구조로 구동되도록 접속되어, 편향 코일 Lf 를 거쳐서 흐르는 편향 전류 If 를 발생시킨다. 직렬 저항 Rs 의 양단에는 편향 전류 If 에 대응하는 전압이 발생된다. 차동 증폭기(5)는 편향 코일 Lf 와 직렬 저항 Rs 의 접속점에 접속된 제 1 입력을 갖는다. 차동 증폭기(5)의 제 2 입력은 변환 저항 Rc 를 거쳐서, 편향 코일 Lf 에 접속되어 있지 않은 직렬 저항 Rs 의 단부에 접속된다. 입력 전류원(6)은 차동 증폭기(5)의 제 2 입력에 접속되어 변환 저항 Rc 를 거쳐서 흐르는 입력 전류 Ii 를 공급한다. 따라서, 차동 증폭기(5)는 그의 입력 사이에서, 변환 저항 Rc 와 직렬 저항 Rs 의 직렬 구조에 걸리는 전압을 수신한다. 입력 전류 Ii 의 극성은, 직렬 저항 Rs 에 걸리는 전압과 반대의 극성을 가진 전압이 변환 저항 Rc 에 걸도록 선택된다. 차동 증폭기(5)는 제 1 및 제 2 출력 증폭기(1, 2)의 각 입력에 접속된 2 개의 출력을 가져서, 변환 저항 Rc 와 직렬 저항 Rs 의 직렬 구조에 걸리는 전압이 0 이 되도록, 피드백 루프 내의 2 개의 출력 증폭기(1, 2)를 구동한다. 이와 같은 방식에 있어서, 차동 증폭기(5)의 입력 사이에서의 전압 스윙은 매우 작다. 차동 증폭기가 바이폴라 차동 입력단을 포함하는 경우에는, 에미터 저항 Re1, Re2 (도 2a 참조)는 더욱 작은 값으로 수정될 수 있거나, 생략될 수도 있으므로, 발생되는 오프세트가 매우 작게 된다. 차동 증폭기가 FET 입력단을 포함하는 경우에는, 전류원 Is (도 2b 참조)를 거쳐서 흐르는 전류가 감소될 수 있어 낮은 오프세트를 얻을 수 있다. 제 1 출력 증폭기(1)가 플라이백 주기동안 높은 플라이백 전압을 공급한다고 생각된다. 차동 증폭기(5)는 단지 주사 공급 전압에 견디기 위해 필요하다.

변환 저항 Rc 는 또한 차동 증폭기(5)의 제 1 입력과 편향 코일 Lf 와 직렬 저항 Rs 의 접속점 사이에 마련될 수도 있다. 이 경우에, 변환 저항 Rc 의 값은, 변환 저항 Rc 를 거쳐서 흐르는 입력 전류 Ii 가 직렬 저항 Rs 에 걸리는 전압을 너무 많이 교란시키지 않도록, 충분히 클 것이다. 입력 전류의 극성은, 직렬 저항 Rs 에 걸리는 전압과 반대 극성의 전압이 변환 저항 Rc 에 걸리도록 하기 위해, 차동 증폭기(5)의 제 1 입력에서 전류를 인출하도록 선택될 것이다.

상술한 2 개의 실시예에 있어서, 한편으로는 편향 코일 Lf 의 위치를, 다른 한편으로는 직렬 저항 Rs 의 위치를, 그와 결합된 변환 저항 Rc 와 차동 증폭기(5) 와 교환하는 것도 가능하다. 그러면, 차동 증폭기(5)는 플라이백 전압에 견딜수 있을 것이다.

만약, 변환 저항 Rc 의 한쪽 단부가 제 1 또는 제 2 출력 증폭기(1, 2)의 출력에 접속되는 경우, 버퍼는 차동 대 단일 변환기(differential to single converter)로 대체될 수 있다. 이 변환기는, 변환 저항 Rc 의 다른쪽 단부에 접속된 단일의 출력 전류 또는 전압을 발생한다. 이러한 단일 출력 변환기는 버퍼보다 더욱 간단한 구조를 가져서 오프세트를 감소시키게 된다. 비록, 상술한 프레임 편향 회로가 전류 출력을 가진 차동 증폭기(5)와 전류 입력을 가진 제 1 및 제 2 출력 증폭기(1, 2)를 기본으로 하고 있지만, 다른 여러가지 변경도 가능하다. 일예로서, 차동 증폭기(5)는 제 1 출력 증폭기(1)의 입력에 전압을 공급할 수도 있다. 인버터단(inverter stages)은 이 전압을 반전시켜 반전된 전압을 제 2 출력단(2)에 공급한다.

도 4 는 본 발명에 따른 프레임 편향 회로를 더욱 상세하게 도시한 것이다. 이 프레임 편향 회로는 브리지 구조로 마련된 제 1 및 제 2 출력 증폭기(1, 2)를 포함한다. 출력 증폭기(1, 2)의 각각은 주사 공급 전압 Vp 를 수신한다. 제 1 출력 증폭기(1)는 전압 Va 를 공급하는 출력을 갖고, 제 2 출력 증폭기(2)는 전압 Vb 를 공급하는 출력을 갖는다. 편향 코일 Lf 와 직렬 저항 Rs 의 직렬 구조는 제 1 출력 증폭기(1)의 출력과 제 2 출력 증폭기(2)의 출력 사이에 접속된다. 댐핑 저항 Rd 는 편향 코일 Lf과 병렬로 마련된다. 플라이백 공급 전압 Vflb 는, 전계 효과 트랜지스터(이하, FET 라 한다)로서 도시한 반도체 스위치 T1 을 거쳐서 제 1 출력 증폭기(1)의 출력에 접속된다. FET T1 은 플라이백 주기 Tf 동안에 플라이백 공급 전압 Vflb 를 편향 코일 Lf 에 접속한다. 차동 증폭기(5)는 제 1 FET T2, 제 2 FET T3 과 전류원 Is 를 포함한다. 제 1 FET T2 의 소스는, 제 2 FET T3 의 소스와 전류원 Is 의 한쪽 단부에 접속된다. 전류원 Is 의 다른쪽 단부는 주사 공급 전압 Vp 에 접속된다. 제 1 FET T2 의 게이트는 편향 코일 Lf 와 직렬 저항 Rs 의 접속점에 접속된다. 이 접속점은 또한 제 2 접속점 P2 로도 불리운다. 제 2 FET T3 의 게이트는 변환 저항 Rc 를 거쳐서 제 2 출력 증폭기(2)의 출력에 접속되어 입력 전류 Ii 를 수신한다. 제 1 및 제 2 FET T2, T3 의 게이트는 차동 증폭기(5)의 제 1 및 제 2 입력을 구성한다. 제 2 FET T3 의 게이트와 변환 저항 Rc 의 접속점은 또한 접속점 P1 로도 불리운다. 제 1 FET T2 의 드레인은 제 1 출력 증폭기(1)의 입력에 접속된다. 제 2 FET T3 의 드레인은 제 2 출력 증폭기(2)의 입력에 접속된다. 제 1 및 제 2 FET T2, T3 의 드레인은 차동 증폭기(5)의 출력을 구성한다. 전류 발생 회로(3)는 제 1 또는 제 2 접속점 P1, P2 에 접속된다.

이하, 이 프레임 편향 회로의 동작을 설명할 것이다. 입력 전류 Ii 에 의해 변환 저항 Rc 에 기준 전압 Vr 이 걸린다. 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is 에 의해 직렬 저항 Rs 에는 전압 Vs 가 걸린다. 차동 증폭기(5)는 그 입력 사이에서 전압 Vs 와 기준 전압 Vr 의 합을 수신하여, 이 합이 0 을 유지하도록, 그 출력에 있어서 제 1 및 제 2 출력 증폭기(1, 2)를 구동하기 위한 전류를 공급한다. 이와 같은 방식에 있어서, 출력 증폭기(1, 2)는 출력 전압 Va, Vb 을 공급하여, 기준 전압 Vr 과 반대인 극성을 갖는 전압 Vs 가 직렬 저항 Rs 에 걸리도록 제어된다. 댐핑 저항 Rd 의 영향과 전류 발생 회로(3)의 보정 작용에 대해서는 도 5 의 설명에서 명백하게 될 것이다.

도 5 의 (a)는 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is, 편향 전류 If, 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 의 파형을 각각, 모두 시간의 함수로서 도시한 것이다. 편향 전류 If 는 점선으로 나타나 있다. 도 5 의 (b)는 편향 코일 Lf 와 직렬 저항 Rs 의 직렬 구조에 발생하는 전압 Va-Vb 를 도시한 것이다. 이것은 특히, 플라이백 주기 동안에는 간단한 파형으로 된다. 시점 t1 은 주사 주기 Ts 의 개시를 나타낸다. 시점 t2 는 주사 주기 Ts 의 중간을 나타낸다. 시점 t3 은 주사 주기 Ts 의 종단과 플라이백 주기 Tf 의 개시를 나타낸다. 시점 t4 는 플라이백 주기 Tf 의 종단과, 다음 주사 주기 Ts 의 개시를 나타낸다. 명료하게 하기 위해, 플라이백 주기 Tf 의 지속 기간은 과장하여 크게 하였다.

주사 주기 Ts 동안, 우선 어림잡아, 편향 코일 Lf 는 저항처럼 작용한다. 그래서, 편향 코일 Lf 의 양단에 걸리는 전압은 사실상 톱니 파형일 것이므로, 편향 코일 Lf 를 거쳐 흐르는 거의 톱니 형상의 편향 전류 If 를 얻게될 것이다. 주사 주기 Ts 의 개시 t1 에 있어서, 출력 증폭기(1)의 출력 전압 Va 는 주사 공급 전압 Vp 와 거의 동일하고, 제 2 출력 증폭기(2)의 출력 전압 Vb 는 접지 전위와 거의 동일하므로, 편향 코일 Lf 양단에 걸려 발생하는 주사 공급 전압 Vp 와 거의 동일하다. 주사 공급 전압 Vp 는, 소망하는 최대의 편향 전류 If 를 발생하도록 충분히 높게 선택되되, 출력 증폭기(1)에서의 소비를 최소한으로 하기 위해 가능한한 낮게 선택된다. 이 주사 공급 전압 Vp 의 값은 또한 주사 주기 동안에 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 를 결정한다. 직렬 저항 Rs 를 거쳐서 흐르는 전류 Is 는 편향 코일 Lf 을 거쳐서 흐르는 편향 전류 If 와 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 로 구성된다. 차동 증폭기(5)는 직렬 저항 Rs 에 걸리는 전압 Vs 와 변환 저항 Rc 에 걸리는 전압 Vr 의 합을 수신한다. 차동 증폭기는 제 1 및 제 2 출력 증폭기(1, 2)를 구동하여 직렬 저항 Rs 에 걸려 발생하는 전압 Vs 가 변환 저항 Rc 에 걸리는 입력 전압 Vr 과 값은 동일하되 극성이 반대로 되도록 출력 전압 Va, Vb 의 값을 공급한다. 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 에 의해서 직렬 저항 Rs 에 걸리는 전압 Vr 이 결정되기 때문에, 실제의 편향 전류 If 는, 댐핑 저항 Rd 가 없는 상황과 비교하여 어느 정도 더 낮은 진폭을 갖는다.

플라이백 주기 Tf 의 종단인 t4 에서, 플라이백 공급 전압 Vflb 는 편향 코일 Lf 의 양단에 걸려서 발생한다. 플라이백 주기 Tf 동안, 우선 어림잡아, 편향 코일 Lf 가 인덕턴스로서 작용한다. 이 플라이백 공급 전압 Vflb 는 주사 공급 전압 Vp 보다 큰 값을 가져서, 짧은 플라이백 주기 Tf 내에서 편향 전류 If 의 극성을 변경시킬 수 있다. 따라서, 댐핑 저항 Rd 를 거쳐서 흐르는 전류 Id 는 주사 주기 Ts 동안보다도 플라이백 주기 Tf 동안에 더 크다. 플라이백 공급 전압 Vflb 은, 출력 증폭기(1)의 입력 전류가 소정의 값 이하로 감소한 순간에 편향 코일 Lf 로부터 비접속될 것이다. 또는, 이와 달리, 직렬 저항 Rs 에 걸리는 전압 Vr 이 기준 파형 Ref 의 플라이백 전압 레벨에 도달한다. 댐핑 저항 Rd 에 걸리는 고 전압에 의해 기인된, 직렬 저항 Rs 를 거쳐서 흐르는 여분의 고 전류 때문에, 비교적 낮은 편향 전류 If 의 값에서는 플라이백 공급 전압 Vflb 이 비접속된다. 따라서, 플라이백 주기 Tf 의 종단 t4 에서 편향 전류 If 의 값은, 주사 주기 Ts 의 개시인 t1, t4 에서 소망하는 바와 같은 편향 전류 If 의 양보다 작다. 편향 전류 If 의 양에 있어서의 이러한 차이는 도 5의 (a)에서 g 로서 나타나 있다. 다음 프레임 주사를 개시하기 전에, 플라이백 주기 Tf 의 종단 t4 에서의 너무 작은 양의 편향 전류 If 는, 주사 주기 Ts 의 개시 t4 에서 소망하는 바와 같은 더 높은 양의 편향 전류 If 로 증가하여야 한다. 이 천이는 낮은 주사 공급 전압 Vp(일예로서, 실제적인 값은 14 볼트이다) 으로 실행될 것이므로, 더 높은 플라이백 공급 전압 Vflb(일예로서, 실제적인 값은 60 볼트이다) 으로 플라이백이 전체적으로 실행될 수 있는 경우보다도, 사실상 시간이 더 걸릴 것이다.

본 발명에 따른 프레임 편향 회로는, 전류 발생 회로(3)를 직렬 저항 Rs 및/또는 변환 저항 Rc 에 결합하여, 플라이백 주기 Tf 의 적어도 마지막 부분 동안 보정 전류 Ic 를 발생시켜, 이 문제를 해결한다. 전류 발생 회로(3)가 직렬 저항 Rs 에 접속되면, 보정 전류 Ic 가 직렬 저항 Rs 로부터 전환되어, 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 가 직렬 저항 Rs 를 거쳐서 흐르는 것을 방지하게 된다. 만약, 전류 발생 회로(3)가 변환 저항 Rc 에 결합되면, 보정 전류 Ic 는 변환 저항 Rc 에 걸리는 입력 전압 Vi 를 크게 한다. 지금, 직렬 저항 Rs 를 거쳐서 흐르는 전류는, 플라이백 공급 전압 Vflb 가 비접속되기 전에 더 높은 값에 도달하게 되므로, 너무 낮은 편향 전류 If 의 값에서 플라이백 공급 전압 Vflb 의 비접속을 방지할 수 있다.

도 6 은 본 발명에 따른 전류 발생 회로(3)의 실시예의 회로도이다.

도 6a 내지 도 6d 에 도시한 실시예에서는 접속점 P 에 공급되는 전류 I 를 발생한다. 이 점 P 는 전류 발생 수단(3) 및 변환 저항 Rc 의 접속점을 나타내는 제 1 접속점 P1 일 수도 있고, 또는 전류 발생 수단(3) 및 직렬 저항 Rs 의 접속점을 나타내는 제 2 접속점 P2 일 수도 있다. 이 경우, 전류 I 는 보정 전류 Ic 이다. 도 6e 에 도시한 바와 같이, 이 전류 I 는 전류 미러의 입력 P3 에 대한 기준 전류 Iref 로서 공급될 수도 있다.

도 4 에 도시한 프레임 편향 회로에 있어서, 전류 발생 회로(3)는 보정 전류 Ic 를 제 1 접속접 P1 으로 공급하여 변환 저항 Rc 에 걸리는 전압 Vi 를 크게 한다. 만약, 전류 발생 회로(3)가 다른 방식으로 변환 저항 Rc 에 접속되면, 보정 전류 Ic 의 방향은 다시, 변환 저항 Rc 에 걸리는 전압을 크게 하는 방향으로 선택될 것이다. 만약, 전류 발생 회로(3)가 도 4 에 도시한 바와 같이 제 2 접속점 P2 에 접속되면, 보정 전류 Ic 가 직렬 저항 Rs 로부터 인출되어, 직렬 저항 Rs 로부터 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 를 전환시킬 것이다. 만약, 편향 코일 Lf 와 직렬 저항 Rs 의 위치가 서로 교환되면, 편향 코일 Lf 와 직렬 저항 Rs 의 접속점에 여전히 접속되어 있는 보정 회로(3)는, 댐핑 임피던스 Rd 를 거쳐서 흐르는 전류 Id 가 직렬 저항 Rs 를 거쳐서 흐르지 않도록, 보정 전류 Ic 를 직렬 저항 Rs 에 공급해야 한다.

도 6a 는 전류 결정 저항 R1 과 반도체 스위치 S 의 직렬 구조를 도시한 것이다. 이 직렬 구조는 반도체 스위치 S 의 도통 주기 동안, 전압 Vd 를 수신하여 접속점 P 에 전류 I 를 공급한다. 반도체 스위치 S 의 제어 입력은 제어 신호 C2 를 수신하는데, 이 제어 신호 C2 는 반도체 스위치 S 를, 플라이백 주기 Tf 의 적어도 마지막 부분 동안 도통시킨다. 전류 I 는 전압 Vd 와 전류 결정 저항 R1 의 값에 의존한다. 전압 Vd 는 전류 I 를 소망하는 방향으로 공급하도록 선택될 것이다.

도 6b 와 도 6a 의 차이점은, 직렬 저항 Rs 에 접속되어 있지 않은 편향 코일 Lf 의 종단에서 편향 전압 Va, Vb 로 되도록 전압 Vd 가 선택된다는 점이다. 이와 같은 방식에 있어서, 전류 I 는 플라이백 전압 Vflb 에 의존한다.

도 6c 에 있어서, 반도체 스위치 S 는 pnp 트랜지스터 T6 인데, 이 트랜지스터 T6 은 전류 결정 저항 R1 을 거쳐서 출력 증폭기(1)의 출력에서 전압 Va 에 접속된 에미터를 갖고 있다. pnp 트랜지스터 T6 의 베이스는 DC-전압에 접속되어 있는데, 이 DC-전압은, 편향 전압 Va 가 대략, 고 플라이백 공급 전압 Vflb 와 동일한 동안의 플라이백 주기 Tf 동안에 pnp 트랜지스터 T6 이 도통하도록 선택되어 있다. pnp 트랜지스터 T6 의 콜렉터는 전류 I 를 공급한다.

도 6d 가 도 6c 와 다른 점은, pnp 트랜지스터 T6 이 제너 다이오드 D1 로 대체되어 있는 점이다. 만약, 공급 전압이 제 1 출력 증폭기(1)의 출력 전압 Va 이면, 제너 다이오드 D1 의 애노드는 접속점 P 쪽으로 향하게 된다. 전류 I 가 인출될 것임에 틀림없는 경우에는, 제 1 출력 증폭기(1)의 출력 전압 Va 가 제 2 출력 증폭기(2)의 출력 전압 Vb 로 대체되고 제너 다이오드 D1 의 방향이 변경될 것임은 분명하다.

도 6e 는 전류 발생 회로(3)를 도시하고 있는데, 이 회로(3)는 npn 형의 제 1 및 제 2 트랜지스터 T4, T5 와 pnp 형의 제 3 트랜지스터 T6 을 가진 전류 미러를 포함한다. 제 1 트랜지스터 T4 의 베이스 및 콜렉터는 상호 접속되어 있다. 제 1 트랜지스터 T4 의 베이스는 제 2 트랜지스터 T5 의 베이스에 접속되어 있다. 제 1 및 제 2 트랜지스터 T4, T5 의 에미터는 동일한 전압에 접속되어 있는데, 도 6e 에서는 접지 전위에 접속되어 있다. 제 2 트랜지스터 T5 의 콜렉터는 제 1 또는 제 2 접속점 P1, P2 에 접속되어 콜렉터 전류 Ic 를 공급한다. 제 3 트랜지스터 T6 의 에미터는 접속점 P3 에서 기준 전류 Iref 를 수신한다. 제 3 트랜지스터 T6 에는, 주사 공급 전압 Vp 또는 그 밖의 적당한 고정 전압에 접속된 베이스와, 제 1 트랜지스터 T4 의 콜렉터에 접속된 콜렉터가 구비되어 있다. 제 1 트랜지스터 T4 를 거쳐서 흐르는 전류는 기준 전류 Iref 에 의해 결정된다. 이 기준 전류 Iref 는 제 1 및 제 2 트랜지스터 T4, T5 에 의해 반영(mirror)되어 보정 전류 Ic 를 얻게 된다. 제 2 출력 증폭기(2)의 출력 전압 Vb 의 경우와 같이, 제 1 및 제 2 트랜지스터 T4, T5 의 에미터를, 주사 공급 전압 Vp 및 제 1 또는 제 2 접속점 P1, P2 상의 전압보다 낮은 적당한 전압에 접속시키는 것도 가능하다. 기준 전류 Iref 는 도 6a 내지 도 6d 에 도시한 어떠한 방식에서도 발생될 수 있다.

도 6f 에는, 저항 R1 과 반도체 스위치 S 의 직렬 구조를 포함하는 전류 발생 회로(3)가 도시되고, 이 직렬 구조가 직렬 저항 Rs 와 병렬로 마련되어 있다. 반도체 스위치 S 의 제어 입력은 제어 신호 C2 를 수신하는데, 이 신호 C2 는 플라이백 주기 Tf 의 적어도 마지막 부분 동안 반도체 스위치 S 를 도통시킨다.

이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

Claims (11)

1. 제 1 및 제 2 출력 증폭기(1, 2)와,

   상기 편향 코일(Lf)과 직렬로 마련된 직렬 저항(Rs)으로서, 상기 편향 코일(Lf)과 직렬 저항(Rs)의 직렬 구조가 상기 제 1 출력 증폭기(1)의 출력과 상기 제 2 출력 증폭기(2)의 출력 사이에 결합되는 상기 직렬 저항(Rs)과,

   상기 직렬 저항(Rs)의 제 1 단부에 결합된 제 1 입력을 갖고, 상기 제 1 및 제 2 출력 증폭기(1, 2)의 대응하는 입력에 각각 결합된 출력을 가져서, 브리지 구성의 상기 제 1 및 제 2 출력 증폭기(1, 2)를 구동하는 차동 증폭기(5)를 포함하는,

   편향 코일(Lf) 내에서 전자 빔 편향 전류(If)를 발생하는 편향 회로에 있어서,

   상기 편향 회로는 변환 저항(Rc)을 더 포함하며,

   상기 변환 저항(Rc)은

   상기 차동 증폭기(5)의 제 2 입력에 결합되어, 입력 파형을 갖는 입력 전류(Ii)를 수신하는 제 1 단부와,

   상기 직렬 저항(Rs)의 제 2 단부에 결합된 제 2 단부를 갖는 것을 특징으로 하는 편향 회로.
2. 제 1 항에 있어서,

   상기 편향 회로는

   상기 편향 코일(Lf)과 병렬로 마련된 댐핑 임피던스(Rd)와,

   상기 직렬 저항(Rs)에 결합되어, 상기 편향 전류(If)의 플라이백 주기의 적어도 마지막 부분 동안 상기 직렬 저항(Rs)으로부터 보정 전류를 전환하는 전류 발생 수단(3)을 더 포함하는 편향 회로.
3. 제 1 항에 있어서,

   상기 편향 회로는

   상기 편향 코일(Lf)과 병렬로 마련된 댐핑 임피던스(Rd)와,

   상기 차동 증폭기(5)의 제 2 입력에 결합되어, 보정 전류를 공급하여, 상기 편향 전류(If)의 플라이백 주기의 적어도 마지막 부분 동안 상기 변환 저항(Rc)을 거쳐서 흐르는 전류(Ii)를 크게 하는 전류 발생 수단(3)을 더 포함하는 편향 회로.
4. 제 2 항 또는 제 3 항에 있어서,

   상기 전류 발생 수단(3)은, 기준 전류(Iref)를 수신하는 입력과, 상기 기준 전류(Iref)에 비례하는 보정 전류(Ic)를 공급하는 출력을 갖는 전류 미러(T4, T5)를 포함하는 편향 회로.
5. 제 2 항에 있어서,

   상기 전류 발생 수단(3)은

   전압원(Vd)과 상기 변환 저항(Rc) 또는 상기 직렬 저항(Rs) 또는 전류 미러(T4, T5)의 입력 사이에 결합된 반도체 스위치(S)와 전류 결정 임피던스(R1)의 직렬 구조와,

   상기 플라이백 주기와 연관된 정보를 수신하고, 상기 반도체 스위치(S)에 결합되어 상기 반도체 스위치(S)를, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 도통시키는 제어 회로(7)를 포함하는 편향 회로.
6. 제 5 항에 있어서,

   상기 편향 회로는 상기 플라이백 주기(Tf) 동안, 플라이백 공급 전압(Vflb)을 상기 제 1 출력 증폭기(1)의 출력에 접속시키는 수단(T1)을 더 포함하고, 상기 전압원(Vd)은 상기 직렬 저항(Rs)에 결합되지 않은 편향 코일(Lf)의 종단에서 편향 전압(Va, Vb)에 의해 구성되는 편향 회로.
7. 제 2 항에 있어서,

   상기 편향 회로는 상기 플라이백 주기(Tf) 동안 플라이백 공급 전압(Vflb)을 상기 제 1 출력 증폭기(1)의 출력에 접속시키는 수단(T1)을 더 포함하며, 상기 전류 발생 수단(3)은 제어 전극을 갖는 pnp 형의 트랜지스터(T6)를 포함하고, 주요한 전류 경로가 전류 결정 임피던스(R1)와 직렬로 마련되며, 상기 트랜지스터(T6)의 에미터는 상기 전류 결정 임피던스(R1)를 거쳐서 상기 직렬 저항(Rs)에 결합되는 것이 아니라 상기 편향 코일((Lf))의 종단에 결합되고, 상기 트랜지스터(T6)의 콜렉터는 상기 변환 저항(Rc)이나 상기 직렬 저항(Rs)이나 상기 전류 미러(T4, T5)의 입력에 결합되고, 이것에 의해, 상기 제어 전극은, 트랜지스터(T6)가, 상기 플라이백 주기(Tf) 동안에는 도통 상태에 있고 상기 주사 주기(Ts) 동안에는 비도통 상태에 있도록 DC-전압(Vdc)을 수신하는 편향 회로.
8. 제 2 항에 있어서,

   상기 편향 회로는 상기 플라이백 주기(Tf) 동안에 플라이백 공급 전압(Vflb)을 상기 제 1 출력 증폭기(1)의 출력에 접속시키는 수단(T1)을 더 포함하고, 상기 전류 발생 수단(3)은 전류 결정 임피던스(R1)와 직렬로 마련되는 제너 다이오드(D1)를 포함하고, 상기 직렬 구조는, 상기 직렬 저항(Rs)에 결합되지 않은 상기 편향 코일(Lf)의 종단과 상기 변환 저항(Rc)이나 상기 직렬 저항(Rs)이나 전류 미러(T4, T5)의 입력 사이에 결합되며, 이것에 의해 상기 제너 다이오드(D1)는 상기 플라이백 주기(Tf) 동안에는 도통 상태로 되고 상기 주사 주기(Ts) 동안에는 비도통 상태로 되는 편향 회로.
9. 제 2 항에 있어서,

   상기 전류 발생 수단(3)은

   상기 직렬 저항(Rs)과 병렬로 결합되어 상기 직렬 저항(Rs)으로부터 보정 전류(Ic)를 전환시키는, 반도체 스위치(S)와 전류 결정 임피던스(R1)의 직렬 구조와,

   상기 플라이백 주기(Tf)와 연관된 정보를 수신하고, 상기 반도체 스위치(S)에 결합되어, 상기 반도체 스위치를, 상기 플라이백 주기(Tf)의 적어도 마지막 부분 동안 도통시키는 제어 회로(7)를 포함하는 편향 회로.
10. 프레임 편향 코일(Lf)을 구비한 음극선관(CRT)과,

    프레임 편향 코일(Lf)을 거쳐서 흐르는 편향 전류(If)를 발생하여 음극선관(CRT) 내의 전자 빔을 편향시키는 프레임 편향 회로를 포함하는 화상 표시 장치에 있어서,

    상기 프레임 편향 회로는

    제 1 및 제 2 출력 증폭기(1, 2)와,

    상기 편향 코일(Lf)과 직렬로 마련된 직렬 저항(Rs)으로서, 상기 편향 코일 (Lf)과 직렬 저항(Rs)의 직렬 구조가 상기 제 1 출력 증폭기(1)의 출력과 상기 제 2 출력 증폭기(2)의 출력 사이에 결합되는 상기 직렬 저항(Rs)과,

    상기 제 1 및 제 2 출력 증폭기(1, 2)의 대응하는 입력에 각각 결합되어 브리지 구성으로 상기 제 1 및 제 2 출력 증폭기(1, 2)를 구동하는 출력을 갖는 차동 증폭기(5)를 포함하며,

    상기 편향 회로는 변환 저항(Rc)을 더 포함하며,

    상기 변환 저항(Rc)은

    상기 차동 증폭기(5)의 제 2 입력에 결합되어, 입력 파형을 갖는 입력 전류(Ii)를 수신하는 제 1 단부와,

    상기 직렬 저항(Rs)의 제 2 단부에 결합된 제 2 단부를 갖는

    화상 표시 장치.
11. 청구항 1 에서 청구한 편향 회로에서 사용하는 집적 회로에 있어서,

    상기 집적 회로는 제 1 및 제 2 출력 증폭기(1, 2)와 차동 증폭기(5)를 포함하는 집적 회로.