JPH05344366A - 水平偏向ドライブ回路 - Google Patents
水平偏向ドライブ回路Info
- Publication number
- JPH05344366A JPH05344366A JP17472292A JP17472292A JPH05344366A JP H05344366 A JPH05344366 A JP H05344366A JP 17472292 A JP17472292 A JP 17472292A JP 17472292 A JP17472292 A JP 17472292A JP H05344366 A JPH05344366 A JP H05344366A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive circuit
- circuit
- horizontal deflection
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 静電誘導トランジスタを用いた水平偏向ドラ
イブ回路において、ドライブ出力用トランジスタの電力
損失を減らすこと。 【構成】 ドライブ回路１１として、信号源Ｓのパルス
信号を増幅するトランジスタＱ１と、トランジスタＱ
２，Ｑ３で構成されるＳＥＰＰ回路を設ける。ＳＥＰＰ
回路の出力段にスイッチングダイオードＤ２を接続し、
出力される低インピーダンスのスイッチングパルスをＳ
ＩＴのトランジスタＱ４で増幅する。トランジスタＱ４
のドレイン・ゲート間静電容量に充電されたドライブ信
号の立下り時の電荷を、ダイオードＤ２で放電し、トラ
ンジスタＱ２の過渡時における電力損失を低減する。
イブ回路において、ドライブ出力用トランジスタの電力
損失を減らすこと。 【構成】 ドライブ回路１１として、信号源Ｓのパルス
信号を増幅するトランジスタＱ１と、トランジスタＱ
２，Ｑ３で構成されるＳＥＰＰ回路を設ける。ＳＥＰＰ
回路の出力段にスイッチングダイオードＤ２を接続し、
出力される低インピーダンスのスイッチングパルスをＳ
ＩＴのトランジスタＱ４で増幅する。トランジスタＱ４
のドレイン・ゲート間静電容量に充電されたドライブ信
号の立下り時の電荷を、ダイオードＤ２で放電し、トラ
ンジスタＱ２の過渡時における電力損失を低減する。
Description
【０００１】
【産業上の利用分野】本発明は表示装置における水平偏
向ドライブ回路に関するものである。
向ドライブ回路に関するものである。
【０００２】
【従来の技術】テレビジョン受像機又はパーソナルコン
ピュータの表示装置等に用いられる水平偏向ドライブ回
路の一例について説明する。図２は従来の水平偏向ドラ
イブ回路１の構成を示す回路図である。本図に示すよう
に水平偏向ドライブ回路１は、ドライブ回路２と水平偏
向回路３により構成される。ドライブ回路２の信号源Ｓ
は映像の水平同期信号を出力する信号源であり、その信
号はカップリングコンデンサＣ１を介してドライブ用の
トランジスタＱ１のベースに与えられる。トランジスタ
Ｑ１のベースは抵抗Ｒ１を介して、エミッタは直接負の
電源ＶEEに夫々接続される。トランジスタＱ１のコレク
タは負荷抵抗Ｒ２を介し正の電源ＶCC1 に接続される。
ピュータの表示装置等に用いられる水平偏向ドライブ回
路の一例について説明する。図２は従来の水平偏向ドラ
イブ回路１の構成を示す回路図である。本図に示すよう
に水平偏向ドライブ回路１は、ドライブ回路２と水平偏
向回路３により構成される。ドライブ回路２の信号源Ｓ
は映像の水平同期信号を出力する信号源であり、その信
号はカップリングコンデンサＣ１を介してドライブ用の
トランジスタＱ１のベースに与えられる。トランジスタ
Ｑ１のベースは抵抗Ｒ１を介して、エミッタは直接負の
電源ＶEEに夫々接続される。トランジスタＱ１のコレク
タは負荷抵抗Ｒ２を介し正の電源ＶCC1 に接続される。
【０００３】ＮＰＮ型のトランジスタＱ２のコレクタは
電源Ｖcc1 に接続され、ＰＮＰ型のトランジスタＱ３の
コレクタは電源ＶEEに接続され、それらのベース及びエ
ミッタは夫々共通接続されている。トランジスタＱ２，
Ｑ３は相補型の増幅回路（ＳＥＰＰ回路）を形成してお
り、その共通エミッタから抵抗Ｒ３を介し低インピーダ
ンスの信号が出力される。
電源Ｖcc1 に接続され、ＰＮＰ型のトランジスタＱ３の
コレクタは電源ＶEEに接続され、それらのベース及びエ
ミッタは夫々共通接続されている。トランジスタＱ２，
Ｑ３は相補型の増幅回路（ＳＥＰＰ回路）を形成してお
り、その共通エミッタから抵抗Ｒ３を介し低インピーダ
ンスの信号が出力される。
【０００４】ＳＥＰＰ回路の出力は水平偏向回路３のト
ランジスタＱ４に与えられる。トランジスタＱ４は静電
誘導トランジスタ（ＳＩＴと呼ぶ）であり、そのゲート
に入力されるスイッチング信号を増幅して高電圧のパル
ス信号を出力するものである。特にバリアブル・スキャ
ンレートの表示装置では、水平偏向周波数がＮＴＳＣ規
格の周波数より高くなり、水平偏向回路のスイッチング
トランジスタとして従来のバイポーラ型のものを使用す
ると、そのベースの電荷蓄積効果によりスイッチング速
度が遅くなる。このためここでは高耐圧で高負荷電流を
流せるＳＩＴが用いられる。トランジスタＱ４のソース
（Ｓ）は接地され、ドレイン（Ｄ）はダイオードＤ１と
コンデンサＣ２の並列接続体に接続される。ダイオード
Ｄ１はコンデンサＣ２に充電される電圧の極性によって
導通又は非導通となるダンパー用ダイオードである。
ランジスタＱ４に与えられる。トランジスタＱ４は静電
誘導トランジスタ（ＳＩＴと呼ぶ）であり、そのゲート
に入力されるスイッチング信号を増幅して高電圧のパル
ス信号を出力するものである。特にバリアブル・スキャ
ンレートの表示装置では、水平偏向周波数がＮＴＳＣ規
格の周波数より高くなり、水平偏向回路のスイッチング
トランジスタとして従来のバイポーラ型のものを使用す
ると、そのベースの電荷蓄積効果によりスイッチング速
度が遅くなる。このためここでは高耐圧で高負荷電流を
流せるＳＩＴが用いられる。トランジスタＱ４のソース
（Ｓ）は接地され、ドレイン（Ｄ）はダイオードＤ１と
コンデンサＣ２の並列接続体に接続される。ダイオード
Ｄ１はコンデンサＣ２に充電される電圧の極性によって
導通又は非導通となるダンパー用ダイオードである。
【０００５】さてトランジスタＱ４のドレイン・ソース
と並列に偏向コイルＬｙとコンデンサＣ３の直列接続体
が接続されている。コンデンサＣ２は偏向コイルＬｙと
共に共振回路を形成する共振用コンデンサであり、トラ
ンジスタＱ４のオフ時に偏向コイルＬｙに充放電電流を
流すものである。偏向コイルＬｙは、ＣＲＴの電子ビー
ムを水平方向に走査させるために偏向電流を流すコイル
である。コンデンサＣ３はＣＲＴの水平偏向感度をＣＲ
Ｔの左右及び中央部で一定にするため、偏向コイルＬｙ
の電流を補正するＳ字補正のコンデンサである。尚コン
デンサＣ３の容量値は水平同期パルスの周波数によって
異なるが、コンデンサＣ２の容量値よりはるかに大き
い。
と並列に偏向コイルＬｙとコンデンサＣ３の直列接続体
が接続されている。コンデンサＣ２は偏向コイルＬｙと
共に共振回路を形成する共振用コンデンサであり、トラ
ンジスタＱ４のオフ時に偏向コイルＬｙに充放電電流を
流すものである。偏向コイルＬｙは、ＣＲＴの電子ビー
ムを水平方向に走査させるために偏向電流を流すコイル
である。コンデンサＣ３はＣＲＴの水平偏向感度をＣＲ
Ｔの左右及び中央部で一定にするため、偏向コイルＬｙ
の電流を補正するＳ字補正のコンデンサである。尚コン
デンサＣ３の容量値は水平同期パルスの周波数によって
異なるが、コンデンサＣ２の容量値よりはるかに大き
い。
【０００６】次にトランジスタＱ４のドレイン，ダイオ
ードＤ１のカソード，コンデンサＣ２，偏向コイルＬｙ
の一端は共通接続され、チョークトランスＴ１の一次側
を介して電源ＶCC2 に接続される。チョークトランスＴ
１は水平トランスとも呼ばれ、図示しない水平発振回路
に周波数制御されたＡＦＣパルスを出力すると共に、Ｃ
ＲＴのアノードに高電圧を供給する信号として利用され
る。
ードＤ１のカソード，コンデンサＣ２，偏向コイルＬｙ
の一端は共通接続され、チョークトランスＴ１の一次側
を介して電源ＶCC2 に接続される。チョークトランスＴ
１は水平トランスとも呼ばれ、図示しない水平発振回路
に周波数制御されたＡＦＣパルスを出力すると共に、Ｃ
ＲＴのアノードに高電圧を供給する信号として利用され
る。
【０００７】ＳＩＴを用いた従来の水平偏向ドライブ回
路１の動作について図３を用いて説明する。図３は図２
に示すドライブ回路２及び水平偏向回路３の各部の動作
を示す波形図である。
路１の動作について図３を用いて説明する。図３は図２
に示すドライブ回路２及び水平偏向回路３の各部の動作
を示す波形図である。
【０００８】まず信号源Ｓから出力される水平同期信号
はトランジスタＱ１で増幅され、ＳＥＰＰ回路に与えら
れる。そしてドライブ回路２によって図３（ａ）に示す
ような正負両側に変化する低インピーダンスのパルスが
生成され、水平偏向回路３に出力される。
はトランジスタＱ１で増幅され、ＳＥＰＰ回路に与えら
れる。そしてドライブ回路２によって図３（ａ）に示す
ような正負両側に変化する低インピーダンスのパルスが
生成され、水平偏向回路３に出力される。
【０００９】さてコンデンサＣ３は電源ＶCC2 のオン時
にチョークトランスＴ１，偏向コイルＬｙを介し充電さ
れているとする。次に図３（ａ）の期間Ｔ１でトランジ
スタＱ４がオンすると、コンデンサＣ３の電荷は偏向コ
イルＬｙを介しトランジスタＱ４により放電される。こ
のときコンデンサＣ２の電荷も急速放電され、図３
（ｃ）に示すように期間Ｔ１ではトランジスタＱ４のド
レイン電圧Ｖdsも０となる。偏向コイルＬｙのインダク
タンス（Ｌ）はその直流抵抗（ｒ）に比べて非常に大き
いので、その時定数（Ｌ／ｒ）は極めて大きくなり、偏
向コイルＬｙに流れる電流は図３（ｂ）の左端に示すよ
うに徐々に増加する。即ちトランジスタＱ４のドレイン
電流Ｉｄは鋸歯状波となる。
にチョークトランスＴ１，偏向コイルＬｙを介し充電さ
れているとする。次に図３（ａ）の期間Ｔ１でトランジ
スタＱ４がオンすると、コンデンサＣ３の電荷は偏向コ
イルＬｙを介しトランジスタＱ４により放電される。こ
のときコンデンサＣ２の電荷も急速放電され、図３
（ｃ）に示すように期間Ｔ１ではトランジスタＱ４のド
レイン電圧Ｖdsも０となる。偏向コイルＬｙのインダク
タンス（Ｌ）はその直流抵抗（ｒ）に比べて非常に大き
いので、その時定数（Ｌ／ｒ）は極めて大きくなり、偏
向コイルＬｙに流れる電流は図３（ｂ）の左端に示すよ
うに徐々に増加する。即ちトランジスタＱ４のドレイン
電流Ｉｄは鋸歯状波となる。
【００１０】やがてドライブ回路２からの出力パルスが
時刻t1で負になると、トランジスタＱ４はオフ状態とな
る。このとき偏向コイルＬｙに逆起電圧が生じ、偏向コ
イルＬｙ及びコンデンサＣ２，Ｃ３で形成される共振回
路に共振電流が流れる。このためコンデンサＣ２は急速
に充電され、図３（ｃ）に示すようにトランジスタＱ４
のドレイン電圧Ｖdsは上昇する。コンデンサＣ２の充電
が完了すると時刻t2から放電が行われ、その電圧が低下
する。
時刻t1で負になると、トランジスタＱ４はオフ状態とな
る。このとき偏向コイルＬｙに逆起電圧が生じ、偏向コ
イルＬｙ及びコンデンサＣ２，Ｃ３で形成される共振回
路に共振電流が流れる。このためコンデンサＣ２は急速
に充電され、図３（ｃ）に示すようにトランジスタＱ４
のドレイン電圧Ｖdsは上昇する。コンデンサＣ２の充電
が完了すると時刻t2から放電が行われ、その電圧が低下
する。
【００１１】コンデンサＣ２が充放電する間はトランジ
スタＱ４のオフ状態が続いているので、コンデンサＣ２
の充放電電流はコンデンサＣ３と偏向コイルＬｙを流れ
る。図３（ｅ）に示すように時刻t1以後では偏向コイル
Ｌｙの偏向電流Ｉdyは急激に減少し、時刻t2から逆方向
に流れ始める。やがてコンデンサＣ２の充電電荷が逆転
し、このためダイオードＤ１に順方向の電圧が印加さ
れ、導通状態となる。時刻t1〜t3の期間Ｔｒは電子ビー
ムが水平走査の開始位置に復帰する帰線期間に等しい。
スタＱ４のオフ状態が続いているので、コンデンサＣ２
の充放電電流はコンデンサＣ３と偏向コイルＬｙを流れ
る。図３（ｅ）に示すように時刻t1以後では偏向コイル
Ｌｙの偏向電流Ｉdyは急激に減少し、時刻t2から逆方向
に流れ始める。やがてコンデンサＣ２の充電電荷が逆転
し、このためダイオードＤ１に順方向の電圧が印加さ
れ、導通状態となる。時刻t1〜t3の期間Ｔｒは電子ビー
ムが水平走査の開始位置に復帰する帰線期間に等しい。
【００１２】次に時刻t3以後ではコンデンサＣ２の電荷
がなくなり、トランジスタＱ４のドレイン電圧Ｖdsは再
び０となる。今、偏向コイルＬｙ，コンデンサＣ３，ダ
イオードＤ１で共振回路が形成されているので、図３
（ｄ）に示すように偏向コイルＬｙに時定数（Ｌ／ｒ）
のダンパー電流Ｉdiが流れる。即ち偏向コイルＬｙの電
流は図３（ｅ）に示すようにコンデンサＣ３及びダイオ
ードＤ１を介し期間Ｔ１と逆方向に流れ、鋸歯状波の偏
向電流Ｉdyが得られる。やがて時刻t4でダンパー電流Ｉ
diが０になると、再びドライブ回路２から正のパルスが
与えられ、同様の動作が繰り返される。
がなくなり、トランジスタＱ４のドレイン電圧Ｖdsは再
び０となる。今、偏向コイルＬｙ，コンデンサＣ３，ダ
イオードＤ１で共振回路が形成されているので、図３
（ｄ）に示すように偏向コイルＬｙに時定数（Ｌ／ｒ）
のダンパー電流Ｉdiが流れる。即ち偏向コイルＬｙの電
流は図３（ｅ）に示すようにコンデンサＣ３及びダイオ
ードＤ１を介し期間Ｔ１と逆方向に流れ、鋸歯状波の偏
向電流Ｉdyが得られる。やがて時刻t4でダンパー電流Ｉ
diが０になると、再びドライブ回路２から正のパルスが
与えられ、同様の動作が繰り返される。
【００１３】さてＳＩＴのトランジスタＱ４のスイッチ
ング時における過渡電流について説明する。一般にＳＩ
Ｔの各電極間の静電容量は非常に大きな値を示す。例え
ば電極間容量は以下のようになる。 ゲート・ドレイン間容量：Ｃgd≒4000ｐＦ （Ｇ，Ｄ間電圧＝−１Ｖ） ゲート・ソース間容量 ：Ｃgs≒4000ｐＦ （Ｇ，Ｓ間電圧＝−１Ｖ）
ング時における過渡電流について説明する。一般にＳＩ
Ｔの各電極間の静電容量は非常に大きな値を示す。例え
ば電極間容量は以下のようになる。 ゲート・ドレイン間容量：Ｃgd≒4000ｐＦ （Ｇ，Ｄ間電圧＝−１Ｖ） ゲート・ソース間容量 ：Ｃgs≒4000ｐＦ （Ｇ，Ｓ間電圧＝−１Ｖ）
【００１４】図３（ａ）に示すように帰線期間Ｔｒで
は、トランジスタＱ４は逆バイアスされており、図３
（ｃ）に示すようにドレイン電極には高圧のフライバッ
クパルスＶdsが生じる。このため前半の帰線期間Ｔr1
（時刻t1〜t2）でゲート・ドレイン間は充電され、後半
の帰線期間Ｔr2で放電される。このときの充放電回路は
次に示す経路となる。
は、トランジスタＱ４は逆バイアスされており、図３
（ｃ）に示すようにドレイン電極には高圧のフライバッ
クパルスＶdsが生じる。このため前半の帰線期間Ｔr1
（時刻t1〜t2）でゲート・ドレイン間は充電され、後半
の帰線期間Ｔr2で放電される。このときの充放電回路は
次に示す経路となる。
【００１５】 帰線期間の前半Ｔr1（充電） Ｑ４のドレイン→Ｑ４のゲート→抵抗Ｒ３ →トランジスタＱ３→負電源ＶEE 帰線期間の後半Ｔr2（放電） 正電源ＶCC1 →トランジスタＱ２→抵抗Ｒ３ →Ｑ４のゲート→Ｑ４のドレイン
【００１６】
【発明が解決しようとする課題】時刻t1〜t4ではトラン
ジスタＱ１が導通しており、トランジスタＱ２，Ｑ３の
ベースの電圧が下がっている。このためトランジスタＱ
２はオフし、トランジスタＱ３はオン状態となる。従っ
てトランジスタＱ２のコレクタ・エミッタ間の電圧Ｖce
q2は、ほぼ電源ＶCC1 とＶEEの電圧の絶対値の和となっ
ており、大きな値となる。
ジスタＱ１が導通しており、トランジスタＱ２，Ｑ３の
ベースの電圧が下がっている。このためトランジスタＱ
２はオフし、トランジスタＱ３はオン状態となる。従っ
てトランジスタＱ２のコレクタ・エミッタ間の電圧Ｖce
q2は、ほぼ電源ＶCC1 とＶEEの電圧の絶対値の和となっ
ており、大きな値となる。
【００１７】このため帰線期間Ｔr2では、トランジスタ
Ｑ４のゲート・ドレイン間の放電電流がトランジスタＱ
２のベース・エミッタ間を通して流れる。このときのト
ランジスタＱ２のコレクタ・エミッタ間に高電圧が印加
されているので、その電力損失は大きなものとなる。こ
のように入力パルスの立下り時にトランジスタＱ２のコ
レクタ・エミッタ間に高電圧が印加されているので、そ
の電力損失が大きくなるような過渡電流が流れる。この
ためトランジスタＱ２は許容損失の大きなものを必要と
し、その価格も高かった。
Ｑ４のゲート・ドレイン間の放電電流がトランジスタＱ
２のベース・エミッタ間を通して流れる。このときのト
ランジスタＱ２のコレクタ・エミッタ間に高電圧が印加
されているので、その電力損失は大きなものとなる。こ
のように入力パルスの立下り時にトランジスタＱ２のコ
レクタ・エミッタ間に高電圧が印加されているので、そ
の電力損失が大きくなるような過渡電流が流れる。この
ためトランジスタＱ２は許容損失の大きなものを必要と
し、その価格も高かった。
【００１８】本発明はこのような従来の問題点に鑑みて
なされたものであって、ドライブ回路２のトランジスタ
の電力損失を少なくできる水平偏向ドライブ回路を提供
することを目的とする。
なされたものであって、ドライブ回路２のトランジスタ
の電力損失を少なくできる水平偏向ドライブ回路を提供
することを目的とする。
【００１９】
【課題を解決するための手段】本発明は外部から入力さ
れる水平同期信号を増幅して低インピーダンスのスイッ
チングパルスを出力するＳＥＰＰ回路を含むドライブ回
路と、ドライブ回路からの出力によりオン・オフされる
静電誘導型のトランジスタを用いて、偏向コイル及び共
振用コンデンサに偏向電流を流す水平偏向回路と、を有
する水平偏向ドライブ回路であって、ドライブ回路の出
力端にカソードが接続され、ＳＥＰＰ回路の負電源にア
ノードが接続されるスイッチングダイオードを具備する
ことを特徴とするものである。
れる水平同期信号を増幅して低インピーダンスのスイッ
チングパルスを出力するＳＥＰＰ回路を含むドライブ回
路と、ドライブ回路からの出力によりオン・オフされる
静電誘導型のトランジスタを用いて、偏向コイル及び共
振用コンデンサに偏向電流を流す水平偏向回路と、を有
する水平偏向ドライブ回路であって、ドライブ回路の出
力端にカソードが接続され、ＳＥＰＰ回路の負電源にア
ノードが接続されるスイッチングダイオードを具備する
ことを特徴とするものである。
【００２０】
【作用】このような特徴を有する本発明によれば、外部
から水平同期信号をドライブ回路に与えると、ＳＥＰＰ
回路によって増幅され、低インピーダンスのスイッチン
グパルスが水平偏向回路に出力される。水平偏向回路の
静電誘導型のトランジスタがオフすると、偏向コイルの
逆起電圧により、このトランジスタのドレイン・ソース
間の静電容量に電荷が蓄積する。この蓄積電荷をスイッ
チング用ダイオードを用いて放電し、ＳＥＰＰ回路の出
力段のトランジスタに生じる過渡時の電力損失が少なく
なる。
から水平同期信号をドライブ回路に与えると、ＳＥＰＰ
回路によって増幅され、低インピーダンスのスイッチン
グパルスが水平偏向回路に出力される。水平偏向回路の
静電誘導型のトランジスタがオフすると、偏向コイルの
逆起電圧により、このトランジスタのドレイン・ソース
間の静電容量に電荷が蓄積する。この蓄積電荷をスイッ
チング用ダイオードを用いて放電し、ＳＥＰＰ回路の出
力段のトランジスタに生じる過渡時の電力損失が少なく
なる。
【００２１】
【実施例】本発明の一実施例における水平偏向ドライブ
回路について図１を用いて説明する。本図において水平
偏向ドライブ回路１０はドライブ回路１１と水平偏向回
路１２により構成される。ドライブ回路１１には、コン
デンサＣ１、抵抗Ｒ１〜Ｒ３、トランジスタＱ２，Ｑ
３、信号源Ｓ、電源ＶCC1 、電源ＶEEが設けられている
ことは従来例と同一であるので、詳細な説明は省略す
る。又水平偏向回路１２は図２に示すものと同一であ
り、その説明は省略する。
回路について図１を用いて説明する。本図において水平
偏向ドライブ回路１０はドライブ回路１１と水平偏向回
路１２により構成される。ドライブ回路１１には、コン
デンサＣ１、抵抗Ｒ１〜Ｒ３、トランジスタＱ２，Ｑ
３、信号源Ｓ、電源ＶCC1 、電源ＶEEが設けられている
ことは従来例と同一であるので、詳細な説明は省略す
る。又水平偏向回路１２は図２に示すものと同一であ
り、その説明は省略する。
【００２２】従来例と異なり、ドライブ回路１１には、
トランジスタＱ３のコレクタ・エミッタ間にダイオード
Ｄ２が接続される。ダイオードＤ２はそのカソードがト
ランジスタＱ３のエミッタに接続され、アノードはトラ
ンジスタＱ３のコレクタに接続される。ダイオードＤ２
は高速スイッチングダイオードとし、好ましくは低い順
方向降下電圧を有するダイオード、例えばショットキー
バリアダイオードを用いる。
トランジスタＱ３のコレクタ・エミッタ間にダイオード
Ｄ２が接続される。ダイオードＤ２はそのカソードがト
ランジスタＱ３のエミッタに接続され、アノードはトラ
ンジスタＱ３のコレクタに接続される。ダイオードＤ２
は高速スイッチングダイオードとし、好ましくは低い順
方向降下電圧を有するダイオード、例えばショットキー
バリアダイオードを用いる。
【００２３】次に本実施例のドライブについて説明す
る。前述した従来例と同一部分は図３に示すように同一
の動作であるので、詳細な説明を省略する。図３（ｃ）
に示すように前半の帰線期間Ｔr1では、トランジスタＱ
４のドレイン電圧Ｖdsが急激に上昇するので、トランジ
スタＱ４のゲート・ドレイン間静電容量Ｃgdが図３
（ｆ）に示すようにトランジスタＱ３を経て充電され
る。次に後半の帰線期間Ｔr2では、トランジスタＱ４の
ドレイン・ゲート間に充電された電荷は、負電源ＶEE，
ダイオードＤ２，抵抗Ｒ３を介して放電される。尚ダイ
オードＤ２の順方向降下電圧ＶｆはトランジスタＱ３の
ベース・エミッタ間の飽和電圧より低いものとする。又
帰線期間Ｔr2以外ではダイオードＤ２は逆バイアスされ
た状態であるので、ドライブ回路１１に何らの影響を与
えない。
る。前述した従来例と同一部分は図３に示すように同一
の動作であるので、詳細な説明を省略する。図３（ｃ）
に示すように前半の帰線期間Ｔr1では、トランジスタＱ
４のドレイン電圧Ｖdsが急激に上昇するので、トランジ
スタＱ４のゲート・ドレイン間静電容量Ｃgdが図３
（ｆ）に示すようにトランジスタＱ３を経て充電され
る。次に後半の帰線期間Ｔr2では、トランジスタＱ４の
ドレイン・ゲート間に充電された電荷は、負電源ＶEE，
ダイオードＤ２，抵抗Ｒ３を介して放電される。尚ダイ
オードＤ２の順方向降下電圧ＶｆはトランジスタＱ３の
ベース・エミッタ間の飽和電圧より低いものとする。又
帰線期間Ｔr2以外ではダイオードＤ２は逆バイアスされ
た状態であるので、ドライブ回路１１に何らの影響を与
えない。
【００２４】このようにトランジスタＱ４のゲート・ド
レイン間の静電容量Ｃgdの放電は、トランジスタＱ２を
介することなくダイオードＤ２により行われるので、信
号源Ｓから入力される周期信号が負パルスのとき、トラ
ンジスタＱ２の電力損失が大きくなるという問題は解消
される。尚、本実施例ではダイオードＤ２は電源ＶEEと
ＳＥＰＰ回路の出力端に設けたが、トランジスタＱ４の
ゲートと電源ＶEE間に設けても同様の効果が得られる。
レイン間の静電容量Ｃgdの放電は、トランジスタＱ２を
介することなくダイオードＤ２により行われるので、信
号源Ｓから入力される周期信号が負パルスのとき、トラ
ンジスタＱ２の電力損失が大きくなるという問題は解消
される。尚、本実施例ではダイオードＤ２は電源ＶEEと
ＳＥＰＰ回路の出力端に設けたが、トランジスタＱ４の
ゲートと電源ＶEE間に設けても同様の効果が得られる。
【００２５】
【発明の効果】以上詳細に説明したように本発明によれ
ば、水平偏向回路にスイッチングパルスを出力するＳＥ
ＰＰ回路の出力端に、スイッチングダイオードを並列に
設けている。このため静電誘導型のトランジスタのドレ
イン・ゲート間に、偏向コイルの逆起電圧による電荷が
蓄積されても、その放電電流はＳＥＰＰ回路のオフ状態
にあるトランジスタに流れず、このダイオードで放電さ
れる。従ってＳＥＰＰ回路のトランジスタの過渡時に生
じる電力損失が少なくなり、この回路に用いるトランジ
スタは小電力型のものに置き換えることができる。従っ
てバリアブル・スキャンレートを有する水平偏向ドライ
ブ回路を安価に実現できるという効果が得られる。
ば、水平偏向回路にスイッチングパルスを出力するＳＥ
ＰＰ回路の出力端に、スイッチングダイオードを並列に
設けている。このため静電誘導型のトランジスタのドレ
イン・ゲート間に、偏向コイルの逆起電圧による電荷が
蓄積されても、その放電電流はＳＥＰＰ回路のオフ状態
にあるトランジスタに流れず、このダイオードで放電さ
れる。従ってＳＥＰＰ回路のトランジスタの過渡時に生
じる電力損失が少なくなり、この回路に用いるトランジ
スタは小電力型のものに置き換えることができる。従っ
てバリアブル・スキャンレートを有する水平偏向ドライ
ブ回路を安価に実現できるという効果が得られる。
【図１】本発明の一実施例における水平偏向ドライブ回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】従来の水平偏向回路ドライブ回路の一例を示す
回路図である。
回路図である。
【図３】ドライブ回路及び水平偏向回路の動作を示す信
号波形図である。
号波形図である。
Ｓ 信号源 １０ 水平偏向ドライブ回路 １１ ドライブ回路 １２ 水平偏向回路 Ｑ１〜Ｑ３ トランジスタ Ｑ４ ＳＩＴ Ｄ１，Ｄ２ ダイオード Ｒ１〜Ｒ３ 抵抗 Ｃ１〜Ｃ３ コンデンサ Ｌｙ 偏向コイル Ｔ１ チョークトランス ＶCC1 ，ＶCC2 ，ＶEE 電源
Claims (2)
- 【請求項１】 外部から入力される水平同期信号を増幅
して低インピーダンスのスイッチングパルスを出力する
ＳＥＰＰ回路を含むドライブ回路と、 前記ドライブ回路からの出力によりオン・オフされる静
電誘導型のトランジスタを用いて、偏向コイル及び共振
用コンデンサに偏向電流を流す水平偏向回路と、を有す
る水平偏向ドライブ回路であって、 前記ドライブ回路の出力端にカソードが接続され、前記
ＳＥＰＰ回路の負電源にアノードが接続されるスイッチ
ングダイオードを具備することを特徴とする水平偏向ド
ライブ回路。 - 【請求項２】 前記スイッチングダイオードは、ショッ
トキーバリアダイオードであることを特徴とする請求項
１記載の水平偏向ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17472292A JPH05344366A (ja) | 1992-06-08 | 1992-06-08 | 水平偏向ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17472292A JPH05344366A (ja) | 1992-06-08 | 1992-06-08 | 水平偏向ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344366A true JPH05344366A (ja) | 1993-12-24 |
Family
ID=15983512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17472292A Pending JPH05344366A (ja) | 1992-06-08 | 1992-06-08 | 水平偏向ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344366A (ja) |
-
1992
- 1992-06-08 JP JP17472292A patent/JPH05344366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934173A (en) | Circuit arrangement for generating a deflection current through a coil for vertical deflection in a display tube | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| JPS6248944B2 (ja) | ||
| US3310705A (en) | Linearity correction circuit | |
| US4906904A (en) | Cathode ray tube deflection circuit with solid state switch | |
| KR850001658B1 (ko) | 텔레비전 음극선관용 편향장치 | |
| JPH05344366A (ja) | 水平偏向ドライブ回路 | |
| US4622498A (en) | Dynamic focus system cascode amplifier | |
| JPH05344367A (ja) | 水平偏向ドライブ回路 | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| US6285142B1 (en) | Display apparatus having a horizontal screen size adjusting circuit in step-up type | |
| JP3218638B2 (ja) | 水平偏向回路 | |
| JPH0690369A (ja) | 水平ドライブ回路 | |
| KR100474620B1 (ko) | 오프세트가낮은편향회로 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| KR20010080642A (ko) | 라인 편향 회로, 동적 ｓ 수정 회로, 디스플레이 장치 | |
| US20020060531A1 (en) | Deflection circuit with a retrace capacitive transformation | |
| US4698559A (en) | Power amplifiers for driving inductive loads | |
| US5962994A (en) | Horizontal deflection output circuit for high-frequency horizontal scanning | |
| US4293803A (en) | Vertical deflection circuit | |
| JP3393416B2 (ja) | 偏平型陰極線管の水平偏向回路 | |
| JPS6324698Y2 (ja) | ||
| JPH10308881A (ja) | 水平偏向回路 | |
| JPH06217154A (ja) | 水平偏向回路 | |
| KR20000001364U (ko) | 수평 드라이브단 hdt vcc 가변회로 |