JP3218638B2 - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JP3218638B2 JP3218638B2 JP22686791A JP22686791A JP3218638B2 JP 3218638 B2 JP3218638 B2 JP 3218638B2 JP 22686791 A JP22686791 A JP 22686791A JP 22686791 A JP22686791 A JP 22686791A JP 3218638 B2 JP3218638 B2 JP 3218638B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- output
- horizontal deflection
- circuit
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ用ディス
プレイ等に好適な水平偏向回路に関する。
プレイ等に好適な水平偏向回路に関する。
【０００２】
【従来の技術】近年、コンピュータ用ディスプレイで
は、使用者の使い勝手向上や製品ラインの合理化のた
め、一台のディスプレイで種々の水平偏向周波数に対応
できるマルチスキャンディスプレイが普及しつつある。
一方、高精細化に伴い、水平偏向周波数が上昇し、マル
チスキャンに対応できる高速大出力水平偏向回路が求め
られている。最近、これに対応できるものとして、特開
平１−３０９５６９号公報に示される様に、ＩＧＢＴ
（Ｉnsulated ＧateＢipolar Ｔransister，絶縁ゲー
ト・バイポーラトランジスタ，バイポーラモードＭＯＳ
−ＦＥＴ）を用いた水平偏向回路が提案されている。
は、使用者の使い勝手向上や製品ラインの合理化のた
め、一台のディスプレイで種々の水平偏向周波数に対応
できるマルチスキャンディスプレイが普及しつつある。
一方、高精細化に伴い、水平偏向周波数が上昇し、マル
チスキャンに対応できる高速大出力水平偏向回路が求め
られている。最近、これに対応できるものとして、特開
平１−３０９５６９号公報に示される様に、ＩＧＢＴ
（Ｉnsulated ＧateＢipolar Ｔransister，絶縁ゲー
ト・バイポーラトランジスタ，バイポーラモードＭＯＳ
−ＦＥＴ）を用いた水平偏向回路が提案されている。
【０００３】ＩＧＢＴは、図４の（ａ）の構造モデル
（ｂ）の等価回路に示す様に、等価的にＭＯＳ−ＦＥＴ
とバイポーラトランジスタをダーリントン接続した素子
であり、ＭＯＳ−ＦＥＴ同様電圧駆動素子でありなが
ら、バイポーラトランジスタ同様に低いオン抵抗特性を
実現できる素子である。電圧駆動素子であるので、トラ
ンスなど周波数特性を持った部品を使用する事なく駆動
でき、マルチスキャン対応を簡単に実現できる。また、
高速スイッチング特性と低オン抵抗特性を持つので、高
速大出力偏向回路のスイッチング素子に適している。
（ｂ）の等価回路に示す様に、等価的にＭＯＳ−ＦＥＴ
とバイポーラトランジスタをダーリントン接続した素子
であり、ＭＯＳ−ＦＥＴ同様電圧駆動素子でありなが
ら、バイポーラトランジスタ同様に低いオン抵抗特性を
実現できる素子である。電圧駆動素子であるので、トラ
ンスなど周波数特性を持った部品を使用する事なく駆動
でき、マルチスキャン対応を簡単に実現できる。また、
高速スイッチング特性と低オン抵抗特性を持つので、高
速大出力偏向回路のスイッチング素子に適している。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
はＩＧＢＴのテール（Ｔａｉｌ）電流による損失増加に
ついて考慮がされておらず、たとえば水平偏向周波数６
０ｋＨｚ以上で使用できないと言う問題点があった。こ
れを図２を用いて説明する。図２において、１は水平ド
ライブパルス入力端子、３はＩＧＢＴからなる水平出力
トランジスタ、５はダンパーダイオード、６は共振コン
デンサ、７は水平偏向コイル、８はチョークコイル、９
はＳ字コンデンサ、１０はコンデンサ、１１，１２は電
源入力端子、１３，１４はバイポーラトランジスタであ
る。バイポーラトランジスタ１３，１４は水平出力トラ
ンジスタ(ＩＧＢＴ)３の入力容量を急速に充放電させる
ために設けた水平ドライブ回路を構成している。その他
は、水平出力トランジスタがＩＧＢＴである以外、一般
の水平偏向回路と同一である。図３を用いて、ＩＧＢＴ
のテール電流について説明する。図３において、（ａ）
は端子１に入力される水平ドライブパルスＨＤ、（ｂ）
は水平出力トランジスタ３のコレクタ電流Ｉｃ、（ｃ）
は水平出力トランジスタ３のコレクタ電圧Ｖｃである。
今、時刻t1で（ａ）の水平ドライブパルスＨＤが立ち上
がると、トランジスタ１３がオンし水平出力トランジス
タ３のゲート容量が瞬時に充電され、水平出力トランジ
スタ３がオンする。その結果、（ｂ）のコレクタ電流Ｉ
ｃが流れ始め、水平偏向電流の一部となる鋸波電流が形
成される。時刻t2で（ａ）のドライブパルスＨＤが立ち
下がると、トランジスタ１３がオフし、トランジスタ１
４がオンする。この結果、水平出力トランジスタ３のゲ
ート容量が瞬時に放電し、水平出力トランジスタ３はオ
フする。同時に、共振コンデンサ６と偏向ヨーク７との
共振により（ｃ）の水平出力トランジスタ３のコレクタ
電圧には、時刻t2とt4の間に正弦波状のコレクタパルス
（水平帰線パルス）が発生する。一方、（ｂ）の水平出
力トランジスタ３のコレクタ電流Ｉｃは、時刻t2で一端
急速に低下した後、時刻t2からt3の間にゆるやかに減少
する。これはＩＧＢＴのバイポーラトランジスタ部に残
留キャリアがあるため、このキャリアがゆるやかに放電
するためである。この結果、時刻t2からt3に至る間に大
きな損失が水平出力トランジスタ３に発生する。この損
失は、水平偏向周波数（繰返し周波数）に比例し、水平
帰線期間に反比例するため、水平偏向周波数が上昇する
につれて極めて大きな損失となり、現状では水平偏向周
波数６０ｋＨｚ以上では使用できなかった。
はＩＧＢＴのテール（Ｔａｉｌ）電流による損失増加に
ついて考慮がされておらず、たとえば水平偏向周波数６
０ｋＨｚ以上で使用できないと言う問題点があった。こ
れを図２を用いて説明する。図２において、１は水平ド
ライブパルス入力端子、３はＩＧＢＴからなる水平出力
トランジスタ、５はダンパーダイオード、６は共振コン
デンサ、７は水平偏向コイル、８はチョークコイル、９
はＳ字コンデンサ、１０はコンデンサ、１１，１２は電
源入力端子、１３，１４はバイポーラトランジスタであ
る。バイポーラトランジスタ１３，１４は水平出力トラ
ンジスタ(ＩＧＢＴ)３の入力容量を急速に充放電させる
ために設けた水平ドライブ回路を構成している。その他
は、水平出力トランジスタがＩＧＢＴである以外、一般
の水平偏向回路と同一である。図３を用いて、ＩＧＢＴ
のテール電流について説明する。図３において、（ａ）
は端子１に入力される水平ドライブパルスＨＤ、（ｂ）
は水平出力トランジスタ３のコレクタ電流Ｉｃ、（ｃ）
は水平出力トランジスタ３のコレクタ電圧Ｖｃである。
今、時刻t1で（ａ）の水平ドライブパルスＨＤが立ち上
がると、トランジスタ１３がオンし水平出力トランジス
タ３のゲート容量が瞬時に充電され、水平出力トランジ
スタ３がオンする。その結果、（ｂ）のコレクタ電流Ｉ
ｃが流れ始め、水平偏向電流の一部となる鋸波電流が形
成される。時刻t2で（ａ）のドライブパルスＨＤが立ち
下がると、トランジスタ１３がオフし、トランジスタ１
４がオンする。この結果、水平出力トランジスタ３のゲ
ート容量が瞬時に放電し、水平出力トランジスタ３はオ
フする。同時に、共振コンデンサ６と偏向ヨーク７との
共振により（ｃ）の水平出力トランジスタ３のコレクタ
電圧には、時刻t2とt4の間に正弦波状のコレクタパルス
（水平帰線パルス）が発生する。一方、（ｂ）の水平出
力トランジスタ３のコレクタ電流Ｉｃは、時刻t2で一端
急速に低下した後、時刻t2からt3の間にゆるやかに減少
する。これはＩＧＢＴのバイポーラトランジスタ部に残
留キャリアがあるため、このキャリアがゆるやかに放電
するためである。この結果、時刻t2からt3に至る間に大
きな損失が水平出力トランジスタ３に発生する。この損
失は、水平偏向周波数（繰返し周波数）に比例し、水平
帰線期間に反比例するため、水平偏向周波数が上昇する
につれて極めて大きな損失となり、現状では水平偏向周
波数６０ｋＨｚ以上では使用できなかった。
【０００５】本発明の目的は、水平偏向周波数６０ｋＨ
ｚ以上でも使用可能なマルチスキャン対応低損失高速大
出力水平偏向回路を提供することにある。
ｚ以上でも使用可能なマルチスキャン対応低損失高速大
出力水平偏向回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、水平偏向回
路においてＩＧＢＴからなる第一の水平出力トランジス
タとＭＯＳ−ＦＥＴからなる第二の水平出力トランジス
タを並列接続し、第一の水平出力トランジスタＩＧＢＴ
のテール電流期間で第二の水平出力トランジスタＭＯＳ
−ＦＥＴがオンになる様に第一及び第二の水平出力トラ
ンジスタを駆動することにより達成される。
路においてＩＧＢＴからなる第一の水平出力トランジス
タとＭＯＳ−ＦＥＴからなる第二の水平出力トランジス
タを並列接続し、第一の水平出力トランジスタＩＧＢＴ
のテール電流期間で第二の水平出力トランジスタＭＯＳ
−ＦＥＴがオンになる様に第一及び第二の水平出力トラ
ンジスタを駆動することにより達成される。
【０００７】
【作用】本発明の水平偏向回路では、第一の水平出力ト
ランジスタのテール電流部では、第二の水平出力トラン
ジスタ(ＭＯＳ−ＦＥＴ)がオンになっているので、ＭＯ
Ｓ−ＦＥＴがオンしている間はコレクタパルス（水平帰
線パルス）が発生しない。この結果、第一の水平出力ト
ランジスタには、テール電流とコレクタパルスの積によ
る損失が発生しない。また、第二の水平出力トランジス
タがオフになる時、コレクタパルスが発生するが、第二
の水平出力トランジスタはＭＯＳ−ＦＥＴであるので、
スイッチング期間は極めて短く、電流も存在しないの
で、スイッチング損失は極めて少なく問題にならない。
ランジスタのテール電流部では、第二の水平出力トラン
ジスタ(ＭＯＳ−ＦＥＴ)がオンになっているので、ＭＯ
Ｓ−ＦＥＴがオンしている間はコレクタパルス（水平帰
線パルス）が発生しない。この結果、第一の水平出力ト
ランジスタには、テール電流とコレクタパルスの積によ
る損失が発生しない。また、第二の水平出力トランジス
タがオフになる時、コレクタパルスが発生するが、第二
の水平出力トランジスタはＭＯＳ−ＦＥＴであるので、
スイッチング期間は極めて短く、電流も存在しないの
で、スイッチング損失は極めて少なく問題にならない。
【０００８】この様に、本発明の水平偏向回路では水平
出力トランジスタのオン抵抗による損失はオン抵抗が小
さい第一の水平出力トランジスタ(ＩＧＢＴ)が負担し、
スイッチングに伴うスイッチング損失はテール電流がな
くスイッチング損失が小さい第二の水平出力トランジス
タ(ＭＯＳ−ＦＥＴ)が負担するので、低損失高速大出力
水平偏向回路が実現できる。また、第一及び第二の水平
出力トランジスタ共に電圧駆動素子であるので、水平偏
向周波数が変化しても常に最適ドライブとなり、マルチ
スキャン対応を実現できる。
出力トランジスタのオン抵抗による損失はオン抵抗が小
さい第一の水平出力トランジスタ(ＩＧＢＴ)が負担し、
スイッチングに伴うスイッチング損失はテール電流がな
くスイッチング損失が小さい第二の水平出力トランジス
タ(ＭＯＳ−ＦＥＴ)が負担するので、低損失高速大出力
水平偏向回路が実現できる。また、第一及び第二の水平
出力トランジスタ共に電圧駆動素子であるので、水平偏
向周波数が変化しても常に最適ドライブとなり、マルチ
スキャン対応を実現できる。
【０００９】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【００１０】図１は、本発明の原理を説明するための、
基本的な実施例を示す水平偏向回路の回路図である。図
１において、１は水平ドライブパルス入力端子、２は水
平ドライブ回路、３は第一の水平出力トランジスタ、４
は第二の水平出力トランジスタ、５はダンパーダイオー
ド、６は共振コンデンサ、７は水平偏向コイル、８はチ
ョークコイル、９はＳ字コンデンサ、１０はコンデン
サ、１１は電源入力端子である。第一の水平出力トラン
ジスタ３はＩＧＢＴであり、第二の水平出力トランジス
タ４はＭＯＳ−ＦＥＴである。水平ドライブ回路２は、
水平ドライブパルスＨＤが入力されると、第一の水平出
力トランジスタ３のテール電流期間で第二の水平出力ト
ランジスタ４がオンになる様に、第一及び第二の水平出
力トランジスタ３，４を駆動する動作を行う。
基本的な実施例を示す水平偏向回路の回路図である。図
１において、１は水平ドライブパルス入力端子、２は水
平ドライブ回路、３は第一の水平出力トランジスタ、４
は第二の水平出力トランジスタ、５はダンパーダイオー
ド、６は共振コンデンサ、７は水平偏向コイル、８はチ
ョークコイル、９はＳ字コンデンサ、１０はコンデン
サ、１１は電源入力端子である。第一の水平出力トラン
ジスタ３はＩＧＢＴであり、第二の水平出力トランジス
タ４はＭＯＳ−ＦＥＴである。水平ドライブ回路２は、
水平ドライブパルスＨＤが入力されると、第一の水平出
力トランジスタ３のテール電流期間で第二の水平出力ト
ランジスタ４がオンになる様に、第一及び第二の水平出
力トランジスタ３，４を駆動する動作を行う。
【００１１】次に、図５に図１に示した実施例の具体的
な回路例を示す。図５において、１２，１５，１８は電
源入力端子、１３，１４，１６，１７はバイポーラトラ
ンジスタ、１９は抵抗器、２０はコンデンサ、２１は入
力パルスの立上りでトリガされる。ワンショットマルチ
バイブレータである。図５において、図１の水平ドライ
ブ回路２は、バイポーラトランジスタ１３，１４，１
６，１７、電源入力端子１２，１５，１８、抵抗器１
９、コンデンサ２０、ワンショットマルチバイブレータ
２１によって構成されている。
な回路例を示す。図５において、１２，１５，１８は電
源入力端子、１３，１４，１６，１７はバイポーラトラ
ンジスタ、１９は抵抗器、２０はコンデンサ、２１は入
力パルスの立上りでトリガされる。ワンショットマルチ
バイブレータである。図５において、図１の水平ドライ
ブ回路２は、バイポーラトランジスタ１３，１４，１
６，１７、電源入力端子１２，１５，１８、抵抗器１
９、コンデンサ２０、ワンショットマルチバイブレータ
２１によって構成されている。
【００１２】以下、図５の動作を図６を用いて説明す
る。水平ドライブパルス入力端子１に（ａ）の水平ドラ
イブパルスＨＤが入力されると、ワンショットマルチバ
イブレータ２１に入力され、ワンショットマルチバイブ
レータ２１からは、抵抗器１９，コンデンサ２０で決ま
るパルス幅のパルスが発生する。これを第二の水平ドラ
イブパルスＨＤ’(図６の(ｄ))とする。ＨＤ’のパルス
幅はＨＤのパルス幅より、水平出力トランジスタ３のテ
ール電流期間分だけ短く設定されている。ＨＤ，ＨＤ’
が立ち上がると、バイポーラトランジスタ１３，１６が
オンとなり、水平出力トランジスタ３，４共にオンとな
る。しかし、第一の水平出力トランジスタ３はＩＧＢ
Ｔ、第二の水平出力トランジスタ４はＭＯＳ−ＦＥＴで
あるから、図６の（ｂ)，(ｅ）に示す様にオン抵抗の違
いにより、ほとんど第一の水平出力トランジスタ３の方
に電流が流れる。時刻t5で第二の水平ドライブパルスＨ
Ｄ’が立ち下がると、バイポーラトランジスタ１３はオ
フ、バイポーラトランジスタ１４はオンとなり、第一の
水平出力トランジスタ３はオフになる。第一の水平出力
トランジスタ３はＩＧＢＴであるので、そのコレクタ電
流は時刻t5で一端急速に低下した後、時刻t5からt6の間
緩やかに減少する。この時刻t5からt6の期間がテール電
流期間である。一方、第二の水平出力トランジスタ４
は、t2までオンであるため、t5からt2の期間は水平出力
トランジスタ４に鋸波電流の大部分が流れる。時刻t2に
なると、水平ドライブパルスＨＤが立下がり、トランジ
スタ１６はオフ、トランジスタ１７がオンとなり、第二
の水平出力トランジスタ４はオフになる。第二の水平出
力トランジスタ４はＭＯＳ−ＦＥＴであり、スイッチン
グ時間は極めて短く、テール電流も存在しないので、ス
イッチング損失は極めて少なくなる。この結果、オン抵
抗による損失はオン抵抗が小さい第一の水平出力トラン
ジスタ３が負担し、スイッチング損失は第二の水平出力
トランジスタ４が負担するので、低損失高速大出力水平
偏向回路が実現できる。
る。水平ドライブパルス入力端子１に（ａ）の水平ドラ
イブパルスＨＤが入力されると、ワンショットマルチバ
イブレータ２１に入力され、ワンショットマルチバイブ
レータ２１からは、抵抗器１９，コンデンサ２０で決ま
るパルス幅のパルスが発生する。これを第二の水平ドラ
イブパルスＨＤ’(図６の(ｄ))とする。ＨＤ’のパルス
幅はＨＤのパルス幅より、水平出力トランジスタ３のテ
ール電流期間分だけ短く設定されている。ＨＤ，ＨＤ’
が立ち上がると、バイポーラトランジスタ１３，１６が
オンとなり、水平出力トランジスタ３，４共にオンとな
る。しかし、第一の水平出力トランジスタ３はＩＧＢ
Ｔ、第二の水平出力トランジスタ４はＭＯＳ−ＦＥＴで
あるから、図６の（ｂ)，(ｅ）に示す様にオン抵抗の違
いにより、ほとんど第一の水平出力トランジスタ３の方
に電流が流れる。時刻t5で第二の水平ドライブパルスＨ
Ｄ’が立ち下がると、バイポーラトランジスタ１３はオ
フ、バイポーラトランジスタ１４はオンとなり、第一の
水平出力トランジスタ３はオフになる。第一の水平出力
トランジスタ３はＩＧＢＴであるので、そのコレクタ電
流は時刻t5で一端急速に低下した後、時刻t5からt6の間
緩やかに減少する。この時刻t5からt6の期間がテール電
流期間である。一方、第二の水平出力トランジスタ４
は、t2までオンであるため、t5からt2の期間は水平出力
トランジスタ４に鋸波電流の大部分が流れる。時刻t2に
なると、水平ドライブパルスＨＤが立下がり、トランジ
スタ１６はオフ、トランジスタ１７がオンとなり、第二
の水平出力トランジスタ４はオフになる。第二の水平出
力トランジスタ４はＭＯＳ−ＦＥＴであり、スイッチン
グ時間は極めて短く、テール電流も存在しないので、ス
イッチング損失は極めて少なくなる。この結果、オン抵
抗による損失はオン抵抗が小さい第一の水平出力トラン
ジスタ３が負担し、スイッチング損失は第二の水平出力
トランジスタ４が負担するので、低損失高速大出力水平
偏向回路が実現できる。
【００１３】次に、図７に本発明の水平偏向回路の第二
の実施例を示す。図７において、１９’は抵抗器、２
０’はコンデンサ、２１’はパルスの立ち下がりでトリ
ガされるワンショットマルチバイブレータである。図７
において、図１の水平ドライブ回路２は、バイポーラト
ランジスタ１３，１４，１６，１７、電源入力端子１
２，１５，１８、抵抗器１９’、コンデンサ２０’、ワ
ンショットマルチバイブレータ２１’によって構成され
ている。
の実施例を示す。図７において、１９’は抵抗器、２
０’はコンデンサ、２１’はパルスの立ち下がりでトリ
ガされるワンショットマルチバイブレータである。図７
において、図１の水平ドライブ回路２は、バイポーラト
ランジスタ１３，１４，１６，１７、電源入力端子１
２，１５，１８、抵抗器１９’、コンデンサ２０’、ワ
ンショットマルチバイブレータ２１’によって構成され
ている。
【００１４】以下、図７の動作を図８を用いて説明す
る。水平ドライブパルス入力端子１に（ａ）の水平ドラ
イブパルスＨＤが時刻t1に入力されると、バイポーラト
ランジスタ１３がオンとなり、第一の水平出力トランジ
スタ３がオンとなる。（ｂ）の第一の水平出力トランジ
スタ３のコレクタ電流Ｉｓがノコギリ波状に流れ始め
る。時刻t5に水平ドライブパルスＨＤが立ち下がると、
バイポーラトランジスタ１３はオフ、バイポーラトラン
ジスタ１４はオンとなり、第一の水平出力のトランジス
タはオフとなる。第一の水平出力トランジスタ３はＩＧ
ＢＴであるので、そのコレクタ電流は時刻t5で一端急速
に低下した後、時刻t5からt6の間ゆるやかに減少する。
一方、ワンショットマルチバイブレータ２１’からは時
刻t5で立ち上り、時刻t2で立ち下がる（ｆ）の第二の水
平ドライブパルスＨＤ”が発生する。この結果、第二の
水平出力トランジスタ４が時刻t5からt2の間オンし、
（ｅ）の鋸波電流の一部であるドレイン電流ＩD が流れ
る。時刻t2で第二の水平出力トランジスタ４がオフする
と、（ｃ）のコレクタパルスＶｃが発生するか、第二の
水平出力トランジスタ４はＭＯＳ−ＦＥＴでありスイッ
チング損失は極めて少なくなる。この結果、図５と同様
の効果が得られる。
る。水平ドライブパルス入力端子１に（ａ）の水平ドラ
イブパルスＨＤが時刻t1に入力されると、バイポーラト
ランジスタ１３がオンとなり、第一の水平出力トランジ
スタ３がオンとなる。（ｂ）の第一の水平出力トランジ
スタ３のコレクタ電流Ｉｓがノコギリ波状に流れ始め
る。時刻t5に水平ドライブパルスＨＤが立ち下がると、
バイポーラトランジスタ１３はオフ、バイポーラトラン
ジスタ１４はオンとなり、第一の水平出力のトランジス
タはオフとなる。第一の水平出力トランジスタ３はＩＧ
ＢＴであるので、そのコレクタ電流は時刻t5で一端急速
に低下した後、時刻t5からt6の間ゆるやかに減少する。
一方、ワンショットマルチバイブレータ２１’からは時
刻t5で立ち上り、時刻t2で立ち下がる（ｆ）の第二の水
平ドライブパルスＨＤ”が発生する。この結果、第二の
水平出力トランジスタ４が時刻t5からt2の間オンし、
（ｅ）の鋸波電流の一部であるドレイン電流ＩD が流れ
る。時刻t2で第二の水平出力トランジスタ４がオフする
と、（ｃ）のコレクタパルスＶｃが発生するか、第二の
水平出力トランジスタ４はＭＯＳ−ＦＥＴでありスイッ
チング損失は極めて少なくなる。この結果、図５と同様
の効果が得られる。
【００１５】次に、図９に本発明の水平偏向回路の第三
の実施例を示す。図９において、図７との相違点は、ワ
ンショットマルチバイブレータ２１の入力が、バイポー
ラトランジスタ１４のコレクタに接続された電流検出抵
抗２９に接続されている点とワンショットマルチバイブ
レータ２１が入力パルスの立上りでトリガされるタイプ
に変わっている点である。図９の動作を図１０を用いて
説明する。図９では、第二の水平出力トランジスタ４を
オンさせる（ｆ）の水平ドライブパルスＨＤ”を、第一
の水平出力トランジスタ３がオフする時に流れるゲート
容量放電電流をタイミングパルスとして利用している。
この時、電流検出抵抗２９には（ｇ）の電圧Ｖｓが発生
するので、これをワンショットマルチバイブレータ２１
に入力する事により、水平ドライブパルスＨＤ”を作成
している。その他の動作及び効果は図７と同様である。
の実施例を示す。図９において、図７との相違点は、ワ
ンショットマルチバイブレータ２１の入力が、バイポー
ラトランジスタ１４のコレクタに接続された電流検出抵
抗２９に接続されている点とワンショットマルチバイブ
レータ２１が入力パルスの立上りでトリガされるタイプ
に変わっている点である。図９の動作を図１０を用いて
説明する。図９では、第二の水平出力トランジスタ４を
オンさせる（ｆ）の水平ドライブパルスＨＤ”を、第一
の水平出力トランジスタ３がオフする時に流れるゲート
容量放電電流をタイミングパルスとして利用している。
この時、電流検出抵抗２９には（ｇ）の電圧Ｖｓが発生
するので、これをワンショットマルチバイブレータ２１
に入力する事により、水平ドライブパルスＨＤ”を作成
している。その他の動作及び効果は図７と同様である。
【００１６】次に、図１１に本発明の水平偏向回路の第
四の実施例を示す。図１１において、２２はワンショッ
トマルチバイブレータ、２３は電源入力端子、２４はコ
ンデンサ、２５，２６は抵抗器、２７はコンデンサ、２
８はトランジスタである。図１１の回路は、図３の回路
の改良形であり、水平偏向周波数の変化範囲が大きい場
合に適している。全体の動作は図３と同様であるので、
図６を用いて動作を説明する。図６において（ｄ）の第
二の水平ドライブパルスＨＤ’のパルス幅は、水平偏向
周波数が大きく変化する場合、それに追従する必要があ
る。そこで図１１では、ワンショットマルチバイブレー
タ２１のパルス幅をトランジスタ２８のベース電圧で制
御できる構成としている。そして、ワンショットマルチ
バイブレータ２２と抵抗２６とコンデンサ２７は周波数
電圧変換回路を構成しており、水平偏向周波数が上昇す
ると出力電圧が低下する特性をしている。従って、水平
偏向周波数が上昇して、（ａ）の水平ドライブパルスＨ
Ｄのパルス幅が減少するとそれに追従して（ｄ）の第二
の水平ドライブパルスＨＤ’のパルス幅も減少するの
で、常に図５に示すタイミング関係が維持され、水平偏
向周波数の変化範囲が大きい場合でも問題なく動作させ
る事ができる。その他の動作及び効果は図３と同様であ
る。
四の実施例を示す。図１１において、２２はワンショッ
トマルチバイブレータ、２３は電源入力端子、２４はコ
ンデンサ、２５，２６は抵抗器、２７はコンデンサ、２
８はトランジスタである。図１１の回路は、図３の回路
の改良形であり、水平偏向周波数の変化範囲が大きい場
合に適している。全体の動作は図３と同様であるので、
図６を用いて動作を説明する。図６において（ｄ）の第
二の水平ドライブパルスＨＤ’のパルス幅は、水平偏向
周波数が大きく変化する場合、それに追従する必要があ
る。そこで図１１では、ワンショットマルチバイブレー
タ２１のパルス幅をトランジスタ２８のベース電圧で制
御できる構成としている。そして、ワンショットマルチ
バイブレータ２２と抵抗２６とコンデンサ２７は周波数
電圧変換回路を構成しており、水平偏向周波数が上昇す
ると出力電圧が低下する特性をしている。従って、水平
偏向周波数が上昇して、（ａ）の水平ドライブパルスＨ
Ｄのパルス幅が減少するとそれに追従して（ｄ）の第二
の水平ドライブパルスＨＤ’のパルス幅も減少するの
で、常に図５に示すタイミング関係が維持され、水平偏
向周波数の変化範囲が大きい場合でも問題なく動作させ
る事ができる。その他の動作及び効果は図３と同様であ
る。
【００１７】
【発明の効果】本発明によれば、水平偏向回路において
ＩＧＢＴからなる第一の水平出力トランジスタとＭＯＳ
−ＦＥＴからなる第二の水平出力トランジスタを並列接
続し、第一の水平出力トランジスタのテール電流期間で
第２の水平出力トランジスタがオンとなる様に第一及び
第二の水平出力トランジスタを駆動する様に構成したの
で、マルチスキャン対応で低損失高速大出力水平偏向回
路を提供することができる。
ＩＧＢＴからなる第一の水平出力トランジスタとＭＯＳ
−ＦＥＴからなる第二の水平出力トランジスタを並列接
続し、第一の水平出力トランジスタのテール電流期間で
第２の水平出力トランジスタがオンとなる様に第一及び
第二の水平出力トランジスタを駆動する様に構成したの
で、マルチスキャン対応で低損失高速大出力水平偏向回
路を提供することができる。
【図１】本発明の水平偏向回路の回路図、
【図２】従来の水平偏向回路の回路図、
【図３】図２の動作を説明するための波形図、
【図４】ＩＧＢＴの構造モデルと等価回路図、
【図５】本発明の水平偏向の第一の実施例の回路図、
【図６】図５の動作を説明するための波形図、
【図７】本発明の水平偏向の第二の実施例の回路図、
【図８】図７の動作を説明するための波形図、
【図９】本発明の水平偏向の第三の実施例の回路図、
【図１０】図９の動作を説明するための波形図、
【図１１】本発明の水平偏向の第四の実施例の回路図。
１…水平ドライブパルス入力端子、２…水平ドライブ回
路、３…ＩＧＢＴ、４…ＭＯＳ−ＦＥＴ、５…ダンパー
ダイオード、６…共振コンデンサ、７…水平偏向コイ
ル。
路、３…ＩＧＢＴ、４…ＭＯＳ−ＦＥＴ、５…ダンパー
ダイオード、６…共振コンデンサ、７…水平偏向コイ
ル。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/16 H04N 3/27
Claims (5)
- 【請求項１】水平発振回路と、該水平発振回路に接続さ
れた水平偏向ドライブ回路と、該水平偏向ドライブ回路
に接続された水平偏向出力回路とを備えた水平偏向回路
において、 前記水平偏向出力回路は、絶縁ゲート・バイポーラトラ
ンジスタからなる第一の水平出力トランジスタと、該第
一の水平出力トランジスタと並列接続されたＭＯＳ−Ｆ
ＥＴからなる第二の水平出力トランジスタとを用いて構
成され、前記水平偏向ドライブ回路は、前記第一の水平
出力トランジスタのテール電流期間で前記第二の水平出
力トランジスタがオンになるように、該第一及び第二の
水平出力トランジスタを駆動することを特徴とする水平
偏向回路。 - 【請求項２】請求項１に記載の水平偏向回路において、
前記水平偏向ドライブ回路は、前記水平発振回路の出力
を入力とするワンショットマルチバイブレータと、該ワ
ンショットマルチバイブレータの入力信号を入力とする
第一の低出力インピーダンスアンプと、前記ワンショッ
トマルチバイブレータの出力信号を入力とする第二の低
出力インピーダンスアンプとを有し、前記第一の低出力
インピーダンスアンプが前記第二の水平出力トランジス
タを駆動し、前記第二の低出力インピーダンスアンプが
前記第一の水平出力トランジスタを駆動することを特徴
とする水平偏向回路。 - 【請求項３】請求項１に記載の水平偏向回路において、
前記水平偏向ドライブ回路は、前記水平発振回路の出力
を入力とするワンショットマルチバイブレータと、該ワ
ンショットマルチバイブレータの入力信号を入力とする
第一の低出力インピーダンスアンプと、前記ワンショッ
トマルチバイブレータの出力信号を入力とする第二の低
出力インピーダンスアンプとを有し、前記第一の低出力
インピーダンスアンプが前記第一の水平出力トランジス
タを駆動し、前記第二の低出力インピーダンスアンプが
前記第二の水平出力トランジスタを駆動することを特徴
とする水平偏向回路。 - 【請求項４】請求項１に記載の水平偏向回路において、
前記水平偏向ドライブ回路は、前記水平発振回路の出力
を入力とする第一の低出力インピーダンスアンプと、該
第一の第一の低出力インピーダンスアンプから出力され
る放電電流検出電圧を入力とするワンショットマルチバ
イブレータと、該ワンショットマルチバイブレータの出
力信号を入力とする第二の低出力インピーダンスアンプ
とを有し、前記第一の低出力インピーダンスアンプが前
記第一の水平出力トランジスタを駆動し、前記第二の低
出力インピーダンスアンプが前記第二の水平出力トラン
ジスタを駆動することを特徴とする水平偏向回路。 - 【請求項５】請求項２に記載の水平偏向回路において、
前記ワンショットマルチバイブレータが発生するパルス
信号のパルス幅を水平偏向周波数に略反比例するように
制御するパルス幅変調手段を更に設けたことを特徴とす
る水平偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22686791A JP3218638B2 (ja) | 1991-09-06 | 1991-09-06 | 水平偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22686791A JP3218638B2 (ja) | 1991-09-06 | 1991-09-06 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0568179A JPH0568179A (ja) | 1993-03-19 |
| JP3218638B2 true JP3218638B2 (ja) | 2001-10-15 |
Family
ID=16851819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22686791A Expired - Fee Related JP3218638B2 (ja) | 1991-09-06 | 1991-09-06 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3218638B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378001B1 (ko) * | 1996-01-26 | 2003-06-09 | 삼성에스디아이 주식회사 | 고출력수평편향장치 |
| KR100589363B1 (ko) * | 2003-10-16 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 스위칭 소자 |
| US7741883B2 (en) * | 2008-05-21 | 2010-06-22 | Honeywell International Inc. | Method of switching and switching device for solid state power controller applications |
| DE102011081448A1 (de) * | 2011-08-23 | 2013-02-28 | Bombardier Transportation Gmbh | Schaltungsanordnung mit elektronischem Schalter und Induktivität |
-
1991
- 1991-09-06 JP JP22686791A patent/JP3218638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568179A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218638B2 (ja) | 水平偏向回路 | |
| JP2650569B2 (ja) | 高電圧発生回路 | |
| US6348819B1 (en) | Driving circuit for a semiconductor switching element | |
| US4288738A (en) | Dual-mode amplifier | |
| US5831398A (en) | Method and circuit for adjusting horizontal video size using a microcomputer | |
| JP2641191B2 (ja) | 直線性補正偏向回路 | |
| KR950000287B1 (ko) | 편향 주사 및 전원 스위칭 장치 | |
| US20030095420A1 (en) | Resonant power supply circuit | |
| JP2570262B2 (ja) | 水平偏向回路 | |
| JPH11355601A (ja) | 水平偏向回路 | |
| JPH10164385A (ja) | 垂直出力回路 | |
| JP2002135615A (ja) | フィードバック制御型容量性変圧機能を備えた偏向回路 | |
| US4293803A (en) | Vertical deflection circuit | |
| JPH11341298A (ja) | 水平偏向回路 | |
| JPH0546377Y2 (ja) | ||
| JPH0446501B2 (ja) | ||
| JP3379161B2 (ja) | 高圧電源回路 | |
| JPH04315312A (ja) | パルス幅変調回路 | |
| JP3376936B2 (ja) | 電源回路 | |
| JPH0690369A (ja) | 水平ドライブ回路 | |
| JPS5910840Y2 (ja) | 水平偏向励振回路 | |
| JPH08256476A (ja) | 共振型電源回路 | |
| JPH01190023A (ja) | スイッチング回路 | |
| JPH1013705A (ja) | 水平偏向出力回路用電源回路 | |
| JP2000312299A (ja) | 水平直線性補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |