JPS6324698Y2 - - Google Patents

Info

Publication number
JPS6324698Y2
JPS6324698Y2 JP8190783U JP8190783U JPS6324698Y2 JP S6324698 Y2 JPS6324698 Y2 JP S6324698Y2 JP 8190783 U JP8190783 U JP 8190783U JP 8190783 U JP8190783 U JP 8190783U JP S6324698 Y2 JPS6324698 Y2 JP S6324698Y2
Authority
JP
Japan
Prior art keywords
thyristor
vertical
circuit
output
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8190783U
Other languages
English (en)
Other versions
JPS59187269U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8190783U priority Critical patent/JPS59187269U/ja
Publication of JPS59187269U publication Critical patent/JPS59187269U/ja
Application granted granted Critical
Publication of JPS6324698Y2 publication Critical patent/JPS6324698Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は陰極線管の電磁偏向に用いて好適な垂
直出力回路に関する。
背景技術とその問題点 従来、テレビジヨン受信機等の陰極線管の垂直
偏向出力回路には、省電力のために高低の2電源
を切換えて使用するものがある。即ち、かかる垂
直偏向出力回路では、走査期間には走査に必要な
低い電圧の電源を、帰線期間には帰線パルスに相
当する高い電圧の電源を夫々切換えて使用するも
のである。
このような2電源切換方式の垂直出力回路の従
来例を第1図について説明する。この第1図にお
いて、1は入力端子を示し、この入力端子1に供
給された垂直のこぎり波電圧は増幅器2を介して
駆動トランジスタ3に供給される。4及び5はそ
れぞれ出力トランジスタを示し、この出力トラン
ジスタ4及び5はそれぞれダーリントン接続され
たnpn形及びpnp形のトランジスタにて構成され、
全体として相補対称形のシングルエンデツド・プ
ツシユプル回路(以下SEPP回路という)を構成
している。このSEPP回路の出力点はトランジス
タ4及び5のエミツタ接続点(必要に応じてア
イドリング電流調整用抵抗器reが挿入される)で
あつて、この出力点に垂直偏向コイル6の一端
が接続され、垂直偏向コイルの他端は抵抗器7を
介して接地され、偏向コイル6と抵抗器7の接続
点から負帰還用電圧が増幅器2に供給される。出
力トランジスタ5のコレクタは負の低電圧−V1
の電源−B1に直接接続され、出力トランジスタ
4のコレクタは逆流防止用ダイオード8を介して
正の低電圧+V1の電源+B1に接続される。そし
て、コンデンサ9が出力トランジスタ4のコレク
タと正の低圧電源+B1との間に接続される。1
0及び11はそれぞれ逆流防止用ダイオード及び
電源切換用サイリスタを示し、このダイオード1
0及びサイリスタ11並びに抵抗器12及び13
の直列回路が、出力トランジスタ4のコレクタと
正の高電圧+V2の電源+B2との間に接続される。
また、サイリスタ11のカソードとゲートの間に
誤動作防止用抵抗器14が接続され、サイリスタ
11のゲートと垂直偏向コイル6の一端との間に
抵抗器15とスピードアツプ・コンデンサ16が
並列に接続される。更に、抵抗器12及び13の
接続点がバイパスコンデンサ17で接地されてい
る。
上述した従来の垂直出力回路では、各垂直周期
において、次のように電源電圧が切換えられる。
垂直走査期間中、サイリスタ11はオフして
おり、トランジスタ4のコレクタはダイオード
8を介して低圧電源+B1から電力を供給され
る。
垂直帰線期間になると偏向コイル6に流れて
いた電流が遮断されるため、逆起電力によつて
帰線パルスが発生する。
この帰線パルスが抵抗器15及びコンデンサ
16の並列回路を経てサイリスタ11のゲート
に供給されることによつて、サイリスタ11が
オンする。
サイリスタ11がオンすると、高圧電源+
B2から抵抗12を介してコンデンサ17に蓄
えられていた電荷が限流抵抗器13、サイリス
タ11及びダイオード10を経てコンデンサ9
を充電することにより、SEPP回路の電源が高
圧電源+B2に切換えられ、SEPP回路は垂直偏
向コイル6に帰線電流を流し、帰線パルスを増
大させる。
偏向コイル6の一端の帰線パルスの電圧がコ
ンデンサ17の端子電圧とほぼ等しい値に達す
ると、サイリスタ11を流れる電流が保持電流
値以下に減少して、サイリスタ11がオフとな
り、SEPP回路は再びダイオード8を介して低
圧電源+B1に接続される。
第1図に示した従来の2電源切換方式の垂直出
力回路のサイリスタの電流波形並びにアノード及
びカソードの電圧波形を第2図にそれぞれ曲線
,及びで示す。またs及びfはそれぞれサ
イリスタがオン・オフする点である。
上述のような従来の垂直出力回路では、高圧電
源+B2の電圧が変動した場合、コンデンサ17
の充電電圧も上下に変動し、サイリスタ11を介
した放電時の電流値に大小が生じる。第2図の曲
線に示すように、サイリスタ11の電流波形の
立下りは指数形であるため、保持電流値の近傍の
勾配は緩かである。従つて、放電電流の値の変動
が僅かであつても、サイリスタ11がオフするタ
イミングにかなりの遅速を生じ、電圧が異常に上
昇するとサイリスタ11がオフしないことすらあ
つた。コンデンサ17の容量値もしくは垂直偏向
幅を変化させた場合にも、同じようにサイリスタ
11のオフ・タイミングが変化したり、あるいは
オフしないことがあり、微妙な調整が必要であつ
た。
サイリスタ11のオフ・タイミングが変化する
と、画面上部の偏向乱れの原因となり、極端な場
合には、オフ・タイミングの遅速によつてコンデ
ンサ17の充電電圧が変動するため、第3図に示
すように、1垂直周期ごとに帰線パルスの大きさ
が変化して画面が乱れるという欠点があつた。
更に、走査期間に於いてサイリスタ11がオフ
しない場合には、抵抗器14の焼損もしくはサイ
リスタ自体の熱破壊の虞もあつた。
考案の目的 本考案はこれらの点に鑑み、2電源切換方式の
垂直出力回路に於いて、高圧電源電圧の変動、垂
直偏向幅の変化等に関係なく、安定確実に電源を
切換えることのできる回路を提供することを目的
とする。
考案の概要 本考案は、入力端子に垂直鋸歯状波電圧が供給
される駆動トランジスタによつて駆動される
SEPP回路の出力トランジスタの第1の出力電極
をコンデンサを介して第1の電源に接続するか又
は接地すると共に、サイリスタを介して第1の電
源の電圧より高い電圧(絶対値に於いて)の第2
の電源に接続し、出力トランジスタの第2の出力
電極を垂直偏向コイルの一端に接続して成り、垂
直偏向コイルに得られる帰線パルスによつてサイ
リスタをオンさせるようにした垂直出力回路にお
いて、第2の電源とサイリスタとの間にインダク
タを挿入すると共に、このインダクタと並列にダ
ンピング用抵抗器を接続し、この抵抗器の抵抗値
の適宜選定によつて、抵抗器と、インダクタと、
コンデンサとよりなる充電回路を振動的に構成
し、且つインダクタのインダクタンスの適宜選定
によつて、振動的充電回路の振動周期を垂直帰線
期間以下で、帰線パルスの略頂点付近でオフとな
るようにしたものであつて、これによれば第2の
電源の電圧や垂直偏向幅等に関係なく安定確実に
第1及び第2の電源を切換えることができる。
実施例 以下、本考案垂直出力回路の一実施例を第4図
及び第5図を参照して説明するも、この第4図及
び第5図において第1図及び第2図と対応する部
分には同一の符号を付して重複説明を省略する。
第4図において、18はインダクタ(コイル)
を示し、このインダクタ18をサイリスタ11の
アノードと高圧電源+B2との間に接続する。即
ち、抵抗器12及びコンデンサ17の接続点とサ
イリスタ11との間にインダクタ18及び限流抵
抗器13の直列回路を介挿する。又、インダクタ
18と並列にダンピング用抵抗器19を接続す
る。かくして、コンデンサ17、インダクタ1
8、抵抗器19及びコンデンサ9から成る直列共
振回路(充電回路)が形成される。ダンピング抵
抗器19の抵抗値を適宜選定して、この充電回路
を過渡現象理論に謂う「振動的」に構成し、イン
ダクタ18のインダクタンスを適宜選定して、こ
の振動系回路の振動周期を垂直帰線期間以下で、
帰線パルスの略頂点付近でオフとなるようにす
る。
次に、この第4図の回路の動作を説明しよう。
第4図に示した本例においては、垂直偏向コイル
6に発生した帰線パルスによつてサイリスタ11
がオンすると、コンデンサ17の電荷は、抵抗器
13、インダクタ18、サイリスタ11及びダイ
オード10を経てコンデンサ9を充電する。そう
すると、サイリスタ11を流れる電流波形は、第
5図の曲線に示すように、半サイクルの正弦波
状となり、立下りのベースライン近傍の勾配は急
峻になる。
即ち、前述のような2電源のうちの高圧電源の
変動や垂直偏向幅の変化があつても、サイリスタ
11のオフ・タイミングは上述の振動系回路の振
動周期のほぼ1/2に安定し、第5図に示すように、
帰線パルスの頂上附近で確実にサイリスタ11を
オフさせることができ、調整を殆ど必要としな
い。
なお、抵抗器12及びコンデンサ17は共にデ
カツプリング用であつて、本考案に本質的に必要
な部品ではない。また、本例ではコンデンサ9を
出力トランジスタ4のコレクタと低圧電源+B1
との間に接続しているが、低圧電源に接続する代
りに接地してもよい。
考案の効果 以上詳述のように、本考案垂直出力回路によれ
ば、インダクタを第2の電源とサイリスタとの間
に挿入して振動系回路を形成しているので、サイ
リスタのオフタイミングを確実に制御することが
できるので、電源電圧変動や垂直偏向幅等に関係
なく、第1及び第2の電源を安定確実に切換える
ことができる。また、殆ど無調整でよいので回路
を共通化することができて、実用上、極めて大き
な効果を奏する。
【図面の簡単な説明】
第1図は従来の垂直出力回路の一例を示す結線
図、第2図及び第3図は従来の垂直出力回路の説
明に供する波形図、第4図は本考案垂直出力回路
の一実施例を示す結線図、第5図は本考案の実施
例の説明に供する波形図である。 4及び5は出力トランジスタ、6は垂直偏向コ
イル、7はコンデンサ、11はサイリスタ、18
はインダクタである。

Claims (1)

  1. 【実用新案登録請求の範囲】 入力端子に垂直鋸歯状波電圧が供給される駆動
    トランジスタによつて駆動されるシングルエンデ
    ツド・プツシユプル回路の出力トランジスタの第
    1の出力電極をコンデンサを介して第1の電源に
    接続するか又は接地すると共に、サイリスタを介
    して上記第1の電源の電圧より高い電圧の第2の
    電源に接続し、上記出力トランジスタの第2の出
    力電極を垂直偏向コイルの一端に接続して成り、
    上記垂直偏向コイルに得られる帰線パルスによつ
    て上記サイリスタをオンさせるようにした垂直出
    力回路において、 上記第2の電源と上記サイリスタとの間にイン
    ダクタを挿入すると共に、 該インダクタと並列にダンピング用抵抗器を接
    続し、 該抵抗器の抵抗値の適宜選定によつて該抵抗器
    と、上記インダクタと、上記コンデンサとよりな
    る充電回路を振動的に構成し、 且つ上記インダクタのインダクタンスの適宜選
    定によつて上記振動的充電回路の振動周期を垂直
    帰線期間以下で、帰線パルスの略頂点付近でオフ
    となるようにしたことを特徴とする垂直出力回
    路。
JP8190783U 1983-05-31 1983-05-31 垂直出力回路 Granted JPS59187269U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8190783U JPS59187269U (ja) 1983-05-31 1983-05-31 垂直出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8190783U JPS59187269U (ja) 1983-05-31 1983-05-31 垂直出力回路

Publications (2)

Publication Number Publication Date
JPS59187269U JPS59187269U (ja) 1984-12-12
JPS6324698Y2 true JPS6324698Y2 (ja) 1988-07-06

Family

ID=30211854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8190783U Granted JPS59187269U (ja) 1983-05-31 1983-05-31 垂直出力回路

Country Status (1)

Country Link
JP (1) JPS59187269U (ja)

Also Published As

Publication number Publication date
JPS59187269U (ja) 1984-12-12

Similar Documents

Publication Publication Date Title
US4359649A (en) Monolithically integrable squarewave pulse generator
US4695770A (en) Circuit for switching current in an inductive load
US4733141A (en) Horizontal output circuit for correcting pin cushion distortion of a raster
KR930004007B1 (ko) 수평 편향회로
JPS6324698Y2 (ja)
US4200813A (en) Circuit arrangement comprising a high-voltage power transistor
KR0155165B1 (ko) 텔레비젼 편향 장치
JPH11346125A (ja) Srpp回路
JP2870945B2 (ja) 誘導加熱調理器
JPS6236982A (ja) 入力周波数で出力電流を発生させる装置
US5616971A (en) Power switching circuit
JP2688411B2 (ja) インバータ装置
US5087863A (en) Feedback arrangement in a deflection circuit
JPH0224278Y2 (ja)
JPH0752836B2 (ja) 負の内部接地電圧グリッチを補償する方法と回路
JPH0233384Y2 (ja)
KR850000772Y1 (ko) 수직편향회로
JPS593651Y2 (ja) 垂直偏向装置
JP3620003B2 (ja) 発振回路
JPH0628854Y2 (ja) 負荷に鋸歯状波電流を流す回路
KR900010810Y1 (ko) 모니터의 듀얼 모드 자동 변환 회로
JPS584351Y2 (ja) スイヘイヘンコウシユツリヨクトランジスタノレイシンカイロ
KR790001139Y1 (ko) 스위칭 회로
JPS6244746B2 (ja)
JP3461879B2 (ja) 半導体集積回路