KR900010810Y1 - 모니터의 듀얼 모드 자동 변환 회로 - Google Patents

모니터의 듀얼 모드 자동 변환 회로 Download PDF

Info

Publication number
KR900010810Y1
KR900010810Y1 KR2019870014399U KR870014399U KR900010810Y1 KR 900010810 Y1 KR900010810 Y1 KR 900010810Y1 KR 2019870014399 U KR2019870014399 U KR 2019870014399U KR 870014399 U KR870014399 U KR 870014399U KR 900010810 Y1 KR900010810 Y1 KR 900010810Y1
Authority
KR
South Korea
Prior art keywords
horizontal
circuit
transistor
resistor
capacitor
Prior art date
Application number
KR2019870014399U
Other languages
English (en)
Other versions
KR890005844U (ko
Inventor
이강우
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870014399U priority Critical patent/KR900010810Y1/ko
Publication of KR890005844U publication Critical patent/KR890005844U/ko
Application granted granted Critical
Publication of KR900010810Y1 publication Critical patent/KR900010810Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04Deflection circuits ; Constructional details not otherwise provided for
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421Horizontal resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0464Positioning
    • G09G2340/0478Horizontal positioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

모니터의 듀얼 모드 자동 변환 회로
제1도는 본 고안에 따른 모니터의 듀얼 모드 자동 변환회로의 시간 지연 회로도.
제2도는 본 고안에 따른 수평 편향 회로도.
제3도는 본 고안에 따른 수평 출력 회로도.
제4도는 본 고안에 따른 수평 사이즈 및 직선성 회로도와 수평 포지션 회로도.
제5도는 본 고안에 따른 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평 모드단 2 : 스키메틱 회로
3, 4, 7, 10 : 캐스코드 회로 5 : 수평 편향 회로
6 : 수평 출력 회로 8 : 수평 사이즈 및 직선성회로
9 : 수평 포지션 회로 Q1∼Q18: 트랜지스터
D1∼D18: 다이오우드 R1∼R25: 저항
C1∼C18: 콘덴서 VL1∼VL2: 가변 코일
L1, L2: 코일 VR1∼VR2: 가변 저항
T1, T2: 트랜스
본 고안은 모니터의 수평 듀얼 모드(Dual Mode)자동 변환 회로에 관한 것으로 특히 컴퓨터 측의 수평 주파수가 변화할 때 수평 출력부의 수평 출력과 수평 사이즈(H-Size) 및 수평 직선성(H-Linearity)그리고 수평 포지션(H-position)이 자동으로 변환 되도록한 모니터의 듀얼 모드 자동 변환 회로에 관한 것이다.
종래의 모니터 회로에 있어 컴퓨터측의 수평 주파수가 고주파수에서 저주파수로 변화 하거나 혹은 저주파수에서 고주파수로 변화할 때 수평 출력부의 수평 출력과 수평 사이즈 및 수평 직선성 그리고 수평 포지션에는 아무런 영향도 주지 못하여 모니터의 화상제어에 많은 문제점이 있었다.
이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서 수평 모드단에 시간 지연 회로를 연결하여 이에 수평 편향회로와 수평출력회로 그리고 수평 사이즈 및 직선성 회로와 수평 포지션 회로를 각각 연결 구성시켜 컴퓨터측의 수평 주파수가 변화할 때 수평 출력부의 수평 출력과 수평사이즈 및 수평 직선성 그리고 수평 포지션이 자동으로 변환 되도록 한 것으로, 이하 그 회로 구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제1도는 본 고안에 따른 모니터의 수평 듀얼 모드 자동 변환 회로의 시간 지연 회로를 나타낸 것으로 그 구성을 살펴보면, 수평 모드단(1)은 저항(R1)과 콘덴서(C1)를 거쳐 접지 접속되고 그의 연결점은 저항(R2)(R6)을 각각 거쳐 에미터가 접지접속된 트랜지스터(Q1)(Q3)의 베이스에 접속되어 스키메틱 회로(2)의 트랜지스터(Q1)콜렉터가 저항(R3)을 거쳐 전원(Vcc)에 접속되면 에미터가 접지접속된 트랜지스터(Q2)의 베이스에 접속되고, 트랜지스터(Q2)의 콜렉터는 접지된 콘덴서(C2)와 함께 저항(R5)을 거쳐 전원(Vcc)에 접속되며 동시에 타이머(T1)의 단자(2)(6)에 접속되고 타이머(T1)의 단자(1)(8)는 콘덴서(C6)를 거쳐 전원(Vcc)에 접속되며 단자(5)는 콘덴서(C3)를 거쳐 접지접속되고 단자(3)는와 연결되어 트랜지스터(Q4)의 베이스에 접속되며 저항(R8)을 거쳐 캐스코드 회로(3)의 트랜지스터(Q6)의 베이스에 접속되고, 트랜지스터(Q4)의 콜렉터는 전원(Vcc)에 접속되고 에미터는 접지된 저항(R9)과 연결되어와 연결되고, 상기 트랜지스터(Q6)와 연결된 트랜지스터(Q7)의 베이스에는 제너 다이오우드(ZD1)와 저항(R10)을 연결시켜 전원(Vcc)에 접속시키며 그의 콜렉터는 전원(Vcc)과 접속되어에 연결되고, 트랜지스터(Q3)의 콜렉터는 접지된 콘덴서(C4)와 접속되어 저항(R7)을 거쳐 전원(Vcc)에 접속되며 동시에 타이머(T2)의 단자(2)(6)에 접속되고, 타이머(T2)의 단자(1)(8)는 콘덴서(C7)를 거쳐 전원(Vcc)에 접속되며 단자(5)는 콘덴서(C5)를 거쳐 접지접속되고 단자(3)는 저항(R14)을 거쳐 네저 다이오우드(ZD2)에 이해 바이어스가 인가되는 트랜지스터(Q8)(Q9)의 캐스코드회로(4)에 접속되고 트랜지스터(Q9)의 콜렉터는 전원(Vcc)과 접속되어에 접속되는 구성이다.
상기 제1도의 연결점에는 수평 편향 회로를 연결시키는데, 수평 편향회로(5)의구성은 제2도에서 보는 바와 같이 연결점이 에메터가 접지접속된 트랜지스터(Q10)의 베이스에 접속되고 트랜지스터(Q10)의 콜렉터는 접지된 콘덴서(C8)접속되어 수평 편향IC의 단자(3)에 접속되고, 수평 편향IC의 단자(1)는 가변저항(VR1)을 거쳐 접지접속되며 단자(2)는 접지된 저항(R15)과 함께 가변저항(VR1)의 중앙단에 접속되는 것이다.
그리고 제1도의 연결점에는 수평 출력회로를 연결시키는데, 수평 출력 회로(6)의 구성은 제3도에서 보는 바와 같이 연결점이 트랜지스터(Q12)(Q13)의 제너 다이오우드(ZD3)로 구성된 캐스코드 회로(7)에 접속되어 트랜지스터(Q12)의 콜렉터가 접지된 다이오우드(D2)를 거쳐 콘덴서(C9)(C10)의 연결점에 접속되고, 콘덴서(C10)의 타 일단은 접지접속되고 콘덴서(C9)의 타 일단은 편향부(DY)에 접속되며 동시에 접지된 다이오우드(D1)와 함께 에미터가 접지접속된 트랜지스터(Q11)의 콜렉터에 접속되고, 트랜지스터(Q11)의 콜렉터는 코일(L1)을 거쳐 플라이백 트랜스(FBT)에 접속되며 트랜지스터(Q11)의 베이스는 접지된 저항(R16)과 함께 수평 드라이브단에 접속되는 구성이다.
그리고 제1도는 연결점에는 수평 사이즈 및 직선성 회로와 수평 포지션 회로를 연결시키는데, 수평 사이즈 및 직선성 회로(8)는 제4도에서 보는 바와 같이 연결점이 저항(R18)을 거쳐 에미터가 접지접속된 트랜지스터(Q14)(Q15)의 공통 베이스에 접속되어 트랜지스터(Q15)의 콜렉터는 다이오우드(D3)와 콘덴서(C12)에 연결된 트랜지스터(Q14)의 콜렉터에 접속되어 콘덴서(C11)와 함께 트랜스(T1)이 이차측에 접속되고, 트랜스(T1)의 일차측 일단은 수평 출력단에 접속되며 타 일단은 수평 사이즈 가변코일(VL1)과 수평 직선성 가변코일(VL2) 및 저항(R17)을 거쳐 트랜스(T2)의 일차측에 접속되고, 트랜스(T2)의 이차측은 다이오우드(D4)와 콘덴서(C13)를 거쳐 수평포지션 가변저항(VR2)에 접속되는 구성이고, 연결점은 수평 포지션 회로(9)에 접속되는데, 그 구성을 살펴보면 연결점은 트랜지스터(Q16)(Q17)의 캐스코드 회로(10)에 접속되어 트랜지스터(Q16)의 베이스에 제너다이오우드(ZD4)와 저항(R25)을 연결시켜 전원(Vcc)에 접속시키고, 트랜지스터(Q16)의 콜랙터는 다이오우드(D7)(D8)를 거쳐 접지접속된 다이오우드(D7)(D8)의 연결점은 트랜지스터(Q16)(Q17)의 연결점에 접속되며 동시에 트랜지스터(Q16)의 콜랙터는 콘덴서(C16)와 저항(R23)을 거쳐 수평 포지션 가변저항(VR2)의 일단에 접속되고, 상기 저항(R23)의 일단은 다이오우드(D6)와 저항(R19) 및 다이오우드(D5)를 순차 거쳐 플라이백 트랜스(FBT)의 이차측에 접속되며 동시에 저항(R22)과 가변 코일(VL3)의 병렬 연결을 거쳐 코일(L2)의 일단에 접속되고, 코일(L2)의 일단은 콘덴서(C15)와 저항(R24) 및 콘덴서(C18)를 직렬로 거쳐 접지접속되며 코일(L2)의 타 일단은 저항(R24)과 콘덴서(C18)의 연결점에 접속되고, 상기저항 (R19)과 다이오우드(D6)의 연결점은 저항(R21)과 콘덴서(C14)를 병렬로 거쳐 접지접속되고 다이오우드(D5)와 상기저항(R19)의 연결점은 콘덴서(C17)를 거쳐 접지접속 되며 포커스 조절용 가변 저항(VR3)에 접속되고 그의 중앙단은 저항(R20)을 거쳐 브라운관(CRT)에 접속되는 구성으로, 상기 구성된 모니터의 듀얼 모드 자동 변환회로의 전체 회로 구성에 따른 동작 상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.
먼저 제1도의 시간 지연 회로에서 수평 모드단(1)으로 포지티브(Positive)신호가 인가되면 그 신호는 저항(R1)과 콘덴서(C1)에 의해서 파라보릭(Parabolic)펄스가 형성되고 바이어스 저항(R2)(R6)을 통해 트랜지스터(Q1)(Q3)의 베이스에 각각 인가되어 트랜지스터(Q1)(Q3)를 구동시키게 된다.
상기 트랜지스터(Q1)의 구동에 따라 스키메틱 회로(2)의 트랜지스터(Q2)는 오프되게 되고 트랜지스터(Q3)의 구동에 따라 타이머(T2)의 단자(6)는 오프되어 타이머(T2)는 동작하지 않고 기본적인 주파수에 의해서 수평사이즈와 수평홀드(H-Hold) 및 수평 직선성 등이 제정수값에 의해 가변 조절된다.
그리고 수평 모드단(1)으로 네거티브(Negative)신호가 인가되면 트랜지스터(Q1)(Q3)는 오프되지 트랜지스터(Q2)의 베이스로 저항(R3)에 의해 바이어스를 걸어 트랜지스터(Q2)는 구동되게 된다.
상기 트랜지스터(Q2)의 콜랙터 출력은 저항(R5)과 콘덴서(C2)의 미분회로에 의해서 파라보릭 펄스 파형이 형성되어 타이머(T1)의 단자(2)(6)에 인가된다.
타이머(T1)의 출력(3)은 연결점로 출력되며 트랜지스터(Q4)의 베이스에 인가되어 출력(3)파형이 하이(H)상태일때 트랜지스터(Q4)와 캐스코드 회로(3)의 트랜지스터(Q6)를 구동시키게 된다.
여기서 저항(R8)은 바이어스 저항이며 재너 다이오우드(ZD1)는 트랜지스터 (Q7)의 베이스에 바이어스를 걸어주기 위한 것이고 저항(R1)은 출력전압을 결정하는 저항이다.
그러므로 상기 타이머(T1)(T2)는 트랜지스터(Q1)(Q2)가 스위칭 오프될때 입력과 출력 사이에 시간 지연이 발생하게 된다.
그리고 이때 제1도의 연결점에 제5b도의 파형이 형성될 때 전압 레벨이 하이(H)이면 제2도에 도시된 수평 편향회로(5)의 트랜지스터(Q10)가 구동되어 콜렉터의 출력 전류는 수평 편향IC의 발진 단자(3)에 인가되어 T=K(R15+VR1)·CS에 의해서 프리러닝 주파수(Free Running Frepuency)의 값을 보상해 주게 된다.
그리고 제1도의 연결점에 제5c도의 파형이 형성될 때 전압 레벨이 하이(H)상태일 경우에는 제3도에 도시된 수평 출력회로(6)의 캐스코드 회로(7)가 구동하고 전압 레벨이 로우(L)상태일 경우에는 캐스코드회로(7)가 오프되도록 되어있어 수평 주파수가 고주파수에서 저주파수로 혹은 저주파수에서 고주파수로 변할 경우 스캔 전류의 보상을 편향 코일의 충전에 따라 이루어지게 된다.
여기서 플라이백 타임은 캐스코드 회로(7)의 트랜지스터(Q12)(Q13)가 온, 오프에 의해서 외부콘덴서(C9)(C10)에 충전되게 된다.
즉 연결점이 고주파수에서 저주파수로 변할 경우에는 캐스코드 회로(7)가 오프되어 플라이백 타임의 순간적으로 오프되므로 이때에는 플라이백 트랜스(FBT)의 코일 값과 가변 코일 (VL3) 및 코일(L2)값이 합성분에 의해 조정되고, 저주파수에서 고주파수로 변할 경우에는 캐스코드 회로(7)가 구동되어 플라이백 타임은 순간적으로 온되게 되므로 이때에는 편향 코일값(플라이백 트랜스의 출력전압)에 의해서만 조절되게 된다.
그리고 제1도의 연결점파형이 제5c도와 같이 출력되어 접압 레벨이 로우(L)상태를 유지할때에는 제4도에 도시된 수평 사이즈 및 직선성 회로(8)의 트랜지스터(Q14)(Q15)가 오프되어 트랜스(T1)와 수평 사이즈 가변 코일(VL1) 및 수평 직선성 가변 코일(VL2)의 합성분 코일값에 의해 가변 조절되며, 전압레벨이 하이(H)상태를 유지할때에는 트랜지스터(Q14)(Q15)가 각각 구동되어 고주파수에서는 수평 사이즈 가변 코일(VL1)과 수평 직선성 가변 코일(VL2)에 의해서만 가변 조정되게 된다.
그리고 제1도의 연결점파형이 제5d도와 같이 출력되어 전압 레벨이 하이(H)상태를 유지할때에는 제4도에 도시된 수평 포지션 회로(9)의 캐스코드회로(10)가 구동되어 트랜스(T2)의 코일값에 의해서만 수평 포지션 조절 가변저항(VR2)이 가변된게 되고, 전압 레벨이 로우(L)상태를 유지할때에는 캐스코드 회로(10)가 오프되어 이때에는 트랜스(T2)의 코일값과 코일(L3) 및 가변코일(VL3)의 코일값에 의해 수평 포지션 조절 가변저항(VR2)이 가변되게 된다.
이 회로에서 제너다이오우드(ZD4)는 캐스코드 회로(10)의 트랜지스터(Q16)가 구동될 수 있도록 바이어스를 걸어주는 것이며 다이오우드(D6)와 콘덴서(C14)는 주파수는 변화시 스파이크 포지티브(Spike Positive)전압이 발생하므로 이를 접지되으로 커플링 시키기 위한 것이고, 다이오우드(D7)(D8)와 콘덴서(C16)는 고주파수에서 저주파수로 변화할 때 출력 전류가 네거티브(Negative)로 이루어지는 것과 트랜지스터(D16)(D17)의 정션(Junction)에 스파이크 포지티브전압이 발생되는 것을 방지시켜 트랜지스터를 보호하도록 한 것이며 다이오우드(D5)와 콘덴서(C17)는 플라이백 펄스 파형을 DC전압으로 만들어 이를 브라운관(CRT)의 그리드단으로 인가시켜 포커스를 조정하도록 한 것이다.
따라서 본 고안에 따른 모니터의 듀얼 모드 자동변환회로는 이상의 설명에서와 같이 컴퓨터측의 수평 주파수가 변화할 때 수평 출력부의 수평 출력과 수평사이즈 및 수평 직선성, 그리고 수평 포지션이 자동으로 변환되도록 하여 칼라 모니터의 화상을 적정하게 제어시켜 시청자에게 최적의 화면 상태를 제공하는 효과를 갖게 한다.

Claims (1)

  1. 모니터의 수평 듀얼모드 회로에 있어서, 수평 모드단(1)에 저항(R1)과 콘덴서(C1)를 연결시켜 그의 연결점이 트랜지스터(Q1)(Q2)이 스키메틱 회로(2)와 트랜지스터(Q3)의 베이스에 각각 접속되고, 상기 트랜지스터(Q2)(Q3)의 콜렉터는 타이머(T1)(T2)에 각각 접속되어 타이머(T1)의 출력단(3)이 트랜스(T1), 저항(R17)(R18), 콘덴서(C11), 다이오우드(D3), 수평 사이즈 조절 가변코일(VL1), 수평 직선성 조절 가변코일(VL2), 트랜지스터(Q14)(Q15)로 구성된 수평 사이즈 및 직선성 회로(8)에 접속되며 동시에 트랜지스터(Q4)를 거쳐 그의 에미터에 저항(R10), 트랜지스터(Q11∼Q13), 코일(L1), 다이오우드(D1)(D2), 콘덴서(C9)(C10), 제너 다이오우드 (ZD3)로 구성된 수평 출력 회로(6)를 연결시키고, 그리고 상기 타이머(T1)의 출력단(3)은 캐스코드 회로(3)를 거쳐 플라이백 트랜스(FBT)와 연결된 다이오우드(D4∼D8), 콘덴서(C13∼C18), 저항(R19∼R25), 수평포지션 조절 가변저항 (VR2), 포커스 조정 가변저항(VR3), 코일(L2), 가변코일(VL3), 트랜지스터(Q16) (Q17), 제너 다이오우드(ZD4), 트랜스(T2)로 구성된 수평 포지션 회로(9)에 접속되고, 타이머(T2)의 출력단(3)은 캐소드 회로(4)와 연결되어 캐스코드 회로(4)의 출력단에 트랜지스터(Q10), 저항(Q15), 수평 홀드 가변 저항(VR1), 콘덴서(C8), 수평 편향 IC로 구성된 수평 편향 회로(5)에 연결시켜 구성한 것을 특징으로 하는 모니터의 듀얼 모드 자동 변환회로.
KR2019870014399U 1987-08-27 1987-08-27 모니터의 듀얼 모드 자동 변환 회로 KR900010810Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870014399U KR900010810Y1 (ko) 1987-08-27 1987-08-27 모니터의 듀얼 모드 자동 변환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870014399U KR900010810Y1 (ko) 1987-08-27 1987-08-27 모니터의 듀얼 모드 자동 변환 회로

Publications (2)

Publication Number Publication Date
KR890005844U KR890005844U (ko) 1989-04-21
KR900010810Y1 true KR900010810Y1 (ko) 1990-11-30

Family

ID=19267020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870014399U KR900010810Y1 (ko) 1987-08-27 1987-08-27 모니터의 듀얼 모드 자동 변환 회로

Country Status (1)

Country Link
KR (1) KR900010810Y1 (ko)

Also Published As

Publication number Publication date
KR890005844U (ko) 1989-04-21

Similar Documents

Publication Publication Date Title
JP3617669B2 (ja) テレビジョン偏向装置
US4733141A (en) Horizontal output circuit for correcting pin cushion distortion of a raster
KR930004007B1 (ko) 수평 편향회로
JP2845879B2 (ja) ビデオ装置
KR950009649B1 (ko) 라인 편향회로
KR900010810Y1 (ko) 모니터의 듀얼 모드 자동 변환 회로
US5282039A (en) Video signal amplifier arrangement for a television display tube
US4390818A (en) Television receiver
US6222330B1 (en) Horizontal deflecting circuit
KR900010809Y1 (ko) 모니터의 수평 포지션 자동 변환 회로
US3949270A (en) High voltage regulating circuit
CA1141024A (en) Horizontal deflection circuit including protection for output transistor
KR20010080642A (ko) 라인 편향 회로, 동적 s 수정 회로, 디스플레이 장치
US3965391A (en) Balanced drive horizontal deflection circuitry with centering
EP0115682B1 (en) Resonant magnetic deflection circuit
JPS5846112B2 (ja) 偏向出力回路
KR100218823B1 (ko) 래스터 왜곡 보정회로
KR930007237Y1 (ko) 모니터의 출력 전압 조정 회로
KR100799942B1 (ko) 비디오 디스플레이 편향 장치
JPS6360593B2 (ko)
KR900009577Y1 (ko) 모니터의 수평편향 보호회로
JPS6133753Y2 (ko)
US4529917A (en) Drive circuit for a horizontal output transformer
KR910003672Y1 (ko) 테레비젼의 화면크기 조절회로
KR910002294Y1 (ko) 모니터의 수직, 수평 사이즈 및 수평 홀드 자동 보정 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee