KR930007237Y1 - 모니터의 출력 전압 조정 회로 - Google Patents

모니터의 출력 전압 조정 회로 Download PDF

Info

Publication number
KR930007237Y1
KR930007237Y1 KR2019880012720U KR880012720U KR930007237Y1 KR 930007237 Y1 KR930007237 Y1 KR 930007237Y1 KR 2019880012720 U KR2019880012720 U KR 2019880012720U KR 880012720 U KR880012720 U KR 880012720U KR 930007237 Y1 KR930007237 Y1 KR 930007237Y1
Authority
KR
South Korea
Prior art keywords
transistor
timer
monitor
output voltage
terminal
Prior art date
Application number
KR2019880012720U
Other languages
English (en)
Other versions
KR900003962U (ko
Inventor
이강우
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880012720U priority Critical patent/KR930007237Y1/ko
Publication of KR900003962U publication Critical patent/KR900003962U/ko
Application granted granted Critical
Publication of KR930007237Y1 publication Critical patent/KR930007237Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

모니터의 출력 전압 조정 회로
제1도는 종래의 회로도.
제2도는 본 고안에 따른 모니터의 출력 전압 조정회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 전압 조정 회로단 IC : 타이머 IC
R1∼R10: 저항 Q1, Q2: 트랜지스터
C1∼C3: 콘덴서
본 고안은 모니터 회로에 관한 것으로, 특히 수평 주파수의 변화에 따라 파우어 출력 전압을 자동으로 조정하도록 하는데 적당하도록 한 모니터의 출력전압 조정 회로에 관한 것이다.
종래의 기술 구성은 제1도에서 보는 바와 같이, 수평 드라이브 신호단(H-D)이 수평 출력 트랜지스터(Q1)의 베이스에 연결되고, 수평 출력 트랜지스터(Q1)의 에미터는 접지되며 그의 콜렉터는 수평 사이즈 조정 코일(L1)과 연결되어 플라이백 트랜스 포오머(FBT)의 일차측에 연결되는 구성으로, 상기 회로구성의 동작 상태를 살펴보면 다음과 같다.
수평 드라이브 신호단(H-D)으로 신호가 인가되면 수평 출력 트랜지스터(Q1)의 콜렉터로 플라이백 펄스 파형이 출력되어 고압이 형성된 후 플라이백 트랜스 포오머(FBT)의 일차측에 인가되게 되고, 상기 플라이백 트랜스 포오머(FBT)의 일차측에는 전압(B+)이 일정하게 인가되고 있으므로 만일 입력이 변하면 플라이백 트랜스 포오머(FBT)의 이차측 플라이백 펄스전압이 변동하게 되어 화면이 떨리게 되므로 화상을 저하시키는 문제점이 있었다.
이에 따라 상기한 문제점을 개선시킨 본 고안의 기술을 첨부된 도면에 따라 설명하면 다음과 같다.
제2도는 본 고안에 다른 모니터의 출력 전압 조정 회로를 나타낸 것으로 그의 연결 구성을 살펴보면, 수평 주파수단(H.F)이 저항(R4)(R5)(R6)에 의해 타이머 IC(IC1)의 단자(2)(8)에 각각 접속되고, 상기 타이머 IC(IC1)의 단자(2)는 저항(R3)을 거쳐 타이머 IC, (IC1)의 단자(4)와 접속되어 콜렉터 접지의 트랜지스터 (Q1)에미터에 접속되고, 트랜지스터(Q1)의 베이스는 저항 (R1)(R2)과 콘덴서(C1)에 연결되고, 타이머IC (IC1)의 단자(8)는 콘덴서(C1)와 연결되어 전원단(+Vcc)에 접속하고 단자(5)는 저항(R7)을 거쳐 단자(7)(6)와 접속되어 콘덴서(C2)에 연결되고, 상기 타이머 IC (IC1)의 단자(3)는 저항(R8)을 거쳐 트랜지스터(Q2)의 베이스에 연결되고 그의 에미터는 저항(R9)을 거쳐 전원단(+Vcc)에 접속되며 콜렉터는 전압 조정 회로단(10)에 접속되도록 구성한 것으로, 상기 회로구성의 동작 상태 및 작용 효과를 첨부된 도면에 따라 설명하면 다음과 같다.
본 고안의 동작은 제2에서 보는 바와 같이, 수평 주파수단(H.F)의 수평주파수가 자동으로 입력되면 타이머 IC(IC1)에서 수평 주파수에 따라 콘덴서 전압의 펄스폭이 다르고, 출력 펄스는 콘덴서의 펄스폭과 동일하게 이뤄진다.
상기 수평 주파수단(H.F)과 연결된 저항(R4)은 수평 동기 주파수를 터미네이션 (Termination)하기 위한 것이며 수평 주파수는 저항(R5)을 통해 타이머 IC(IC1)의 입력단(2)에 인가되고, 저항(R6)은 큰 저항값을 사용하여 저항(R4)(R6)에 의해 바이어스 되며 트랜지스터(Q1)의 베이스는 저항(R1)(R2)에 의해서 바이어스 된다.
상기 트랜지스터(Q1)의 트리거 펄스는 저항(R7)과 콘덴서(C2)에 의해서 만들어지며 트랜지스터(Q1)의 에미터는 타이머 IC(IC1)의 주파수 변하에 따라 전압량을 변화시키게 된다.
상기 타이머 IC(IC1)의 출력단(3)에 연결된 저항(R6)은 네거티브 펄스 파형을 형성하며 트랜지스터(Q1)에 의해서 포지티브펄스 파형이 이뤄진다.
그러므로 수평 주파수단(H.F)으로 수평 주파수가 인가되면 저항(R4)(R6)에 의해서 바이어스가 되어 타이머 IC(IC1)의 입력단(2)에 인가되고, 타이머 IC(IC1)의 자체내에서 네거티브 톱니파형을 이루고 편향 IC의 발진 파형를 트랜지스터(Q1)의 베이스에 입력하면 입력딘 파형이 트랜지스터(Q1)를 턴온시켜 베이스와 동상의 파형이 에터로 출력되어 타이머 IC(IC1)의 입력단(4)으로 인가되고, 수평 동기 신호가 일정한 주기 (T)로 인가될때 상기와 동일하게 동작하여 트랜지스터(Q2)의 베이스에는 수평 동기 신호의 주기(T)와 같은 주기를 갖는 구형파가 인가되어 트랜지스터(Q2)를 턴온시키므로 그 비례치만큼 전원(+Vcc)의 전압이 전압 조정 회로단(10)에 인가되어 출력 전압이 조정되게 된다.
따라서 본 고안에 따른 모니터의 출력 전압 조정 회로는 이상의 설명에서와 같이, 수평 주파수의 변화에 따라 파우어 출력 전압을 자동으로 조정하여 모니터의 화상을 안정되고 선명하게 제공하는 효과를 갖게 된다.

Claims (1)

  1. 모니터에 있어서, 수평 주파수단(H.F)이 저항(R4)(R6)에 의해 타이머 IC(IC1)의 단자(2)(8)에 각각 접속되고, 상기 타이머 IC(IC1)의 단자(2)는 저항(R3)을 거쳐 단자(4)와 연결되어 트랜지스터(Q1)의 에미터에 접속되고, 트랜지스터(Q1)의 콜렉터는 접지되며 그의 베이스는 저항(R7)과 콘덴서(C2)에 의해 바이어스 되도록 구성하고, 타이머 IC(IC1)의 출력단(C2)은 트랜지스터(Q2)의 베이스에 접속되고 트랜지스터(Q|2)의 에미터는 전원단(+Vcc)에 접속되며 그의 콜렉터는 전압 조정 회로단(10)에 접속되어 수평 주파수의 변화에 따라 출력 전압을 자동 조정 하도록 구성한 것을 특징으로 하는 모터니의 출력 전압 조정 회로.
KR2019880012720U 1988-07-30 1988-07-30 모니터의 출력 전압 조정 회로 KR930007237Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880012720U KR930007237Y1 (ko) 1988-07-30 1988-07-30 모니터의 출력 전압 조정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880012720U KR930007237Y1 (ko) 1988-07-30 1988-07-30 모니터의 출력 전압 조정 회로

Publications (2)

Publication Number Publication Date
KR900003962U KR900003962U (ko) 1990-02-08
KR930007237Y1 true KR930007237Y1 (ko) 1993-10-13

Family

ID=19278133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880012720U KR930007237Y1 (ko) 1988-07-30 1988-07-30 모니터의 출력 전압 조정 회로

Country Status (1)

Country Link
KR (1) KR930007237Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405085B1 (ko) * 2001-04-25 2003-11-12 김기석 관상어 수족관의 급/배수장치
KR102329274B1 (ko) * 2019-11-11 2021-11-19 주식회사 퓨리 양식장 순환수의 분산형 처리장치

Also Published As

Publication number Publication date
KR900003962U (ko) 1990-02-08

Similar Documents

Publication Publication Date Title
US4588929A (en) Power supply and deflection circuit providing multiple scan rates
US4536684A (en) Multiple scan rate deflection circuit incorporating scan compensation
KR930007237Y1 (ko) 모니터의 출력 전압 조정 회로
KR100296435B1 (ko) 제어가능한톱니파발생기를포함한편향회로
JP2845879B2 (ja) ビデオ装置
US4645989A (en) Frequency switching circuit for multiple scan rate video display apparatus
KR900002777B1 (ko) 모니터용 다중 수평주파수 구동장치
US4871951A (en) Picture display device including a line synchronizing circuit and a line deflection circuit
JPH02273785A (ja) 画像表示装置
JP2635553B2 (ja) 入力周波数で出力電流を発生させる装置
KR0117292Y1 (ko) 멀티동기 모니터의 편향 전류 조정회로
JPS63144662A (ja) パラボラ状周期信号発生回路
KR910003956Y1 (ko) 2모드형 디스플레이 장치의 화면 크기 조정회로
KR930004816Y1 (ko) 블랭킹 기간 가변회로
KR920000920Y1 (ko) 텔레비젼 및 모니터의 수평 화면폭 증가회로
KR900003646Y1 (ko) 고압 안정화 회로
KR890001339Y1 (ko) 모니터용 수평편향 입력회로
KR910002294Y1 (ko) 모니터의 수직, 수평 사이즈 및 수평 홀드 자동 보정 회로
KR950003490B1 (ko) 멀티 입력모드 변화에 따른 bc^+ 자동조정장치
KR970003018B1 (ko) 수평편향회로
KR940003035Y1 (ko) 수평 사이즈 조절회로
KR900004805Y1 (ko) 과열방지 고압 안정화 회로
JPH023190B2 (ko)
KR940004390Y1 (ko) 프로젝션 텔레비젼 화상의 수평위치 조정회로
KR900009576Y1 (ko) Tv의 고압 정격 안정회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee