KR900004805Y1 - 과열방지 고압 안정화 회로 - Google Patents
과열방지 고압 안정화 회로 Download PDFInfo
- Publication number
- KR900004805Y1 KR900004805Y1 KR2019860022095U KR860022095U KR900004805Y1 KR 900004805 Y1 KR900004805 Y1 KR 900004805Y1 KR 2019860022095 U KR2019860022095 U KR 2019860022095U KR 860022095 U KR860022095 U KR 860022095U KR 900004805 Y1 KR900004805 Y1 KR 900004805Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- transistor
- circuit
- power
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 블록도.
제2도는 본 고안에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1,7 : 수평동기 신호단 2,8 : 수평 발진부
3,4 : 수평 구동부 4,13 : 수평 출력부
5,14 : 부스트업 회로 6,15 : 증폭부
10 : 주파수 변화검출기 11,12 : 전원 스위칭회로
B0 +~B3 +: 전원 D1~D3: 다이오드
Q1~Q6: 트랜지스터 R1~R6: 저항
FBT1, FBT2: 플라이백 트랜스
본 고안은 여러 가지의 수평 주파수가 입력되는 모니터에 있어 고압을 안정시키는 회로에 관한 것으로, 특히 고압 안정화 제어부의 트랜지스터에서 심화되는 발생열을 방지하기에 적당하도록 한 과열 방지 고압 안정화회로에 관한 것이다.
종래에 있어 여러가지의 수평 주파수가 입력될때는 부스트업(Boost-up)용 트랜지스터의 바이어스 차가 너무 커서 상기 트랜지스터의 발열이 심하게 발생하기 때문에 부스트업용 트랜지스터의 신뢰성이 저하되는 문제점이 발생하였고 또한 이를 개선하고자 방열판을 증대시킬 경우에는 전체 제품의 크기가 커지는 등의 여러 문제점이 이었다.
따라서 본 고안은 상기한 문제점을 개선시킨 것으로, 플라이백트랜스의 1차코일에 공급하는 공급전원을 수평 주파수의 변화에 따라 달리 함으로써 고압을 안정시킬 수 있기 때문에 주파수 변화에 따른 고압 안정도를 좋게 하는 것은 물론 부스트 업용 트랜지스터의 바이어스 변화가 적어져 상기 트랜지스터의 과열을 방지할 수 있는 과열방지 고압 안정화 회로를 제공함에 목적이 있다.
종래의 기술구성을 제1도에 따라 설명하면 다음과 같다.
수평동기 신호단(1)에 수평 발진부(2)와 수평 구동부(3) 및 수평 출력부(4)를 순차적으로 연결하고, 또한 수평 출력부(4)에는 전원(B0 +)단이 연결된 플라이백트랜스(FBT1)의 일차측 코일과 부스트업 회로(5)를 각각 연결하며, 상기 플라이백 트랜스(FBT1)의 이차 측 코일은 다이오드를 통해 고압단(H·V)에 연결되고, 또한 내부 저항과 저항(R0)을 통해 접지 접속되며, 저항의 연결점에 증폭부(6)를 연결하여 부스트업회로(5)를 연결한다.
이와 같이 구성된 회로의 동작을 제1도에 의거 설명하면 다음과 같다.
전원(B0 +)은 플라이백트랜스(FBT1)의 일차측 코일에 공급되고, 수평동기 신호단(1)으로 인가되는 수평주파수는 수평 발진부(2)에서 자체 발진을 한 다음 수평 구동부(3)를 거쳐 수평 출력부(4)에 인가된다.
따라서 플라이백트랜스(FBT1)의 이차측 코일에는 수평 출력부(4)내 수평 출력 트랜지스터의 온, 오프에 의해 발생하는 큰 임펄스 전압이 유기되어 고압단(H·V)으로는 일정 고압이 출력되는 것이다.
이때 수평동기 신호단(1)으로 인가된 수평 주파수 보다 높은 수평 주파수가 입력되면 고압은 낮아져 (가)점의 전압이 낮아지므로 증폭부(6)에서는 이 전압을 증폭하여 부스트업부(5)내 트랜지스터의 바이어스를 더욱 깊게 하기 때문에 수평 출력부(4)를 구성하고 있는 수평 출력 트랜지스터의 콜렉터 펄스를 더욱 높게 하여 고압을 안정시킨다. 또한 상기 입력된 수평 주파수 보다 더 높은 수평 주파수가 입력되면 (가)점의 전압은 더욱 감소하여 증폭부(6)와 부스트업 회로(5)에서는 다시 수평 출력 트랜지스터의 콜렉터전압을 높게하여 플라이백트랜스(FBT1)로 가해주므로 고압은 안정하게 된다.
그런데 수평동기 신호단으로 인가되는 수평 주파수의 차로 인하여 부스트업용 트랜지스터의 바이어스차가 너무 크기 때문에 부스트업용 트랜지스터가 과열되는 문제점이 있었다.
따라서 상기한 문제점을 개선시킨 본 고안의 회로구성을 제2도에 따라 설명하면 다음과 같다.
수평동기 신호단(7)에 수평 발진부(8)와 수평 구동부(9) 및 수평 출력부(13)를 순차적으로 연결하여 플라이백트랜스(FBT2)의 일차측 코일과 부스트업 회로(14)를 각각 연결한다. 또한 상기 플라이백트랜스(FBT2)의 이차측 코일에는 다이오드를 통해 고압단(H·V)을 연결하고 내부저항과 저항(R11)도 차례로 연결하여 접지 접속하며, 상기 저항의 연결점에 증폭부(15)를 연결하여 부스트업 회로(14)에 연결한다.
한편 수평 발진부(8)의 출력단에는 주파수 변화 검출기(10)를 연결하고, 이의 한 출력단(O1)에는 전원 스위칭 회로(11)의 저항(R6)을 연결하여 에미터가 접지 접속된 트랜지스터(Q4)의 베이스에 연결하며, 이의 콜렉터에는 저항(R5)을 연결하여 바이어스저항(R4)과 트랜지스터(Q3)의 베이스에 연결한다.
또한 주파수 변화 검출기(10)의 타 출력단(O2)에는 전원스위칭 회로(12)의 저항(R3)을 연결하여 에미터가 접지접속된 트랜지스터(Q2)의 베이스에 연결하고, 이의 코렉터에는 저항(R2)을 연결하여 바이어스저항(R1)과 트랜지스터(Q1)의 베이스를 연결한다.
따라서 전원(B3 +)단은 트랜지스터(Q1)의 에미터에 연결되고, 전원(B2 +)단은 다이오드(D2)를 통해 트랜지스터(Q1)의 콜렉터와 트랜지스터(Q3)의 에미터에 각각 연결되며, 전원(B1 +)단은 다이오드(D1)를 통해 트랜지스터(Q3)의 에미터와 플라이백트랜스(FBT2)의 일차측 코일에 연결한다.
이와같이 구성된 회로의 동작을 제2도와 제3도에 의거 설명하면 다음과 같다.
우선 본 고안에서 사용된 전원 및 수평주파수에 대하여 수평주파수는 AKHZ<BKHZ<CKHZ<DKHZ이고 전원은 B1 +(V)<B2 +(V)<B3 +(V)로 정의한다.
수평동기 신호단(7)으로 AKHZ의 수평 주파수가 입력되면 수평 발진부(8)와 수평 구동부(9)에서는 수평 편향펄스를 수평 출력부(13)내 수평 출력 트랜지스터(Q5)의 베이스에 공급하는데, 부스트업 회로(14)내 트랜지스터(Q6)의 베이스 전압이 일정하므로 수평 출력부(13)에서는 수평 출력 트랜지스터(Q5)의 코렉터부터 수평펄스를 출력하고 있고, 수평 발진부(8)의 출력단에 접속된 주파수 변화 검출기(10)의 양출력단(O1)(O2)은 로우 상태의 전압을 출력하여 각각의 전원스위칭 회로(11)(12)의 트랜지스터(Q4)(Q2)를 오프시키므로, 트랜지스터(Q3)(Q1)는 바이어스 저항(R4)(R1)에 의해 각각 오프된다.
따라서 플라이백트랜스(FBT2)의 일차측 코일로는 전원(B1 +)이 공급되어, 수평 출력부(13)내 트랜지스터(Q5)의 온, 오프에 따라 일정 고압을 고압단(H·V)으로 출력시킨다. 이때 BKHZ의 수평 주파수가 수평동기 신호단(7)으로 인가되면 주파수 변화검출기(10)의 한 출력단(O1)에서는 하이 상태의 전압이 출력되고, 이의 타 출력단(O2)에서는 로우 상태의 전압이 출력되므로 전원스위칭 회로(11)의 트랜지스터(Q4)(Q5)는 차례로 온되고, 전원스위칭회로(12)의 트랜지스터(Q2)(Q1)는 오프상태를 유지한다. 따라서 AKHZ의 낮은 주파수에서 BKHZ의 높은 주파수로 변화하는 수평 주파수에 이해 발생하는 고압의 하강을 전원(B1 +)보다 높은 전원(B1 +)이 전원스위칭회로(11)의 도통 트랜지스터(Q3)를 통해 플라이백트랜스(FBT2)의 일차측에 공급되므로 고압단(H·V)에서는 계속해서 일정한 고압을 출력한다.
한편, 수평동기 신호단(7)으로 BKHZ보다 높은 CKHZ의 수평 주파수가 입력되면 주파수 변화 검출기(10)의 양 출력단(O1)(O2)은 하이상태의 전압이 출력되어 각 전원스위칭 회로(11)(12)의 트랜지스터(Q4)(W3) 및 트랜지스터(Q2)(Q1)를 온 시킨다. 따라서 전원(B3 +)은 도통 트랜지스터(Q1)(Q3)를 통해 플라이백트랜스(FBT2)에 공급되므로 고압단(H·V)에서는 고압을 일정하게 출력하는 것이다.
이때 CKHZ보다 높은 DKHZ의 수평 주파수가 수평동기 신호단(7)으로 입력되면 주파수 변화 검출기(10)의 양출력단(O1)(O2) 전압은 변화하지 않으므로 전원스위칭회로(11)(12)는 계속 구동하여 전원(B3 +)만이 플라이백트랜스(FBT2)에 공급되기 때문에 고압단(H·V)의 고압이 하강한다.
따라서 (가)점의 전위도 동시에 하강하며 증폭부(15)내 차등 증폭기(IC1)의입력단으로 인가되고,입력단으로 인가된 기준전압 때문에 반전 증폭된 하이 신호를 출력한다.
그러므로 부스트업 회로(14)내 트랜지스터(Q6)의 베이스 전위를 상승시키므로 이의 콜랙터전류가 상승하여, 수평 출력부(13)내 트랜지스터(Q5)의 에미터전위를로우 상태로 만들어서 수평 출력 트랜지스터(Q5)의 콜렉터 전압의 최대치(P-P)가 증대되기 때문에 고압은 안정되는 것이다.
상기한 바와같이 본 고안은 수평 주파수의 변화에 대한 고압 안정도를 좋게 하는 것은 물론 화면의 상태에 따른 고압의 미세한 변화에도 능동적이고 빠르게 고압을 안정화시키므로 수평주파수의 변화나 재생화면의 밝기나 변화에 상관없이 안정된 고압을 출력시키는 것에 효과가 있고, 또한 부스트업용 트랜지스터의 과열도 상기 트랜지스터의 바이어스 변화가 적어짐에 따라 없어져서 과열을 방지하는 것에도 효과가 있다.
Claims (1)
- 수평 발진부(8), 수평 구동부(9), 수평 출력부(13) 플라이백트랜스(FBT2), 부스트업회로(14) 및 증폭부(15)로 구성된 고압 안정화 회로에 있어서, 상기 수평 발진부(8)의 출력단을 연결한 주파수 변화 검출기(10)의 양출력단(O1)(O2)에 트랜지스터(Q3)(Q4)와 저항(R4~R6)으로 구성된 전원 스위칭 회로(11)와 트랜지스터(Q1)(Q2)와 저항(R1~R3)으로 구성된 전원 스위칭 회로(12)를 각각 연결하여 전원(B3 +)(B2 +)은 전원 스위칭 회로(12)(11)에 각각 연결하고, 전원(B1 +)은 전원 스위칭 회로(11)의 출력단과 플라이백트랜스(FBT2)의 일차측 코일에 연결하여서 수평 주파수의 변화에 따라 전원(B1 +~B3 +)을 다르게 공급하도록 구성한 것을 특징으로 하는 과열 방지 고압 안정화 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860022095U KR900004805Y1 (ko) | 1986-12-31 | 1986-12-31 | 과열방지 고압 안정화 회로 |
JP1987197241U JPH0526854Y2 (ko) | 1986-12-31 | 1987-12-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860022095U KR900004805Y1 (ko) | 1986-12-31 | 1986-12-31 | 과열방지 고압 안정화 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880013790U KR880013790U (ko) | 1988-08-30 |
KR900004805Y1 true KR900004805Y1 (ko) | 1990-05-31 |
Family
ID=19258692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860022095U KR900004805Y1 (ko) | 1986-12-31 | 1986-12-31 | 과열방지 고압 안정화 회로 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0526854Y2 (ko) |
KR (1) | KR900004805Y1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5160414A (ko) * | 1974-11-22 | 1976-05-26 | Sony Corp |
-
1986
- 1986-12-31 KR KR2019860022095U patent/KR900004805Y1/ko not_active IP Right Cessation
-
1987
- 1987-12-25 JP JP1987197241U patent/JPH0526854Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0526854Y2 (ko) | 1993-07-07 |
KR880013790U (ko) | 1988-08-30 |
JPS63171070U (ko) | 1988-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3964487A (en) | Uncomplicated load-adapting electrosurgical cutting generator | |
JPH09260974A (ja) | 増幅回路 | |
KR900004805Y1 (ko) | 과열방지 고압 안정화 회로 | |
GB1533447A (en) | Vertical deflection circuit | |
US4031430A (en) | Vertical deflection circuit | |
US5282039A (en) | Video signal amplifier arrangement for a television display tube | |
KR900004806Y1 (ko) | 과열방지 고압 안정화 회로 | |
US4417292A (en) | Power amplifier protection circuit | |
JP2870945B2 (ja) | 誘導加熱調理器 | |
KR900004871Y1 (ko) | 과열 방지 고압 안정화 회로 | |
US4266199A (en) | Linear alternating-current amplifier | |
KR930007237Y1 (ko) | 모니터의 출력 전압 조정 회로 | |
JPS593651Y2 (ja) | 垂直偏向装置 | |
JPS5941663Y2 (ja) | 垂直出力回路 | |
KR0129495Y1 (ko) | 모니터의 수평구동회로 | |
KR790000847B1 (ko) | 수직 편향 회로 | |
JP2889372B2 (ja) | 安定化電源回路 | |
KR800000997Y1 (ko) | 수직 편향회로 | |
JPH0417501B2 (ko) | ||
JPS6324698Y2 (ko) | ||
KR900008166Y1 (ko) | 브라운관 포커스 회로 | |
KR900010810Y1 (ko) | 모니터의 듀얼 모드 자동 변환 회로 | |
JPS59840Y2 (ja) | 垂直偏向装置 | |
JPS6147469B2 (ko) | ||
KR850000772Y1 (ko) | 수직편향회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19940326 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |