KR930004816Y1 - 블랭킹 기간 가변회로 - Google Patents

블랭킹 기간 가변회로 Download PDF

Info

Publication number
KR930004816Y1
KR930004816Y1 KR2019880019663U KR880019663U KR930004816Y1 KR 930004816 Y1 KR930004816 Y1 KR 930004816Y1 KR 2019880019663 U KR2019880019663 U KR 2019880019663U KR 880019663 U KR880019663 U KR 880019663U KR 930004816 Y1 KR930004816 Y1 KR 930004816Y1
Authority
KR
South Korea
Prior art keywords
output
synchronous signal
circuit
variable
input terminal
Prior art date
Application number
KR2019880019663U
Other languages
English (en)
Other versions
KR900011043U (ko
Inventor
이윤기
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880019663U priority Critical patent/KR930004816Y1/ko
Publication of KR900011043U publication Critical patent/KR900011043U/ko
Application granted granted Critical
Publication of KR930004816Y1 publication Critical patent/KR930004816Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

블랭킹 기간 가변회로
제1도는 종래의 블랭킹 회로도.
제2도는 본 고안의 블랭킹 기간 가변회로도.
제3도는 제2도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 수직동기신호출력부 12 : 수평동기신호출력부
13 : 영상입력회로부 14 : 영상출력회로부
VR11, VR12 :가변저항 R11-R20 : 저항
C11-C13 : 콘덴서 TR11 :트랜지스터
D11, D12 : 다이오드 OP11, OP12 : 연산증폭기
DY11 : 편향코일 L11 : 코일
본 고안은 모니터의 블랭킹(Blanking)회로에 관한 것으로, 특히 모니터회로의 편차에 관계없이 프로그램에 따라 최적의 블랭킹이 되게 수직 및 수평의 블랭킹 기간을 임의로 조정할 수 있게한 블랭킹 기간 가변회로에 관한 것이다.
종래의 블랭킹 회로는 제1도에 도시된 바와 같이, 수직동기신호출력부(1)의 출력측은 콘덴서(C1), 저항(R1, R2) 및 다이모드(D1)를 통하고, 수평동기신호출력부(2)의 출력측은 콘덴서(C2), 다이오드(D2) 및 저항(R3)을 통해 저항(R4) 및 트랜지스터(TR1)의 베이스에 공통접속되고, 이 트랜지스터(TR1)의 콜렉터는 영상입력회로부(3)의 출력측에 접속된 저항(R5) 및 영상출력회로부(4)의 입력측 접속점에 접속되어 구성되었다.
이와 같이 구성된 종래의 회로는 수직동기신호출력부(1)에서 수직동기신호가 출력되면, 그 수직동기신호는 콘덴서(C1), 저항(R1, R2) 및 다이오드(D1)를 통해 트랜지스터(TR1)를 온시키게 되고, 또 수평동기신호출력부(2)에서 수평동기신호가 출력되면 그 수평동기신호는 콘덴서(C2), 다이오드(D2) 및 저항(R3)을 통해 트랜지스터(TR1)를 온시키게 된다. 이와 같이 수직동기신호출력부(1)에서 수직돈기신호가 출력되는 경우나 수평동기신호출력부(2)에서 수편동기신호가 출력되는 경우에 트랜지스터(TR1)가 온되고, 이때 영상입력회로부(3)에서 출력되는 영상신호는 저항(R3) 및 트랜지스터(TR1)를 통해 접지로 흐르게 되어 그 영상신호가 영상출력회로부(4)에 입력되지 않으므로 그 영상출력회로부(4)에서 영상신호가 출력되지 않게된다.
한편, 수평, 수직동기신호가 출력되지 않는 상태에서는 트랜지스터(TR1)가 오프되므로 영상입력회로부(3)에서 출력된 영상신호가 저항(R5) 및 영상출력회로부(4)를 통해 출력된다.
그러나, 이러한 종래의 회로에 있어서는 수평, 수직동기신호의 펄스폭이 회로의 편차에 따라 다르게 되어 영상소거 기간이 다르게 되고, 또한 특정 프로그램에서는 영상소거가 많이 필요하게 되나, 수평, 수직동기신호의 펄스폭이 일정하므로 필요없는 백라스터신호등이 나오게 되어 눈에 거슬리게 되는 결점이 있었다.
본 고안은 이러한 종래의 결점을 해결하기 위하여, 수직 및 수평의 블랭킹 기간을 임의로 조정할 수 있는 블랭킹 기간 가변회로를 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 블랭킹 기간 가변회로도로서 이에 도시한 바와같이, 수직동기신호출력부(11)에서 수직동기신호가 출력될때나 수평동기신호출력부(12)에서 수평동기신호가 출력될 때 트랜지스터(TR11)가 온되어 영상출력회로부(14)에 영상신호가 입력되지 않게하는 블랭킹 회로에 있어서, 상기 수직동기신호출력부(11)의 출력측을 저항(R11)을 통해 저항(R12)에 접속한 후 그접속점을 전원단자(B+)에 접속된 가변저항(VR11)의 가변단자 및 반전입력단자에 저항(R13, R14)에 의한 기준전압(Vref1)이 인가되는 연산증폭기(OP11)의 비반전입력단자에 콘덴서(C11)를 통해 공통접속하고, 상기 수평동기신호출력부(12)의 출력측을 편향코일(DY11) 및 코일(L11)을 통해 콘덴서(C12)에 접속한 후 그접속점을 전원단자(B+)에 접속된 가변저항(VR12)의 가변단자 및 비반전입력단자에 저항(R15, R16)에 의한 기준전압(Verf2)이 인가되는 연산증폭기(OP12)의 반전입력단자에 콘덴서(13)를 통해 공통 접속하며, 상기 연산증폭기(OP11), (OP12)의 출력단자를 다이오드(D11), (D12)를 각기 통한 후 저항(R18)을 다시 퉁해 저항(R19) 및 상기 트랜지스터(TR11)의 베이스에 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 작용효과를 제3도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
수평동기신호출력부(12)에서 수평동기신호가 출력되면, 이수평동기신호는 편향코일(DY11) 및 코일(L11)을 통해 콘덴서(C12)에 인가되므로 그 코일(L11) 및 콘덴서(C12)의 접속점에 제3a도에 도시한 바와 같은 파라볼라파형이 생성된 후 콘덴서(C13)를 통해 가변저항(VR12)에 의한 전압과 합성된 후 연산증폭기(OP2)의 반전입력단자에 인가된다. 이에 따라 그 연산증폭기(OP2)의 반전입력단자에 인가되는 파형의 전압이 그의 비반전입력단자에 인가되는 기준전압(Verf2)보다 낮은 경우에만 그의 출력단자에 제3b도에 도시한 바와 같이 고전위 펄스신호가 출력된다.
결국, 연산증폭기(OP12)에서 출력되는 고전위의 펄스신호폭은 가변저항(VR12)의 가변에 의해 조정할 수 있게된다.
이와 같이 연산증폭기(OP12)에서 출력되는 고전위의 펄스신호는 다이어드(D12) 및 저항(R18)을 통해 트랜지스터(TR11)를 온시키게 된다.
또한, 수직동기신호출력부(11)에서 수직동기신호가 출력되면, 그수직동기신호는 저항(R11), (R12)에서 분할된 후 콘덴서(C11)를 통해 가변저항(VR11)에 의한 전압과 합성되어 제3c도에 도시한 바와 같은 파형으로 연산증폭기(OP11)의 비반전입력단자에 인가된다. 이에따라 그연산증폭기(OP11)의 비반전입력단자에 인가되는 파형의 전압이 그의 반전입력단자에 인가되는 기준전압(Vref1)보다 높은 경우에만 그의 출력단자에 제3d도에 도시한 바와 같이 고전위의 펄스신호가 출력된다. 결국, 연산증폭기(OP11)에서 출력되는 고전위의 펄스신호폭은 가변저항(VR11)의 가변에 의해 조정할 수 있게된다.
이와 같이 연산증폭기(OP11)에서 출력된 고전위의 펄스 신호는 다이오드(D11) 및 저항(R18)을 통해 트랜지스터(TR11)를 온시키게 된다.
이와같이 트랜지스터(TR11)가 온되면, 영상입력회로부(13)에서 출력되는 영상신호는 저항(R20) 및 그 트랜지스터(TR11)를 통해 접지로 흐르게 되어 그 영상신호가 영상출력회로부(14)에 입력되지 않으므로 그 영상출력부(4)에서 영상신호가 출력되지 않게된다.
한편, 상기 연산증폭기(OP11), (OP12)에서 고전위의 펄스신호가 출력되지 않는 상태에서는 트랜지스터(TR11)가 오프되므로 영상입력회로부(3)에서 출력된 영상신호가 저항(R20) 및 영상출력회로부(14)를 통해 출력된다.
이상에서 상세히 설명한 바와 같이 본 고안은 수직, 수평의 블랭킹 기간을 가변저항의 가변에 의해 임의로 조정할 수 있게되므로, 회로의 편차로 인하여 블랭킹 기간이 넓어져 음극선관 표시부분을 짤라버리게 되는 현상를 줄일 수 있게되고, 또한 음극선관 표시부분을 적게 사용할때는 충분한 블랭킹 기간을 두어 필요없는 부위의 백라스터신호, 좌ㆍ우측의 귀선신호등을 짤라버릴 수 있는 효과가 있다.

Claims (1)

  1. 수직동기신호출력부(11)에서 수직동기신호가 출력될때나 수평동기신호출력부(12)에서 수평동기신호가 출력될 때 트랜지스터(TR11)가 온되어 영상출력회로부(14)에 영상신호가 입력되지 않게하는 블랭킹 회로에 있어서, 상기 수직동기신호출력부(11)의 출력측을 저항(R11, R12) 및 콘덴서(C1)를 통해 가변저항(VR11)의 가변단자 및 반전입력단자에 기준전압(Vref2)이 인가되는 연산증폭기 (OP11)의 비반전입력단자에 공통접속하고, 상기 수평동기신호출력부(12)의 출력측을 편향코일(DY11), 코일(L11) 및 콘덴서(C12, C13)를 통해 가변저항(VR12)의 가변단자 및 비반전입력단자에 기준전압(Vref1)이 인가되는 연산증폭기(OP12)의 반전입력단자에 공통 접속하며, 상기 연산증폭기(OP11), (OP12)의 출력단자를 다이오드(D11), (D12)를 각기 통해 상기 트랜지스터(TR11)의 베이스측에 구성한 것을 특징으로 하는 블랭킹 기간 가변회로.
KR2019880019663U 1988-11-30 1988-11-30 블랭킹 기간 가변회로 KR930004816Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880019663U KR930004816Y1 (ko) 1988-11-30 1988-11-30 블랭킹 기간 가변회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880019663U KR930004816Y1 (ko) 1988-11-30 1988-11-30 블랭킹 기간 가변회로

Publications (2)

Publication Number Publication Date
KR900011043U KR900011043U (ko) 1990-06-04
KR930004816Y1 true KR930004816Y1 (ko) 1993-07-23

Family

ID=19281753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880019663U KR930004816Y1 (ko) 1988-11-30 1988-11-30 블랭킹 기간 가변회로

Country Status (1)

Country Link
KR (1) KR930004816Y1 (ko)

Also Published As

Publication number Publication date
KR900011043U (ko) 1990-06-04

Similar Documents

Publication Publication Date Title
KR930004816Y1 (ko) 블랭킹 기간 가변회로
KR930007237Y1 (ko) 모니터의 출력 전압 조정 회로
US5633581A (en) Focusing voltage adjusting circuit and flyback transformer installing the same
KR900009573Y1 (ko) 모니터의 수직편향 회로
JPS588794B2 (ja) 垂直発振回路
KR910008274Y1 (ko) 모니터의 수평 편향 진폭 자동 보정회로
JPS5846112B2 (ja) 偏向出力回路
KR910003665Y1 (ko) 모니터의 사다리꼴 왜곡 보정회로
KR920000920Y1 (ko) 텔레비젼 및 모니터의 수평 화면폭 증가회로
KR920000102Y1 (ko) 수평 리니어리티 보정회로
KR850002835Y1 (ko) 텔레비젼의 채널선국 표시회로
KR910009210Y1 (ko) 텔레비젼의 편향 찌그러짐 보정회로
KR900006303Y1 (ko) 모니터화상의 좌.우 수평이동장치
CA1283478C (en) Vertical deflection current generator
KR0118645Y1 (ko) 비디오 문자 믹서회로
KR910002954Y1 (ko) 주파수 특성 보상 회로
KR910003671Y1 (ko) 라스터 보정회로
KR910002294Y1 (ko) 모니터의 수직, 수평 사이즈 및 수평 홀드 자동 보정 회로
KR890003432Y1 (ko) 문자표시를 위한 디스플레이 공용회로
KR910005876Y1 (ko) 자동 수평진폭 조정회로
KR920000105Y1 (ko) 제1그리드 전압변조를 이용한 블랭킹회로
KR900008226Y1 (ko) 모니터의 화이트 바란스 조정회로
KR930007244Y1 (ko) 화면의 왜곡 보상회로
KR890005832Y1 (ko) 무신호시 온 스크린 안정화 회로
KR910002784Y1 (ko) 멀티시스템 tv의 색신호 대역 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee