JP3620003B2

JP3620003B2 - 発振回路

Info

Publication number: JP3620003B2
Application number: JP12684595A
Authority: JP
Inventors: 真千葉; 良平嵯峨
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1995-05-25
Filing date: 1995-05-25
Publication date: 2005-02-16
Anticipated expiration: 2020-02-16
Also published as: JPH08321749A

Description

【０００１】
【産業上の利用分野】
本発明は、発振回路、さらには容量素子を時定数要素にして所定周波数の三角波発振を行う発振回路に適用して有効な技術に関するものであって、たとえばパルス幅変調回路（ＰＷＭ回路）などの電子回路に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、三角波発振回路として、容量素子を時定数要素として使用し、充電用トランジスタおよび放電用トランジスタと、容量素子の充電電圧としきい値電圧とを比較するコンパレータとを設け、コンパレータの出力によって充電用トランジスタと放電用トランジスタとを交互にオンさせることにより、所定周波数の三角波発振を行なうようにしたものが提供されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。
【０００４】
すなわち、上述した従来の発振回路にあっては、図５に示すように、発振出力電圧Ｖｏｕｔ（＝Ｖｃｔ）が低側しきい値ＶｔＬを越えて低下するアンダーシュートが生じやすく、このアンダーシュートによる放電用トランジスタのコレクタ電位（Ｖｃｔ）の低下により、かかるトランジスタの飽和が深くなる。この飽和により、放電用トランジスタのオンからオフへの切換遅れ時間Ｔｒが大きくなり、これにより発振出力波形の歪と周波数バラツキが増大してしまうというものである。この傾向は、充電電流に対する放電電流の比率が高いほど、つまり立ち下がりが急なほど、あるいは発振周波数が高くなるほど、顕著になる。このような波形歪と周波数バラツキが大きな三角波出力Ｖｏｕｔを、たとえばＰＷＭ変調回路などの信号処理回路に与えても、正確な動作を期待することはできない。
【０００５】
本発明の目的は、比較的簡単な構成でもって、発振出力波形の歪と周波数バラツキを小さく抑えることができる発振回路を提供する、という技術を提供することにある。
【０００６】
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【０００８】
すなわち、容量素子の充電と放電をその容量素子の端子電位に応じて交互に切り換えさせることにより上記容量素子を時定数要素にした所定周波数の三角波発振を行わせるとともに、上記容量素子の放電電流を通電するバイポーラ・トランジスタに飽和防止回路を設ける、というものである。
【０００９】
【作用】
上述した手段によれば、放電電流を通電するトランジスタのオンからオフへの切換遅れ時間を小さくすることができる。
【００１０】
これにより、比較的簡単な構成でもって、発振出力波形の歪と周波数バラツキを小さく抑える、という目的が達成される。
【００１１】
【実施例】
以下、本発明の好適な実施例を図面を参照しながら説明する。
なお、図において、同一符号は同一あるいは相当部分を示すものとする。
【００１２】
図１は本発明の技術が適用された発振回路の一実施例を示す。
同図において、Ｑ１，Ｑ２，Ｑ３はｐｎｐバイポーラ・トランジスタ、Ｑ４，Ｑ５，Ｑ６はｎｐｎバイポーラ・トランジスタ、Ｓ１，Ｓ２はスイッチ回路、１１は電圧比較回路、１２は位相反転回路、Ｒ１，Ｒ２，Ｒ３，Ｒｔ１，Ｒｔ２は抵抗、Ｄ１はダイオード、Ｃｔは容量素子、Ｖｒｅｆは一定の電源電位、Ｖｃｔは容量素子Ｃｔの端子電位、Ｖｏｕｔはその端子電位Ｖｃｔから取り出される発振出力である。
【００１３】
ここで、抵抗Ｒｔ１とトランジスタＱ１，Ｑ２，Ｑ３は、容量素子Ｃｔに充電電流Ｉｃを通電する充電回路を形成する。この場合、Ｑ１とＱ２は１：ｍの電流拡大比をもつカレントミラーを形成し、Ｉｃ＝ｍ×（Ｖｒｅｆ−２Ｖｂｅ）／Ｒｔ１によって与えられる充電電流ＩｃをＱ３にて通電する。なお、Ｖｂｅはトランジスタのベース・エミッタ間電圧を示す。
【００１４】
また、抵抗Ｒｔ２、トランジスタＱ４，Ｑ５、ダイオードＤ１は、容量素子Ｃｔから放電電流Ｉｄを通電する放電回路を形成する。この場合、Ｑ４とＱ５は１：ｎの電流拡大比をもつカレントミラーを形成し、Ｉｄ＝ｎ×（Ｖｒｅｆ−２Ｖｂｅ）／Ｒｔ２によって与えられる放電電流ＩｄをＱ４にて通電する。
【００１５】
スイッチ回路Ｓ１，Ｓ２はトランジスタなどのスイッチ素子を用いて構成され、電圧比較回路１１と１２は位相反転回路により、容量素子Ｃｔの端子電位Ｖｃｔに応じて相補的にオン／オフ制御される。このスイッチ回路Ｓ１のオン／オフ状態により、上記電圧比較回路１１の比較基準しきい値が高側しきい値ＶｔＨと低側しきい値ＶｔＬのどちらかに可変設定されるようになっている。
【００１６】
すなわち、Ｓ１がオフのとき、上記電圧比較回路１１の比較基準しきい値は、ＶｔＨ＝Ｖｒｅｆ×Ｒ２／（Ｒ１＋Ｒ２）によって与えられる高側しきい値ＶｔＬが設定される。また、Ｓ１がオンのとき、上記比較基準しきい値は、ＶｔＬ＝Ｖｒｅｆ×（Ｒ２／／Ｒ３）／｛Ｒ１＋（Ｒ２／／Ｒ３）｝によって与えられる低側しきい値ＶｔＬが設定されるようになっている。
【００１７】
トランジスタＱ６は、そのコレクタが電源電位Ｖｒｅｆに接続され、そのベースにダイオードＤ１およびトランジスタＱ５により形成される電位（２ＶｂｅまたはＶｂｅ）が与えられ、そのエミッタがトランジスタＱ４のコレクタに接続されていて、そのトランジスタＱ４のコレクタ電位を一定以上に保持するエミッタフォロワとして動作する。これにより、トランジスタＱ６は、トランジスタＱ４がそのコレクタ電位の低下により深い飽和状態に入るのを阻止する飽和防止回路を形成している。
【００１８】
上述した発振回路の大部分は半導体集積回路装置内に形成され、時定数要素をなす抵抗Ｒｔ１，Ｒｔ２と容量素子Ｃｔだけが半導体集積回路装置の外部端子ｐを介して外付け接続されるようになっている。
【００１９】
次に動作について説明する。
【００２０】
図２は、図１に示した回路の要部における動作波形を示す。
図１および図２において、まず、Ｓ１がオフでＳ２がオンのとき、トランジスタＱ３から通電される充電電流Ｉｄにより容量素子Ｃｔが充電され、この充電により容量素子Ｃｔの端子電位Ｖｃｔが、抵抗Ｒ１，Ｒ２により分圧生成される高側しきい値ＶｔＨまで上昇すると、Ｓ１がオンでＳ２がオフにそれぞれ切り換えられることにより、トランジスタＱ４による放電電流Ｉｄの通電が行われるようになる。このとき、その放電電流Ｉｄは充電電流Ｉｃよりも十分に大きく設定されているものとする。これにより、容量素子Ｃｔは充電から放電に切り換えられ、この放電により容量素子Ｃｔの端子電位Ｖｃｔが、抵抗Ｒ１，Ｒ２，Ｒ３により分圧生成される低側しきい値ＶｔＬまで下降すると、Ｓ１がオフでＳ２がオンにそれぞれ切り換えられることにより、再び、トランジスタＱ２，Ｑ３による容量素子Ｃｔの充電が行われるようになる。
【００２１】
以上のようにして、容量素子Ｃｔの充電と放電を、その容量素子Ｃｔの端子電位Ｖｃｔに応じて交互に切り換えさせることにより、図２に示すように、その容量素子Ｃｔを時定数要素にして所定周波数の三角波発振を行わせることができる。この三角波の発振出力Ｖｏｕｔは容量素子Ｃｔの端子から取り出すことができる（Ｖｏｕｔ＝Ｖｃｔ）。
【００２２】
このとき、飽和防止回路を形成するトランジスタＱ６は、そのエミッタフォロワ動作により、発振出力電圧Ｖｏｕｔ（＝Ｖｃｔ）が低側しきい値ＶｔＬを越えて低下するアンダーシュートを抑えるとともに、放電回路を形成するトランジスタＱ４のコレクタ電位（Ｖｃｔ）を一定以上に保持する。これにより、トランジスタＱ４が深い飽和状態に陥いるのを阻止して、そのトランジスタＱ４のオンからオフへの切換遅れ時間を小さくすることができる。これにより、トランジスタＱ６による飽和防止回路を設けるだけの比較的簡単な構成でもって、図２に示すように、発振出力Ｖｏｕｔの波形の歪と周波数バラツキを小さく抑えることができる。
【００２３】
図３は本発明の別の実施例を示す。
同図に示す実施例は、図１に示した実施例に加えて、放電用トランジスタＱ４のベース・エミッタ間に抵抗Ｒ４を接続し、この抵抗Ｒ４によるベース残留電荷の引き抜き促進により、そのトランジスタＱ４のオンからオフへの切り換えをさらに速めるようにしてある。なお、上記放電用トランジスタＱ４のベース・エミッタ間の抵抗Ｒ４の代わりにダイオードを接続するようにしても良い。
【００２４】
図４は本発明による発振回路を用いた電子回路の一実施例を示したものであって、１は上述した発振回路、２は信号処理回路としてのＰＷＭ回路である。ＰＷＭ回路２は、発振回路１の出力Ｖｏｕｔを直流入力信号Ｖｍと電圧比較することにより、その直流入力信号Ｖｍの電圧値に応じてパルス幅が変化するＰＷＭ出力を生成する。このＰＷＭ出力は、たとえば直流モータの駆動制御などに用いられる。
【００２５】
以上、本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００２６】
たとえば、充電側のトランジスタが深い飽和状態になる恐れがある場合は、この充電側のトランジスタに飽和防止回路を設ける構成であってもよい。
【００２７】
以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるＰＷＭ回路に適用する場合について説明したが、それに限定されるものではなく、たとえばＤＣ−ＤＣインバータあるいはＤＣ−ＡＣインバータの発振回路などにも適用できる。
【００２８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００２９】
すなわち、発振出力波形の歪と周波数バラツキを小さく抑えることができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の技術が適用された発振回路の一実施例を示す回路図
【図２】図１に示した回路の要部における動作波形を示す波形図
【図３】本発明の第２の実施例の要部を示す回路図
【図４】本発明の発振回路を用いた電子回路の一実施例を示すブロック図
【図５】従来の三角波発振回路の出力波形を示す波形図
【符号の説明】
Ｑ１，Ｑ２，Ｑ３ｐｎｐバイポーラ・トランジスタ
Ｑ４，Ｑ５ｎｐｎバイポーラ・トランジスタ
Ｑ６飽和防止回路を形成するｎｐｎバイポーラ・トランジスタ
Ｓ１，Ｓ２スイッチ回路
１１電圧比較回路
１２位相反転回路
Ｒ１，Ｒ２，Ｒ３抵抗（内蔵）
Ｒｔ１，Ｒｔ２抵抗（外付け）
Ｄ１ダイオード
Ｃｔ容量素子（外付け）
ｐ半導体集積回路装置の外部端子
Ｖｒｅｆ電源電位
Ｖｃｔ容量素子Ｃｔの端子電位
Ｖｏｕｔ発振出力
ＶｔＨ高側しきい値
ＶｔＬ低側しきい値
１発振回路
２ＰＷＭ回路（信号処理回路）

Claims

容量素子の充電と放電を上記容量素子の一方の端子の電位に応じて交互に切り換えさせることにより上記容量素子を時定数要素にした所定周波数の三角波発振を行う発振回路であって、上記容量素子へ充電電流を供給するための第１のバイポーラトランジスタを含む充電回路と、上記容量素子から放電電流を放出するための第２のバイポーラトランジスタを含む放電回路と、上記第２のバイポーラトランジスタの飽和を防止する飽和防止回路とを設け、
上記飽和防止回路は、上記第２のバイポーラトランジスタのコレクタ電位を、エミッタフォロワ動作によって一定以上に保持する第３のバイポーラトランジスタにより構成されていることを特徴とする発振回路。
上記充電回路は、上記第１のバイポーラトランジスタを有する定電流回路で構成され、上記放電回路は上記第２のバイポーラトランジスタを有する定電流回路で構成されていることを特徴とする請求項１に記載の発振回路。
上記放電回路は、更に、第４のバイポーラトランジスタを有し、
上記第２のバイポーラトランジスタは上記容量素子の一方の端子に接続されたコレクタと、エミッタと、上記第４のバイポーラトランジスタのベースに接続されたベースとを有し、
上記第４のバイポーラトランジスタは上記第２のバイポーラトランジスタのベースに接続されたコレクタを有し、
上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタにより、上記第４のバイポーラトランジスタの電流量に応じて上記第２のバイポーラトランジスタの電流量が決まるようなカレントミラーが構成され、
上記第３のバイポーラトランジスタは上記第２のバイポーラトランジスタのコレクタと接続されたエミッタと、電源電位に接続されたコレクタと、所定の電位を受けるよう構成されたベースとを有することを特徴とする請求項１に記載の発振回路。
容量素子へ充電電流を供給するための第１のバイポーラトランジスタで構成された充電回路と、上記容量素子から放電電流を放出するための第２のバイポーラトランジスタで構成された放電回路と、上記第１のバイポーラトランジスタ又は第２のバイポーラトランジスタの飽和を防止するための飽和防止回路と、上記容量素子の充電と放電を上記容量素子の一方の端子の電位に応じて交互に切り換えさせることにより上記容量素子を時定数要素にした所定周波数の三角波発振を行わせる充放電切換回路とを設けた半導体集積回路装置であって、
上記飽和防止回路は、上記第１のバイポーラトランジスタ又は上記第２のバイポーラトランジスタのコレクタ電圧を保持するためのエミッタフォロワ動作を行う第３のバイポーラトランジスタにより構成されることを特徴とする半導体集積回路装置。
上記放電回路は、更に、第４のバイポーラトランジスタを有し、
上記第２のバイポーラトランジスタは上記容量素子の一方の端子に接続されたコレクタと、エミッタと、上記第４のバイポーラトランジスタのベースに接続されたベースとを有し、
上記第４のバイポーラトランジスタは上記第２のバイポーラトランジスタのベースに接続されたコレクタを有し、
上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタにより、上記第４のバイポーラトランジスタの電流量に応じて上記第２のバイポーラトランジスタの電流量が決まるようなカレントミラーが構成され、
上記第３のバイポーラトランジスタは上記第２のバイポーラトランジスタのコレクタと接続されたエミッタと、電源電位に接続されたコレクタと、所定の電位を受けるよう構成されたベースとを有することを特徴とする請求項４に記載の半導体集積回路装置。
容量素子へ充電電流を供給するための第１のバイポーラトランジスタで構成された充電回路と、上記容量素子から放電電流を放出するための第２のバイポーラトランジスタで構成された放電回路と、上記第１のバイポーラトランジスタ又は第２のバイポーラトランジスタの飽和を防止するための飽和防止回路と、上記容量素子の充電と放電を上記容量素子の一方の端子の電位に応じて交互に切り換えさせることにより上記容量素子を時定数要素にした所定周波数の三角波発振を行わせる充放電切換回路と、上記容量素子の一方の端子から取り出される発振出力を用いて動作する信号処理回路とを設けた電子回路であって、
上記飽和防止回路は、上記第１のバイポーラトランジスタ又は上記第２のバイポーラトランジスタのコレクタ電圧を保持するためのエミッタフォロワ動作を行う第３のバイポーラトランジスタにより構成されることを特徴とする電子回路。
上記放電回路は、更に、第４のバイポーラトランジスタを有し、
上記第２のバイポーラトランジスタは上記容量素子の一方の端子に接続されたコレクタと、エミッタと、上記第４のバイポーラトランジスタのベースに接続されたベースとを有し、
上記第４のバイポーラトランジスタは上記第２のバイポーラトランジスタのベースに接続されたコレクタを有し、
上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタにより、上記第４のバイポーラトランジスタの電流量に応じて上記第２のバイポーラトランジスタの電流量が決まるようなカレントミラーが構成され、
上記第３のバイポーラトランジスタは上記第２のバイポーラトランジスタのコレクタと接続されたエミッタと、電源電位に接続されたコレクタと、所定の電位を受けるよう構成されたベースとを有することを特徴とする請求項６に記載の電子回路。